KR19990002593U - 칩 크기 패키지 - Google Patents

칩 크기 패키지 Download PDF

Info

Publication number
KR19990002593U
KR19990002593U KR2019970016167U KR19970016167U KR19990002593U KR 19990002593 U KR19990002593 U KR 19990002593U KR 2019970016167 U KR2019970016167 U KR 2019970016167U KR 19970016167 U KR19970016167 U KR 19970016167U KR 19990002593 U KR19990002593 U KR 19990002593U
Authority
KR
South Korea
Prior art keywords
wire
size package
chip size
semiconductor chip
chip
Prior art date
Application number
KR2019970016167U
Other languages
English (en)
Other versions
KR200272826Y1 (ko
Inventor
오재성
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019970016167U priority Critical patent/KR200272826Y1/ko
Publication of KR19990002593U publication Critical patent/KR19990002593U/ko
Application granted granted Critical
Publication of KR200272826Y1 publication Critical patent/KR200272826Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 칩 크기 패키지를 개시한다. 개시된 본 고안의 칩 크기 패키지는 다수개의 본딩 패드들이 구비된 반도체 칩; 상기 각각의 본딩 패드 상에 적층된 금속 볼 및 와이어; 상기 반도체 칩과 금속 볼 및 와이어를 보호하도록 상기 반도체 칩의 액티브면 상에 형성하되, 상기 와이어의 단부가 노출되도록 형성된 코팅재; 및 상기 코팅재의 상부 표면에 노출된 와이어 상에 형성된 솔더 볼로 이루어진 것을 특징으로 한다.

Description

칩 크기 패키지
본 고안은 반도체 장치에 관한 것으로, 보다 상세하게는, 경박단소화를 실현시킬 수 있는 칩 크기 패키지에 관한 것이다.
최근, 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장시킴으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.
그 한예로서, 칩 크기 패키지(CSP : Chip Size Package)는 반도체 칩의 크기와 동일하거나 거의 유사한 크기를 갖으며, 또한, 그의 두께는 통상적인 반도체 패키지에 비해 매우 얇게 때문에 패키지의 경박단소형화를 이룰 수 있으며, 이에 따라, 최근의 전기, 전자 제품의 소형화 추세에 유리하게 대응될 수 있다.
도 1은 상기와 같은 칩 크기 패키지를 설명하기 위한 도면으로서, 집적화된 반도체 칩들을 포함하는 웨이퍼(도시되지 않음)는 소잉(Sawing) 공정을 통해 개개의 반도체 칩으로 절단된 상태에서, 공지의 범핑(Bumping) 공정을 통해 반도체 칩(1)의 본딩 패드(2) 상에 외부와의 전기적 접속을 위한 Sn/Pb으로 이루어진 솔더 볼(4)이 형성된다. 도면에서 미설명 부호 (3)은 배리어 금속막이다.
그러나, 상기와 같은 종래 기술은 솔더 범프를 형성하기 위한 범핑 공정이 매우 까다롭기 때문에 전체적인 패키지 제조 공정이 매우 복잡하며, 그에 따른 제조비용도 증가하게 되는 문제점이 있었다.
따라서, 본 고안은 반도체 칩의 본딩 패드 상에 외부와의 전기적 접속을 위하여 형성되는 솔더 범프 대신에 금속 와이어 및 솔더 볼을 이용함으로써, 패키지 제조 공정을 단순화시킬 수 있는 칩 크기 패키지를 제공하는 것을 목적으로 한다.
도 1은 종래 기술에 따른 칩 크기 패키지를 설명하기 위한 도면.
도 2는 본 고안에 따른 칩 크기 패키지를 설명학 위한 도면.
도 3은 본 고안의 다른 실시예에 따른 칩 크기 패키지를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
11, 21 : 반도체 칩12 : 본딩 패드
13 : 금속 볼14 : 와이어
15 : 코팅재16 : 솔더 볼
22 : 몰딩재
상기와 같은 목적은, 다수개의 본딩 패드들이 구비된 반도체 칩; 상기 각각의 본딩 패드 상에 적층된 금속 볼 및 와이어; 상기 반도체 칩과 금속 볼 및 와이어를 보호하도록 상기 반도체 칩의 액티브면 상에 형성하되, 상기 와이어의 단부가 노출되도록 형성된 코팅재; 및 상기 코팅재의 상부 표면에 노출된 와이어 상에 형성된 솔더 볼로 이루어진 것을 특징으로 하는 본 고안에 따른 칩 크기 패키지에 의하여 달성된다.
본 고안에 따르면, 외부와의 전기적 접속을 위하여 금속 와이어 및 솔더 볼을 이용함으로써, 제조 공정의 단순화와 더 얇은 두께의 패키지를 얻을 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 보다 상세하게 설명한다.
도 2는 본 고안에 칩 크기 패키지를 설명하기 위한 도면으로서, 도시된 바와 같이, 반도체 칩(11)의 각각의 본딩 패드(12) 상에는 외부와의 전기적 신호 전달경로를 이루기 위한 금속 볼(13) 및 와이어(14)가 적층되며, 여기서, 패키지의 두께를 최소화하기 위하여 금속 볼(13)은 2 내지 5mil 정도의 높이로 형성되고, 와이어(23)는 10 내지 15mil 정도의 길이로 형성된다. 또한, 와이어(23)는 이후의 솔더 볼 부착 공정시에 와이어(23)에 솔더 볼이 잘 부착될 수 있게 하기 위하여 그의 직경을 2mil 이상이 되도록 한다.
계속해서, 상기 금속 볼(13) 및 와이어(14)를 포함한 반도체 칩(11)의 상부면은 코팅재(15)에 의해 코팅되며, 여기서, 코팅 공정후에는 그라인딩 공정을 통해 도시된 바와 같이 코팅재(15)의 외부로 와이어(14)의 상부면이 노출되도록 상기 코팅재(15)의 상부면이 그라인딩되고, 노출된 와이어(14)의 상부면에는 외부와의 전기적 접속을 위한 솔더 볼(16)이 형성된다. 여기서, 솔더 볼(16)은 3 내지 4mil 직경을 갖도록 형성된다.
한편, 본 고안의 바람직한 실시예에서는 반도체 칩의 상부면 만을 코팅재로 코팅하였지만, 도 3에 도시된 바와 같이, 전체적인 패키지의 두께를 크게 증가시키지 않는 범위에서 몰딩 공정을 통해 반도체 칩의 전체면을 봉지할 수도 있다. 도면에서, 21은 반도체 칩이고, 22는 상기 반도체 칩(21)을 봉지하는 몰딩재이다.
이상에서와 같이, 본 고안의 칩 크기 패키지는 외부와의 전기적 신호 전달경로를 이루기 위한 매기체로서 금속 볼, 와이어 및 솔더 볼을 이용함으로써, 손쉽게 칩 크기 패키지를 제조할 수 있다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (5)

  1. 다수개의 본딩 패드들이 구비된 반도체 칩;
    상기 각각의 본딩 패드 상에 적층된 금속 볼 및 와이어;
    상기 반도체 칩과 금속 볼 및 와이어를 보호하도록 상기 반도체 칩의 액티브면 상에 형성하되, 상기 와이어의 단부가 노출되도록 형성된 코팅재; 및
    상기 코팅재의 상부 표면에 노출된 와이어 상에 형성된 솔더 볼로 이루어진 것을 특징으로 하는 칩 크기 패키지.
  2. 제 1항에 있어서, 상기 금속 볼은 그의 높이가 2 내지 5mil인 것을 특징으로 하는 칩 크기 패키지.
  3. 제 1항에 있어서, 상기 와이어는 그의 길이가 10 내지 15mil인 것을 특징으로 하는 칩 크기 패키지.
  4. 제 1항 또는 제 3항에 있어서, 상기 와이어는 그의 직경이 2mil 이상인 것을 특징으로 하는 칩 크기 패키지.
  5. 제 1항에 있어서, 상기 솔더 볼은 그의 직경이 3 내지 4mil인 것을 특징으로 하는 칩 크기 패키지.
KR2019970016167U 1997-06-27 1997-06-27 칩 크기 패키지 KR200272826Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016167U KR200272826Y1 (ko) 1997-06-27 1997-06-27 칩 크기 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016167U KR200272826Y1 (ko) 1997-06-27 1997-06-27 칩 크기 패키지

Publications (2)

Publication Number Publication Date
KR19990002593U true KR19990002593U (ko) 1999-01-25
KR200272826Y1 KR200272826Y1 (ko) 2002-11-13

Family

ID=53898259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016167U KR200272826Y1 (ko) 1997-06-27 1997-06-27 칩 크기 패키지

Country Status (1)

Country Link
KR (1) KR200272826Y1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061849A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
KR100842915B1 (ko) * 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR101133126B1 (ko) * 2005-10-12 2012-04-06 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461296B1 (ko) 2021-12-02 2022-11-01 한국건설기술연구원 접이식 모듈러시스템 및 그 시공방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061849A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
KR101133126B1 (ko) * 2005-10-12 2012-04-06 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
KR100842915B1 (ko) * 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR200272826Y1 (ko) 2002-11-13

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US6043109A (en) Method of fabricating wafer-level package
KR100393448B1 (ko) 반도체 패키지 및 그 제조 방법
US5604379A (en) Semiconductor device having external electrodes formed in concave portions of an anisotropic conductive film
US7211900B2 (en) Thin semiconductor package including stacked dies
US5418189A (en) Integrated circuit device and method to prevent cracking during surface mount
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20030230792A1 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US20030080439A1 (en) Delamination-preventing substrate and semiconductor package with the same
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
KR100394030B1 (ko) 적층형 반도체 패키지
US6469395B1 (en) Semiconductor device
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US20100136747A1 (en) Method for manufacturing semiconductor package
KR200272826Y1 (ko) 칩 크기 패키지
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2000091339A (ja) 半導体装置およびその製造方法
US20020053450A1 (en) Wafer-level package
KR100388288B1 (ko) 반도체패키지의 제조 방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
US6489571B1 (en) Molded tape ball grid array package
KR200162892Y1 (ko) 볼 그리드 어레이 패키지
KR200172710Y1 (ko) 칩 크기의 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee