CN104658987B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104658987B
CN104658987B CN201410042445.6A CN201410042445A CN104658987B CN 104658987 B CN104658987 B CN 104658987B CN 201410042445 A CN201410042445 A CN 201410042445A CN 104658987 B CN104658987 B CN 104658987B
Authority
CN
China
Prior art keywords
tube core
face
molding
carrier
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410042445.6A
Other languages
English (en)
Other versions
CN104658987A (zh
Inventor
刘育志
林俊成
林韦廷
何冠霖
陈衿良
林士砚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104658987A publication Critical patent/CN104658987A/zh
Application granted granted Critical
Publication of CN104658987B publication Critical patent/CN104658987B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体器件包括：载具；管芯，包括第一面和第二面；多个第一导电凸块，设置在管芯的第二面和载具之间，管芯倒装接合在载具上；以及成型物，设置在载具上方并环绕管芯，其中，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。此外，制造半导体器件的方法包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。本发明还提供了半导体器件的制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件和半导体器件的制造方法。
背景技术
包括半导体器件的电子装置是我们的日常生活中不可缺少的。随着电子技术的进步，电子装置变得更复杂并且包括用于执行期望的多功能的更多的集成电路。因此，电子装置的制造包括越来越多的操作以及各种材料，以在电子装置中生成半导体器件。因此，对于简化生产步骤、提高生成效率并且降低每个电子装置的相关制造成本具有持续的需求。
在制造半导体器件的操作期间，半导体器件装配有大量的集成部件，这些部件包括具有不同热性能的各种材料。于是，在半导体器件固化之后，集成部件具有不期望的配置。不期望的配置会导致半导体器件的产量降低、部件之间的不良接合能力、裂缝的发展、部件的分层等。此外，半导体器件的部件包括各种金属材料，金属材料数量有限并因此成本高。部件的不期望配置和半导体的产量降低会使材料浪费进一步恶化，因此制造成本会增加。
由于包括具有不同材料的更多不同的部件并且增加了半导体器件的制造操作的复杂性，所以修改半导体器件的结构并改进制造操作存在更多挑战。于是，需要不断地改进半导体的制造方法并解决以上缺陷。
发明内容
根据本发明的一个方面，提供了一种半导体器件，包括：载具；管芯，包括第一面和第二面；多个第一导电凸块，设置在管芯的第二面和载具之间，其中，管芯倒装接合在载具上；以及成型物，设置在载具上方并环绕管芯，其中，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。
优选地，管芯的第一面位于基本低于成型物的顶面的水平面处。
优选地，凹进部的侧壁远离管芯的侧壁。
优选地，热界面材料（TIM）设置在成型物的凹进部内。
优选地，与管芯的第一面界面接合的成型物为阶梯型布置。
优选地，凹进部和管芯的第一面之间的界面为矩形、四边形或者多边形。
根据本发明的另一方面，提供了一种半导体封装件，包括：管芯，包括第一面和第二面；载具，包括与管芯的第二面上的多个第一导电凸块接合的第三面和设置有多个第二导电凸块的第四面；成型物，包括设置在第一面的周边部分上并环绕多个第一导电凸块和管芯的凸起部；热界面材料（TIM），设置在管芯的第一面上并被成型物的凸起部环绕；以及散热器，与热界面材料（TIM）附接并设置在成型物上方。
优选地，成型物的凸起部从管芯的侧壁突出。
优选地，成型物的凸起部设置在管芯的角部处。
优选地，热界面材料（TIM）的顶面基本与成型物的顶面平齐。
优选地，凸起部的厚度或者热界面材料（TIM）的厚度基本上等于半导体封装件的接合线厚度（BLT）。
优选地，凸起部和管芯的第一面之间的界面为矩形、四边形或者多边形。
根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。
优选地，设置橡胶材料包括将成型物的凹进部限定在管芯的第一面之上以及管芯的第一面内。
优选地，该方法进一步包括：在形成成型物之后，通过剥离膜来去除橡胶材料。
优选地，设置橡胶材料包括限定半导体器件的接合线厚度（BLT）。
优选地，形成成型物包括包覆成型操作。
优选地，形成成型物包括将成型物设置在包覆模的腔内。
优选地，形成成型物包括在半导体器件和设置在半导体器件之上的包覆模之间填充模塑料。
优选地，橡胶材料和管芯的第一面之间的界面为矩形、四边形或者多边形。
附图说明
当结合附图进行阅读时，通过以下详细描述更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了讨论清楚起见，各种部件的尺寸可以被任意地增大或减小。
图1是根据本发明的一些实施例的半导体器件的示意图。
图1A是根据本发明的一些实施例的具有矩形凹进部的半导体器件的俯视图。
图1B是根据本发明的一些实施例的具有多边形凹进部的半导体器件的俯视图。
图2是根据本发明的一些实施例的半导体封装件的示意图。
图3是根据本发明的一些实施例制造半导体器件的方法的流程图。
图3A是根据本发明的一些实施例的载具的示意图。
图3B是根据本发明的一些实施例的载具和管芯的示意图。
图3C是根据本发明的一些实施例的通过多个第一导电凸块与管芯接合的载具的示意图。
图3D是根据本发明的一些实施例的设置在管芯上的包覆模（overmold）的示意图。
图3E是根据本发明的一些实施例的设置在载具上方的橡胶材料的示意图。
图3F是根据本发明的一些实施例的设置在橡胶材料和载具上的包覆模的示意图。
图3G是根据本发明的一些实施例的形成在管芯和载具上的成型物的示意图。
图3H是根据本发明的一些实施例的在管芯上形成有凹进部的成型物的示意图。
图3I是根据本发明的一些实施例的设置在管芯上的热界面材料（TIM）的示意图。
图3J是根据本发明的一些实施例的设置在成型物和管芯上的散热器的示意图。
图3K是根据本发明的一些实施例的具有多个第二导电凸块的载具的示意图。
具体实施方式
通过大量操作来制造半导体器件。在制造期间，通过多个管芯凸块将管芯附接在载具或衬底上，然后，通过模制底部填充物（MUF）或者模塑料来封装这些管芯凸块。为了保护管芯和载具之间的管芯凸块的电连接，MUF覆盖载具并环绕管芯。基于这种结构配置，管芯与诸如MUF、凸块、载具等的具有不同热性能的各种材料界面接合。这些材料具有不同的热膨胀系数（CTE）。这种CTE失配会导致在管芯的角部处产生应力，因此在半导体器件内生成裂缝并且碎片从管芯的边缘脱落。
此外，在随后的制造操作期间，裂缝甚至从管芯的角部传播到半导体器件的内部。在成千上万次热循环之后，裂缝传播进一步削弱了管芯和载具之间的电连接并且导致部件与半导体器件分层，最终导致半导体器件的故障。
在本发明中，公开了具有结构改进的半导体器件。半导体器件包括载具、管芯和成型物。设置在载具上的管芯具有第一面和设置有多个第一导电凸块或管芯凸块的第二面。成型物的高度高于管芯，使得成型物的一部分被设置在管芯的第一面的周边部分上，因此使与其他材料界面接合的管芯最小化并且防止在半导体器件内的裂缝的生长。此外，具有更高高度的成型物可以便于控制作为管芯的第一面和散热器之间的距离的半导体器件的接合线厚度（BLT），并且成型物的突出部分优化了半导体器件的BLT的均匀性，因此最终改善了半导体器件的可靠性。
下面，详细地论述本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。应该理解，本发明提供了许多用于实现各种实施例的不同特征的不同的实施例或实例。下面将描述部件和布置的具体实例，以简化本发明。当然，这些仅为实例并不旨在进行限定。
以下使用具体的语言公开附图中所示出的实施例或示例。然而应该理解，这些实施例和示例不是用于限定。公开的实施例中的任何变化和改变，以及本发明公开的原理的任何进一步应用都是预期的，因为本领域的普通技术人员通常会发生这种情况。
此外，据了解可能仅简要地描述器件的各个加工步骤和/或部件。此外，可以增加额外的加工步骤或部件，并且当仍然实施本权利要求时可以移去和/或改变一定的以下加工步骤或部件。因此，应该了解以下描述仅代表实例，并不用于表明需要一个或多个步骤或部件。
另外，本公开内容可能在各个实例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的且其本身并不指定各个实施例和/或所讨论的结构之间的关系。
图1是半导体器件100的实施例。半导体器件100包括载具101。在一些实施例中，载具101是可以在随后的制造操作中被制造成为集成电路（IC）的衬底或晶圆。在一些实施例中，载具101是包括电连接在其上的部件的一些电路的电路板。在一些实施例中，电路板是印刷电路板（PCB）。在一些实施例中，载具101包括硅、陶瓷、铜等。在一些实施例中，载具101为圆形。
在一些实施例中，载具101包括面101a和与面101a相对的另一面101b。在一些实施例中，载具101的面101a被配置为与载具101外部的电路电连接。在一些实施例中，面101a包括多个接合焊盘，以便于与载具101外部的电路电连接。在一些实施例中，接合焊盘是可焊接面并包括诸如铜的金属。
在一些实施例中，载具101的另一面101b设置有多个导电凸块102。在一些实施例中，导电凸块102被配置为接收另一载具上的其他焊盘并与载具101外部的电路电连接。在一些实施例中，导电凸块102在另一面101b上彼此间隔开。在一些实施例中，每个导电凸块102都是焊料凸块、焊球、焊膏等。在一些实施例中，每个导电凸块102都具有球形。
在一些实施例中，半导体器件100包括管芯103。在一些实施例中，管芯103是包括诸如硅的半导体材料的部件，并且在光刻操作所制造的管芯103内制造有预定功能电路。在一些实施例中，通过机械刀片或激光刀片从硅晶圆上切割管芯103，然后将该管芯置于载具101上，以用于随后的制造操作。在一些实施例中，通过焊剂、粘合剂等将管芯103附接在载具101的面101a上。在一些实施例中，管芯103为四边形、矩形或者正方形。在一些实施例中，管芯103具有大约5mm至大约35mm的宽度Wdie。
在一些实施例中，管芯103包括第一面103a和第二面103b。在一些实施例中，管芯103设置在载具101的面101a上，以将管芯103的电路与载具101的电路电连接。电连接管芯103的第二面103b和载具101的面101a。
在一些实施例中，管芯103倒装地接合在载具101上，使得第二面103b是包括与管芯内的多条导线或者多个电路电连接的多个接触件的管芯103的有源面，而第一面103a是管芯103的没有任何接触件并与有源面相对的无源面。在一些实施例中，管芯103被设置为与载具101平行。在一些实施例中，管芯103的第二面103b与载具101的面101a基本平行。
在一些实施例中，多个第一导电凸块104被设置在管芯103的第二面103b和载具101之间。在一些实施例中，第一导电凸块104是管芯凸块。在一些实施例中，第一导电凸块104在第二面103b上彼此间隔开。在一些实施例中，管芯103的第二面103b通过第一导电凸块104与载具101的面101a电连接。在一些实施例中，第一导电凸块104是用于电连接分别位于不同载具上的至少两个电路的导电凸块。
在一些实施例中，第一导电凸块104将管芯103的第二面103b上的多个管芯焊盘与载具的面101a上的多个接合焊盘接合，使得管芯103的电路与载具101的电路电连接。在一些实施例中，每个第一导电凸块104都是焊料凸块、焊球、焊膏等。在一些实施例中，每个第一导电凸块104都具有球形。
在一些实施例中，成型物105设置在载具101上方并环绕管芯103。在一些实施例中，成型物105设置在载具101的面101a以及管芯103的第一面103a的周边部分103c上。第一面103a的周边部分103c接近管芯103的侧壁103e并与第一面103a的周界或边界相邻。成型物105还填充第一导电凸块104之间的多个间隙，以环绕并保护第一导电凸块104。在一些实施例中，管芯103的第一面103a位于基本低于成型物105的顶面105b的水平面处，使得成型物105以阶梯型布置（staggered configuration）与管芯103的第一面103a界面接合。
在一些实施例中，成型物105是包括环氧树脂、酚类硬化剂、硅石、催化剂、颜料、脱模剂等的模塑料。成型物105具有高导热性、低湿气吸收率、在板安装温度下的高抗弯强度或者它们的组合。
在一些实施例中，成型物105包括设置在管芯103的第一面103a上的凹进部105a。在一些实施例中，凹进部105a保持管芯103的中心部103d未被成型物105覆盖。在一些实施例中，凹进部105a从成型物的顶面105b沿着第一面103a延伸至管芯103的第一面103a的中心部103d，使得管芯103的第一面103a的中心部103d没有任何覆盖而被暴露。在一些实施例中，凹进部105a设置在第一面103a内。在一些实施例中，凹进部105a的侧壁105d远离管芯103的侧壁103e。
在一些实施例中，凹进部105a和管芯103的第一面103a之间的界面111具有诸如矩形、四边形或者多边形的各种形状。图1A和图1B分别为半导体器件100的俯视图。在如图1A所示的一些实施例中，凹进部105a和管芯103的第一面103a之间的界面111为矩形。凹进部105a和管芯103被设置为彼此共心。凹进部105a和管芯103的第一面103a之间的界面111为管芯103的第一面103a的子集。通过管芯103的第一面103a来限定（circumscribe）凹进部105a和管芯103的第一面103a之间的界面111。
在如图1B所示的一些实施例中，凹进部105a和管芯103的第一面103a之间的界面111为八边形，从而不同于为矩形的管芯103的第一面103a。通过管芯103的第一面103a来限制凹进部105a和管芯103的第一面103a之间的界面111。
在一些实施例中，成型物105包括设置在第一面103a的周边部分103c上的凸起部105c。在一些实施例中，凸起部105c沿着第一面103a从管芯103的侧壁103e突出。在一些实施例中，成型物105的凸起部105c和管芯103的第一面103a之间的界面为矩形、四边形或者八边形。
在如图1A所示的一些实施例中，凸起部105c设置在管芯103的边缘处。凸起部105c设置在管芯103的四个侧面处，以覆盖管芯103的四个边缘。
在如图1B所示的实施例中，凸起部105c设置在管芯103的角部103f处。凸起部105c设置在管芯103的四个角部处，使得通过成型物105的凸起部105c来覆盖管芯103的四个侧面和四个角部。当通过成型物105来覆盖管芯103的角部时，成型物105防止在半导体器件100的运输期间直接碰撞管芯103，因此，改善了半导体器件100的可靠性。
再次参考图1，在一些实施例中，凸起部105c具有从管芯103的侧壁103e突出的长度Lprotruded，在一些实施例中，长度Lprotruded为大约0.3mm至大约2mm。在一些实施例中，凸起部105c具有从成型物105的顶面105b延伸至管芯103的第一面103a的厚度Tprotruded。在一些实施例中，凸起部105c的厚度Tprotruded为大约0.05mm至大约0.3mm。
图2是半导体封装件200的实施例。在一些实施例中，半导体封装件200包括装配在封装件中的各种半导体部件。存在诸如四列扁平封装（QFP）、芯片尺寸封装（CSP）、球栅阵列（BGA）封装等的各种封装件。在一些实施例中，半导体封装件200是倒装球栅阵列（FCBGA）封装件，其包括设置在载具或衬底上的倒装芯片。
在一些实施例中，半导体封装件200包括载具101。在一些实施例中，载具101是可以在随后的制造操作中被制造成为集成电路（IC）的衬底或晶圆。在一些实施例中，电路板是印刷电路板（PCB）。在一些实施例中，载具101包括硅、陶瓷、铜等。
在一些实施例中，载具101包括面101a和与面101a相对并设置有多个导电凸块102的另一面101b。导电凸块102用于接收另一载具上的其他焊盘并且与载具101外部的电路电连接。在一些实施例中，导电凸块102在另一面101b上彼此间隔开，并且被布置为阵列或矩阵，以成为球栅阵列（BGA）封装件。在一些实施例中，每个导电凸块102都为焊料凸块、焊球、焊膏等。在一些实施例中，每个导电凸块102都具有球形。
在一些实施例中，半导体封装件200包括管芯103。在一些实施例中，管芯103是包括诸如硅的半导体材料的部件，并且在由光刻操作所制造的管芯103内制造有预定功能电路。在一些实施例中，管芯103通过焊剂、粘合剂等附接在载具101的面101a上。在一些实施例中，管芯103是通过多个第一导电凸块104或者倒装芯片凸块而倒装地接合在载具101上的倒装芯片。在一些实施例中，管芯103为四边形、矩形或正方形。
在一些实施例中，管芯103包括第一面103a和第二面103b。在一些实施例中，管芯103的第二面103b通过第一导电凸块104与载具101的第一面101a电连接。在一些实施例中，管芯103倒装地接合在载具101上，使得第二面103b是管芯103的有源面，该有源面包括与管芯内的多个导线或者多个电路电连接的多个接触件，而第一面103a是管芯103的没有任何接触件并与有源面相对的无源面。在一些实施例中，管芯103的第二面103b与载具101的面101a基本平行。
在一些实施例中，第一导电凸块104是管芯凸块。第一导电凸块104设置在管芯103的第二面103b和载具101的面101a之间。在一些实施例中，第一导电凸块104在第二面103b上彼此间隔开。在一些实施例中，管芯103的第二面103b通过第一导电凸块104与载具101的面101a电连接。
在一些实施例中，半导体封装件200包括成型物105。成型物105设置在载具101上方并环绕管芯103。在一些实施例中，成型物105设置在载具101的面101a以及管芯103的第一面103a的周边部分103c上。第一面103a的周边部分103c接近管芯103的侧壁103e并且与第一面103a的周界或边界相邻。在一些实施例中，成型物105还环绕第一导电凸块104。
在一些实施例中，管芯103的第一面103a位于基本低于成型物105的顶面105b的水平面处，使得与管芯103的第一面103a界面接合的成型物105具有阶梯型配置。在一些实施例中，成型物105是包括能够流动并填充管芯103和载具101之间的空间的液态环氧树脂的模塑料。成型物能够通过诸如回流的热处理而被固化。
在一些实施例中，成型物105包括设置在管芯103的第一面103a上的凹进部105a。在一些实施例中，凹进部105a保持管芯103的中心部103d未被成型物105覆盖。在一些实施例中，凹进部105a设置在第一面103a内。
在一些实施例中，凹进部105a的侧壁105d远离管芯103的侧壁103e。在一些实施例中，凹进部105a和管芯103的第一面103a之间的界面为诸如矩形、四边形或八边形的各种形状。
在一些实施例中，成型物105包括设置在第一面103a的周边部分103c上的凸起部105c。在一些实施例中，凸起部105c沿着第一面103a从管芯103的侧壁103e突出。在一些实施例中，成型物105的凸起部105c和管芯103的第一面103a之间的界面为矩形、四边形或者八边形。
在一些实施例中，半导体封装件200包括热界面材料（TIM）106。TIM106设置在管芯103的第一面130a上并且被成型物105的凸起部105c所环绕。在一些实施例中，TIM 106设置在凹进部105a内。TIM 106填充成型物的凹进部105a，并且由成型物105的凸起部105c的侧壁105d和管芯103的第一面103a进行限定。因此，当半导体封装件200处于高温下或者热循环中时，TIM 106不会从凹进部105a流出。
在一些实施例中，TIM 106设置在管芯103的中心部103d处，以有利于半导体封装件200的散热。在一些实施例中，TIM 106包括锡、镓、铟等。
在一些实施例中，TIM 106的顶面106a基本与成型物105的顶面105b平齐。在一些实施例中，成型物105的凸起部105c的厚度Tprotruded基本上等于TIM 106的厚度Ttim。在一些实施例中，TIM 106的厚度Ttim、管芯103的厚度Tdie和第一导电凸块104的高度Tdie bump的总和基本上等于成型物105的高度Tmold。
在一些实施例中，半导体封装件200具有作为管芯103的第一面103a和成型物105的顶面105b之间的距离的接合线厚度（BLT）。在一些实施例中，半导体封装件200的BLT基本上等于成型物105的凸起部105c的厚度Tprotruded。在一些实施例中，半导体封装件200的BLT基本上等于TIM 106的厚度Ttim。
由于设置在管芯103的第一面103a上的TIM 106的厚度Ttim取决于成型物105的凸起部105c的厚度Tprotruded，所以由成型物105的凸起部105c的厚度Tprotruded来确定BLT，因此，BLT在适当控制下为精细的薄BLT。具有这种结构布置的半导体封装件200具有均匀厚度的接合线，因此，具有改善的半导体封装件200的可靠性。此外，具有可控BLT的半导体封装件200具有与管芯103的角部103c邻近的较小应力点，因此，最小化或者甚至防止裂缝在成型物105内生长。
在一些实施例中，散热器107设置在成型物105的顶面105b以及TIM 106的顶面106a上。散热器107与TIM 106附接并且设置在成型物105上方。在一些实施例中，散热器107为散热片、热分散器、热粘合剂等。在一些实施例中，散热器107包括诸如铝、铜等的金属或导电材料。
在一些实施例中，散热器107与TIM 106接合并且将通过管芯103或载具101所生成的热传递至半导体封装件200的外部。来自管芯103或载具的热通过TIM 106和散热器而从管芯103导向周围环境。
基于这种结构布置，总体来说，半导体封装件200在半导体封装件200的操作期间不会过热，因此，在操作时间周期之后，半导体封装件200的性能和功能不会下降。
在本发明中，还公开了制造半导体器件的方法。在一些实施例中，通过方法300来形成半导体器件。方法300包括多步操作，并且不能将描述和说明视为操作序列的限制。
图3是制造半导体器件的方法300的实施例。方法300包括多步操作（301、302、303、304、305、306、307、308、309和310）。
在操作301中，如图3A所示，提供载具101。在一些实施例中，通过诸如硅的半导体材料来形成载具101。在一些实施例中，载具101具有与图1和图2中的载具101类似的布置。
在操作302中，如图3B所示，提供管芯103。在一些实施例中，管芯103是包括半导体材料的部件，并且制造有给定功能的电路。在一些实施例中，管芯103是在接合在载具101上时翻转的倒装芯片，使得管芯103的有源面朝下，因此有源面是管芯103的底面103b。在一些实施例中，与如图1和图2中的管芯103类似地，对管芯103进行配置和定向。
在操作303中，如图3C所示，管芯103设置在载具101的顶面101a上。在一些实施例中，管芯103通过设置在管芯103的底面103b上的管芯焊盘上的多个管芯凸块104而与载具101接合；使得管芯103的电路通过管芯凸块104与载具101的电路电连接。在一些实施例中，与如图1和图2中的管芯凸块104一样地，配置管芯凸块104。
在操作304中，如图3D所示，包覆模109设置在管芯103和载具101上方。在一些实施例中，包覆模109包括在包覆成型操作和成型物形成时，临时附接在管芯103的顶面103a上的橡胶材料108。在一些实施例中，包覆模109的橡胶材料108设置在管芯103的顶面103a的面区域之上以及管芯的顶面的面区域内。在一些实施例中，包覆模109的橡胶材料108的侧壁108b位于管芯103的侧壁103e内部。侧壁108b远离侧壁103e。
在一些实施例中，包覆模109的橡胶材料108和管芯103的顶面103a之间的界面基本上小于管芯103的顶面103a。在一些实施例中，包覆模109的橡胶材料108被成形，使得橡胶材料108的侧壁108b远离管芯103的周边部分103c。在一些实施例中，橡胶材料108的侧壁108b远离管芯103的角部103f。在一些实施例中，包覆模109包括用于临时封装管芯103和管芯凸块104的腔109b。在一些实施例中，包覆模109的橡胶材料108和管芯103的顶面103a之间的界面为诸如矩形、四边形、多边形等的各种形状。
在一些实施例中，如图3E所示，橡胶材料108没有与包覆模109形成为一体。橡胶材料108不是包覆模109的一部分。橡胶材料108是独立部件，并与包覆模109分离。
在操作304的一些实施例中，如图3E所示，橡胶材料108首先设置在管芯103的顶面103a上并且在包覆成型操作和成型物形成时，临时附接在管芯103的顶面103a上。在一些实施例中，橡胶材料108设置在管芯103的顶面103a的面区域之上以及管芯的顶面的面区域内。在一些实施例中，橡胶材料108的侧壁108b位于管芯103的侧壁103e内。侧壁108b远离侧壁103e。
在一些实施例中，橡胶材料108和管芯103的顶面103a之间的界面基本上小于管芯103的顶面103a。在一些实施例中，橡胶材料108被成形，使得橡胶材料108的侧壁108b远离管芯103的周边部分103c。在一些实施例中，橡胶材料108的侧壁108b远离管芯103的角部103f。在一些实施例中，橡胶材料108和管芯103的顶面103a之间的界面为诸如矩形、四边形、多边形等的各种形状。
在管芯103上沉积橡胶材料108以后，如图3F所示，包覆模109设置在橡胶材料108和载具101上方。在一些实施例中，在包覆成型操作和成型物形成时，包覆模109临时地附接至载具101的侧壁101c上。在一些实施例中，包覆模109包括被配置为接收橡胶材料108的补充部分（complementary portion）109a。在一些实施例中，包覆模109包括用于临时封装橡胶材料108、管芯103和管芯凸块104的腔109b。
在操作305中，如图3G所示，成型物105设置在包覆模109、管芯103和载具101之间。在一些实施例中，成型物105流入包覆模109的腔109b中并且填充腔109b，直到达到成型物105的预定高度Hmolding。在一些实施例中，成型物105通过包覆模109的通道110流入腔109b。根据包覆模109的形状来形成成型物105。在一些实施例中，通过包覆模109的腔109b和橡胶材料108来限定成型物105的形状。
在一些实施例中，用于成型物105流入腔109b并到达成型物105的高度Hmolding的时间为大约5秒至大约30秒。在一些实施例中，成型物105包括诸如液态环氧树脂的模塑料。
在操作306中，如图3H所示，在载具101上方形成成型物105。在一些实施例中，在诸如回流的热处理以后，形成成型物105。在一些实施例中，形成成型物105并且该成型物从载具101的顶面101a延伸至成型物105的顶面105b。在一些实施例中，成型物105封装管芯103和管芯凸块104。
在一些实施例中，在管芯103的顶面103a的周边部分103c上形成成型物105的凸起部105c。在一些实施例中，凸起部105c从管芯103的侧壁103e突出到凸起部105c的侧壁105d。在一些实施例中，凸起部105c设置在管芯103的角部103f处。
在操作307中，如图3H所示，从管芯103和载具101去除包覆模109和橡胶材料108。在一些实施例中，通过剥离膜从管芯103的顶面103a去除包覆模109和橡胶材料108。在一些实施例中，剥离膜被施加在包覆模109、橡胶材料108、成型物105和管芯103之间的界面上，使得包覆模109和橡胶材料108能释放并且可从管芯103的顶面103a上被去除。在形成成型物105之后，去除包覆模109和橡胶材料108。
在一些实施例中，橡胶材料108在管芯103的顶面103a之上以及管芯103的顶面103a内限定成型物的凹进部105a，使得在去除包覆模109和橡胶材料108以后，顶面103a上具有凹进部105a。在一些实施例中，凹进部105a从成型物105的顶面105b延伸至管芯103的顶面103a。
在一些实施例中，凹进部105a保持顶面103a的一部分未被成型物105覆盖，因为橡胶材料108的设置会防止成型物105设置在顶面103a的那部分上。因此，在形成成型物105以后，暴露顶面103a的该部分。
在操作308中，如图3I所示，热界面材料（TIM）106设置在管芯103上。在一些实施例中，TIM 106设置在管芯103的顶面103a的暴露部分上并且填充该凹进部105a。在一些实施例中，TIM 106流入凹进部105a，直到TIM 106到达与成型物105的顶面105b基本相同的水平面，使得TIM 106的顶面106a基本与顶面105b平齐。
在一些实施例中，TIM 106被成型物105的凸起部105c环绕。在一些实施例中，在高温下或者在热周期期间，凸起部105c保护凹进部105a内部的TIM 106，而不会流出凹进部105a。在一些实施例中，通过成型物105的凸起部105c来限定TIM 106的形状。
在一些实施例中，凸起部105c或者TIM 106限定半导体封装件的接合线厚度（BLT）。BLT为管芯103的顶面103a和成型物105的顶面105b之间的距离。在一些实施例中，TIM 106的厚度Ttim或者凸起部105c的厚度Tprotruded为半导体封装件的BLT。当通过成型物的凸起部105c来限制TIM 106的流动时，半导体封装件的BLT得到控制。因此，通过将橡胶材料108设置在顶面103a内并且在管芯103的周边部分103c上形成凸起部105c来提供BLT的均匀性。
在操作309中，如图3J所示，散热器107设置在TIM 106和成型物105上。在一些实施例中，散热器107设置在成型物105的顶面105b以及TIM 106的顶面106a上，以覆盖成型物105、管芯103和载具101，从而成为半导体封装件200。
在一些实施例中，散热器107与TIM 106附接并且沿着成型物105的顶面105b以及TIM 106的顶面106a延伸。在一些实施例中，散热器107是散热片、热分散器，以用于将由管芯103所生成的热传递到环境中。
在操作310中，如图3K所示，多个导电凸块102被提供并被设置在载具101的与顶面101a相对的底面101b上。在一些实施例中，导电凸块102在载具101的底面101b上彼此间隔开。在一些实施例中，导电凸块102被配置为用于接收另一载具上的其他焊盘并且与载具101外部的电路电连接。
在一些实施例中，每个导电凸块102都被设置在载具101的底面101b上的接合焊盘上，使得每个导电凸块102都与底面101b上的相应接合焊盘接合。在一些实施例中，导电凸块102具有与图1和图2中的导电凸块102类似的布置。
在一些实施例中，半导体器件包括载具、包括第一面和第二面的管芯、设置在管芯的第二面和载具之间的多个第一导电凸块，其中，管芯倒装接合在载具上，并且成型物设置在载具上方并环绕管芯，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。
在一些实施例中，管芯的第一面位于基本低于成型物的顶面的水平面处。在一些实施例中，凹进部的侧壁远离管芯的侧壁。在一些实施例中，热界面材料（TIM）设置在成型物的凹进部内。在一些实施例中，与管芯的第一面界面接合的成型物为阶梯型布置。在一些实施例中，凹进部和管芯的第一面之间的界面为矩形、四边形或多边形。
在一些实施例中，半导体封装件包括：管芯，包括第一面和第二面；载具，包括与管芯的第二面上的多个第一导电凸块接合的第三面和设置有多个第二导电凸块的第四面；成型物，包括设置在第一面的周边部分上并环绕多个第一导电凸块和管芯的凸起部；热界面材料（TIM），设置在管芯的第一面上并被成型物的凸起部环绕；以及散热器，与热界面材料（TIM）附接并设置在成型物上方。
在一些实施例中，成型物的凸起部从管芯的侧壁突出。在一些实施例中，成型物的凸起部设置在管芯的角部处。在一些实施例中，热界面材料（TIM）的顶面基本与成型物的顶面平齐。
在一些实施例中，凸起部的厚度或者热界面材料（TIM）的厚度基本上等于半导体封装件的接合线厚度（BLT）。在一些实施例中，凸起部和管芯的第一面之间的界面为矩形、四边形或者多边形。
在一些实施例中，一种制造半导体器件的方法包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。
在一些实施例中，设置橡胶材料包括将成型物的凹进部限定在管芯的第一面之上以及管芯的第一面内。在一些实施例中，该方法进一步包括：在形成成型物之后，通过剥离膜来去除橡胶材料。设置橡胶材料包括限定半导体器件的接合线厚度（BLT）。在一些实施例中，形成成型物包括包覆成型操作。
在一些实施例中，形成成型物包括将成型物设置在包覆模的腔内。在一些实施例中，形成成型物包括在半导体器件和设置在半导体器件上方的包覆模之间填充模制底部填充物。在一些实施例中，橡胶材料和管芯的第一面之间的界面为矩形、四边形或者多边形。
在以上实例和描述中已经充分地描述了本发明的方法和特征。应该理解，在不背离本发明的精神的情况下所作的任何修改或改变旨在覆盖在本发明的保护范围内。
而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。
因此，所附权利要求应该包括在诸如工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (8)

1.一种制造半导体器件的方法，包括：
提供载具；
将管芯倒装接合在所述载具上；
将橡胶材料设置在所述管芯的第一面上以及所述管芯的第一面内；以及
形成环绕所述橡胶材料并覆盖所述载具的成型物，其中，所述成型物在所述管芯的第一面上具有凸起部,
在形成具有所述凸起部的所述成型物之后，将热界面材料设置在所述凸起部之间；
其中，所述橡胶材料和所述第一面之间的界面小于所述第一面，使得所述成型物的部分设置在所述第一面上。
2.根据权利要求1所述的方法，其中，设置所述橡胶材料包括将所述成型物的凹进部限定在所述管芯的第一面之上以及所述管芯的第一面内。
3.根据权利要求1所述的方法，进一步包括：在形成所述成型物之后，通过剥离膜来去除所述橡胶材料。
4.根据权利要求1所述的方法，其中，设置所述橡胶材料包括限定所述半导体器件的接合线厚度(BLT)。
5.根据权利要求1所述的方法，其中，形成所述成型物包括包覆成型操作。
6.根据权利要求1所述的方法，其中，形成所述成型物包括将所述成型物设置在包覆模的腔内。
7.根据权利要求1所述的方法，其中，形成所述成型物包括在所述半导体器件和设置在所述半导体器件之上的包覆模之间填充模塑料。
8.根据权利要求1所述的方法，其中，所述橡胶材料和所述管芯的第一面之间的界面为多边形。
CN201410042445.6A 2013-11-22 2014-01-28 半导体器件及其制造方法 Expired - Fee Related CN104658987B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/087,318 2013-11-22
US14/087,318 US9142523B2 (en) 2013-11-22 2013-11-22 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN104658987A CN104658987A (zh) 2015-05-27
CN104658987B true CN104658987B (zh) 2018-09-11

Family

ID=53181957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410042445.6A Expired - Fee Related CN104658987B (zh) 2013-11-22 2014-01-28 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US9142523B2 (zh)
CN (1) CN104658987B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9911716B2 (en) * 2015-01-29 2018-03-06 International Business Machines Corporation Polygon die packaging
US10985080B2 (en) 2015-11-24 2021-04-20 Intel Corporation Electronic package that includes lamination layer
KR20210027567A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
US11410894B2 (en) 2019-09-06 2022-08-09 International Business Machines Corporation Polygon integrated circuit (IC) packaging
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US20220344297A1 (en) * 2021-04-23 2022-10-27 Inphi Corporation Semiconductor package inhibiting viscous material spread

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883430A (en) * 1996-06-19 1999-03-16 International Business Machines Corporation Thermally enhanced flip chip package
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US8338943B2 (en) * 2010-08-31 2012-12-25 Stmicroelectronics Asia Pacific Pte Ltd. Semiconductor package with thermal heat spreader
US20130049188A1 (en) * 2011-08-25 2013-02-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TIM Within Recesses of MUF Material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883430A (en) * 1996-06-19 1999-03-16 International Business Machines Corporation Thermally enhanced flip chip package
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package

Also Published As

Publication number Publication date
US9142523B2 (en) 2015-09-22
US20150145115A1 (en) 2015-05-28
CN104658987A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN104658987B (zh) 半导体器件及其制造方法
CN109690761B (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
US7138706B2 (en) Semiconductor device and method for manufacturing the same
TWI749212B (zh) 半導體元件封裝及半導體裝置
US8614119B2 (en) Semiconductor device with heat spreader
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20080093733A1 (en) Chip package and manufacturing method thereof
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
TW201533814A (zh) 封裝結構性元件
US8610262B1 (en) Ball grid array package with improved thermal characteristics
KR20120084554A (ko) 발광소자 패키지 및 그 제조 방법
KR101059629B1 (ko) 반도체 패키지 제조방법
TW201906026A (zh) 晶片封裝方法及封裝結構
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US20150091154A1 (en) Substrateless packages with scribe disposed on heat spreader
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
JP2011061055A (ja) 半導体装置の製造方法
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR101535404B1 (ko) 반도체 패키지 및 그 제조방법
KR100542671B1 (ko) 반도체패키지 및 그 제조방법
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180911