KR20070080325A - 돌출형 수지 봉합부를 갖는 반도체 프레임 - Google Patents

돌출형 수지 봉합부를 갖는 반도체 프레임 Download PDF

Info

Publication number
KR20070080325A
KR20070080325A KR1020060011540A KR20060011540A KR20070080325A KR 20070080325 A KR20070080325 A KR 20070080325A KR 1020060011540 A KR1020060011540 A KR 1020060011540A KR 20060011540 A KR20060011540 A KR 20060011540A KR 20070080325 A KR20070080325 A KR 20070080325A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor
resin molding
molding portion
Prior art date
Application number
KR1020060011540A
Other languages
English (en)
Inventor
이재혁
신화수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011540A priority Critical patent/KR20070080325A/ko
Publication of KR20070080325A publication Critical patent/KR20070080325A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 돌출형 수지 봉합부를 갖는 반도체 프레임에 관한 것으로, 종래의 경우, 수지 봉합부를 형성하는 과정에서, 수지 봉합부와 인쇄회로기판의 열 팽창 계수의 차이로 인하여 수지 봉합부의 가장자리 둘레부분에 응력이 집중되어 작용함으로써, 반도체 프레임에 휨이 발생된다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 수지 봉합부 상부면의 가장자리 둘레부분에 돌출부가 형성되어 있는 것을 특징으로 하는 돌출형 수지 봉합부를 갖는 반도체 프레임을 제공한다. 본 발명에 따르면, 수지 봉합부의 형성 과정에서 수지 봉합부의 가장자리 둘레부분에 집중되는 응력이 돌출부로 분산됨으로써, 반도체 프레임에 휨이 발생되는 것을 방지할 수 있다.
수지 봉합부, 돌출부, 인쇄회로기판, 응력, 휨

Description

돌출형 수지 봉합부를 갖는 반도체 프레임{SEMICONDUCTOR FRAME HAVING RESIN MOLDING PORTION PROTRUDED}
도 1은 종래기술에 따른 반도체 프레임을 나타내는 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 프레임을 나타내는 단면도이다.
도 3은 도 2의 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 프레임을 나타내는 단면도이다.
도 5는 도 4의 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 60 : 반도체 프레임(semiconductor frame)
20, 70 : 인쇄회로기판(printed circuit board)
21, 71 : 상부면(top surface)
22, 72 : 하부면(bottom surface)
23, 73 : 칩 실장 영역(chip mounting area)
24, 74 : 기판 패드(board pad)
25, 75 : 볼 패드(ball pad)
26, 76 : 보호층(protecting layer)
30, 80 : 반도체 칩(semiconductor chip)
31, 81 : 칩 패드(chip pad)
33, 83 : 접착층(adhesive layer)
35, 85 : 본딩 와이어(bonding wire)
40, 90 : 수지 봉합부(resin molding portion)
41, 91 : 돌출부(protruding portion)
본 발명은 반도체 프레임에 관한 것으로, 더욱 상세하게는 반도체 패키지(semiconductor package)로 제조될 수 있는 돌출형 수지 봉합부를 갖는 반도체 프레임에 관한 것이다.
최근에, 전자 휴대기기의 메모리 용량이 대용량화됨에 따라서, 전자 휴대기기 내에 장착되는 반도체 패키지 내의 반도체 칩은 점차 고집적화되고 있다. 이로 인하여, 반도체 칩의 크기는 점차 대형화되고 있다. 반면에, 전자 휴대기기의 크기가 소형화됨에 따라서, 패키지 기판에 반도체 칩을 실장하여 제조되는 반도체 패키지는 점차 소형화, 박형화 및 경량화되고 있는 추세이다.
이에 따라, 반도체 패키지 내에서 반도체 칩이 실장되는 패키지 기판으로 인쇄회로기판이 이용된다. 인쇄회로기판은 우수한 전기적 특성을 가지면서 얇고 가벼운 형태를 취하고 있기 때문에, 인쇄회로기판을 이용한 반도체 패키지가 소형화, 박형화 및 경량화될 수 있는 장점을 갖는다. 이러한 인쇄회로기판을 이용한 반도체 패키지는 반도체 프레임을 조립하여 반도체 프레임에 솔더 볼(solder ball)을 부착하는 공정에 따라서 제조된 다음, 반도체 프레임을 절단하는 소잉 공정(sawing process)을 통해서 개별적으로 분리된다.
종래기술에 따른 반도체 프레임(110)은, 도 1에 도시된 바와 같이, 인쇄회로기판(120) 상에 반도체 칩(130)들이 실장되고, 인쇄회로기판(120)과 반도체 칩(130)들이 본딩 와이어(135)들에 의해 연결된 구조를 갖는다. 또한, 수지 봉합부(140)가 반도체 칩(130)들을 포함하여 인쇄회로기판(120)의 상부를 봉합하고 있다. 이 때, 수지 봉합부(140)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC)가 경화(硬化)됨에 따라서 형성된다.
그런데, 인쇄회로기판(120)의 상부에서 에폭시 몰딩 컴파운드가 경화되는 과정에서, 수지 봉합부(140)와 인쇄회로기판(120)에 열 수축 현상이 발생된다. 이 때, 수지 봉합부(140)와 인쇄회로기판(120)의 열 팽창 계수(Coefficient of Thermal Expansion; CTE) 차이로 인하여 수지 봉합부(140)의 가장자리 둘레부분에 응력(stress)이 집중되어 작용한다. 이에 따라, 반도체 프레임(110)에 휨(warpage)이 발생된다.
더욱이, 이러한 휨은 인쇄회로기판(120)에 형성되는 수지 봉합부(140)의 면적이 넓을수록, 더욱 심각하게 발생된다.
이와 같이, 반도체 프레임(110)에 휨이 발생됨에 따라서, 후속으로 이어지는 솔더 볼 부착 공정에서 솔더 볼이 반도체 프레임(110)의 일정 위치에 정확하게 부 착되지 않음으로써, 반도체 패키지의 양산성을 저하시키는 공정 진행 불량이 발생된다.
따라서, 본 발명의 목적은 휨이 발생되는 것을 방지할 수 있는 돌출형 수지 봉합부를 갖는 반도체 프레임을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은, 인쇄회로기판과, 인쇄회로기판 상에 실장된 적어도 하나 이상의 반도체 칩들과, 반도체 칩들을 포함하여 인쇄회로기판의 상부를 봉합하는 수지 봉합부를 포함하며, 수지 봉합부 상부면의 가장자리 둘레부분에 돌출부가 형성되어 있는 것을 특징으로 하는 돌출형 수지 봉합부를 갖는 반도체 프레임을 제공한다.
본 발명에 따른 반도체 프레임에 있어서, 수지 봉합부는 인쇄회로기판 상에 실장된 반도체 칩들 전체를 일괄적으로 봉합할 수 있다.
본 발명에 따른 반도체 프레임에 있어서, 수지 봉합부는 인쇄회로기판 상에 실장된 반도체 칩들 중 일부만 봉합할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 반도체 프레임을 나타내는 단면도이다. 도 3은 도 2의 평면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 반도체 프레임(10)은, 반도체 칩(30)들을 포함하여 인쇄회로기판(20)의 상부가 봉합되도록, 인쇄회로기판(20)의 상부에 수지 봉합부(40)가 형성된 구조를 갖는다. 이 때, 수지 봉합부(40) 상부면의 가장자리 둘레부분에는 돌출부(41)가 형성되어 있다.
이러한 본 발명의 실시예에 따른 반도체 프레임(10)에 대해서 구체적으로 설명하면 다음과 같다.
인쇄회로기판(20)은 상부면(21)과, 상부면(21)에 반대되는 하부면(22)을 갖는다. 상부면(21)에는 적어도 하나 이상의 반도체 칩(30)들이 각각 접착되는 칩 실장 영역(23)들이 마련되어 있고, 각각의 칩 실장 영역(23) 둘레에는 기판 패드(24)들이 형성되어 있다. 하부면(22)에는 볼 패드(25)가 형성되어 있다. 그리고, 인쇄회로기판(20)의 상하부면(21, 22)에는 포토 솔더 레지스트(Photo Solder Resist; PSR) 소재의 절연성 보호층(26)이 형성되어 있다. 기판 패드(24) 및 볼 패드(25)는 보호층(26)의 외부로 노출되어 있다. 한편, 도시되지는 않았으나, 서로 대응되는 기판 패드(24)와 볼 패드(25)는 인쇄회로기판(20)을 관통하여 형성된 비아(via)에 의해 전기적으로 연결된다.
반도체 칩(30)은 상부면에 복수개의 칩 패드(31)들이 배열되어 있다. 이러한 반도체 칩(30)은 접착층(33)을 매개로 인쇄회로기판(20) 상부면(21)의 칩 실장 영역(23)에 실장된다.
이 때, 본딩 와이어(35)가 인쇄회로기판(20)의 기판 패드(24)와 반도체 칩(30)의 칩 패드(31)를 연결시킨다. 이에 따라, 인쇄회로기판(20)과 반도체 칩(30)들이 본딩 와이어(35)들에 의해 전기적으로 접속된다.
수지 봉합부(40)는 인쇄회로기판(20)의 상부면(21)에 위치하는 반도체 칩(30)들을 포함하여 인쇄회로기판(20)의 상부를 봉합하도록 형성되어 있다. 이 때, 수지 봉합부(40)는 인쇄회로기판(20) 상에 실장된 반도체 칩(30)들 전체를 일괄적으로 봉합한다. 또한, 이러한 수지 봉합부(40) 상부면의 가장자리 둘레부분에는 돌출부(41)가 형성되어 있다. 즉, 수지 봉합부(40)의 형성 과정에서, 수지 봉합부(40)와 인쇄회로기판(20)의 열 팽창 계수의 차이로 인하여 수지 봉합부(40)의 가장자리 둘레부분에 집중되는 응력이 돌출부(41)로 분산된다. 이 때, 돌출부(41)가 형성되어 있는 수지 봉합부(40)는, 예컨대 에폭시 몰딩 컴파운드로 이루어져 있다.
한편, 돌출부(41)는, 제조가 완료된 반도체 프레임(10)의 볼 패드(25)에 솔더 볼(도시되지 않음)을 각각 부착한 다음, 반도체 패키지들을 개별적으로 분리하기 위해서 반도체 프레임(10)을 절단하는 소잉 공정시, 스크랩(scrap)으로 처리되어 제거될 수 있다.
한편, 전술한 실시예에서는 돌출부가 인쇄회로기판 상에 실장된 반도체 칩들 전체를 일괄적으로 봉합하는 수지 봉합부에 형성되어 있는 반도체 프레임에 대해서만 개시하였으나, 돌출부를 인쇄회로기판 상에 실장된 반도체 칩들 중 일부만 봉합하는 수지 봉합부에 형성하여 본 발명의 반도체 프레임을 구현할 수 있다. 도 4 및 도 5는 그러한 예로서, 도 4는 본 발명의 다른 실시예에 따른 반도체 프레임을 나타내는 단면도이며, 도 5는 도 4의 평면도이다.
도 4 및 도 5를 참조하면, 반도체 프레임(60)의 기본 구조는 전술한 실시예의 반도체 프레임과 동일하다. 다만, 본 실시예의 반도체 프레임(60)은 수지 봉합 부(90)가 인쇄회로기판(70) 상에 실장된 반도체 칩(80)들 중 일부만 봉합하는 구조를 갖는다.
즉, 본 발명의 다른 실시예에 따르면, 수지 봉합부(90)가 인쇄회로기판(70) 상에 실장된 반도체 칩(80)들 중 일부만 봉합하여, 하나의 인쇄회로기판(70) 상에 복수개의 수지 봉합부(90)들이 형성된다. 또한, 각각의 수지 봉합부(90) 상부면의 가장자리 둘레부분에는 돌출부(91)가 형성되어 있다. 이에 따라, 수지 봉합부(90)의 형성 과정에서, 수지 봉합부(90)와 인쇄회로기판(70)의 열 팽창 계수의 차이로 인하여 각각의 수지 봉합부(90)의 가장자리 둘레부분에 집중되는 응력이 각각의 수지 봉합부(90)의 돌출부(91)로 분산된다.
한편, 전술한 실시예들에서는 반도체 칩들이 인쇄회로기판 상에 와이어 본딩(wire bonding) 방식으로 실장된 반도체 프레임에 대해서만 개시하였으나, 반도체 칩들을 인쇄회로기판 상에 플립 칩 본딩(flip chip bonding) 방식으로 실장시켜 본 발명의 반도체 프레임을 구현할 수 있다. 즉, 반도체 칩들의 칩 패드를 금속 범프(metal bump)를 통해 인쇄회로기판의 기판 패드에 연결시킨다. 이에 따라, 인쇄회로기판과 반도체 칩들이 금속 범프들에 의해 전기적으로 접속된다.
따라서, 본 발명의 구조를 따르면, 인쇄회로기판 상에 위치하는 반도체 칩들을 포함하여 인쇄회로기판의 상부를 봉합하는 수지 봉합부 상부면의 가장자리 둘레부분에 돌출부를 형성함으로써, 수지 봉합부의 형성 과정에서, 수지 봉합부와 인쇄회로기판의 열 팽창 계수의 차이로 인하여 수지 봉합부의 가장자리 둘레부분에 집 중되는 응력이 돌출부로 분산된다.
이로 인하여, 반도체 프레임에 휨이 발생되는 것을 방지할 수 있다.

Claims (3)

  1. 인쇄회로기판과, 상기 인쇄회로기판 상에 실장된 적어도 하나 이상의 반도체 칩들과, 상기 반도체 칩들을 포함하여 상기 인쇄회로기판의 상부를 봉합하는 수지 봉합부를 포함하며,
    상기 수지 봉합부 상부면의 가장자리 둘레부분에 돌출부가 형성되어 있는 것을 특징으로 하는 돌출형 수지 봉합부를 갖는 반도체 프레임.
  2. 제 1항에 있어서, 상기 수지 봉합부는 상기 인쇄회로기판 상에 실장된 상기 반도체 칩들 전체를 일괄적으로 봉합하는 것을 특징으로 하는 돌출형 수지 봉합부를 갖는 반도체 프레임.
  3. 제 1항에 있어서, 상기 수지 봉합부는 상기 인쇄회로기판 상에 실장된 상기 반도체 칩들 중 일부만 봉합하는 것을 특징으로 하는 돌출형 수지 봉합부를 갖는 반도체 프레임.
KR1020060011540A 2006-02-07 2006-02-07 돌출형 수지 봉합부를 갖는 반도체 프레임 KR20070080325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011540A KR20070080325A (ko) 2006-02-07 2006-02-07 돌출형 수지 봉합부를 갖는 반도체 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011540A KR20070080325A (ko) 2006-02-07 2006-02-07 돌출형 수지 봉합부를 갖는 반도체 프레임

Publications (1)

Publication Number Publication Date
KR20070080325A true KR20070080325A (ko) 2007-08-10

Family

ID=38600722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011540A KR20070080325A (ko) 2006-02-07 2006-02-07 돌출형 수지 봉합부를 갖는 반도체 프레임

Country Status (1)

Country Link
KR (1) KR20070080325A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944489A (zh) * 2009-07-07 2011-01-12 株式会社村田制作所 复合基板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944489A (zh) * 2009-07-07 2011-01-12 株式会社村田制作所 复合基板的制造方法

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6818978B1 (en) Ball grid array package with shielding
US7902650B2 (en) Semiconductor package and method for manufacturing the same
US9000581B2 (en) Semiconductor package
KR19990037337A (ko) 반도체 장치
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20110074037A1 (en) Semiconductor device
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US9252068B2 (en) Semiconductor package
US20020079570A1 (en) Semiconductor package with heat dissipating element
JP2000031343A (ja) 半導体装置
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US6879030B2 (en) Strengthened window-type semiconductor package
JP2010263108A (ja) 半導体装置及びその製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
JP2011061055A (ja) 半導体装置の製造方法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
KR100924543B1 (ko) 반도체 패키지의 제조 방법
US20060231960A1 (en) Non-cavity semiconductor packages
JP2009021366A (ja) 半導体装置
KR20060000572A (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid