KR19990037337A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19990037337A
KR19990037337A KR1019980044537A KR19980044537A KR19990037337A KR 19990037337 A KR19990037337 A KR 19990037337A KR 1019980044537 A KR1019980044537 A KR 1019980044537A KR 19980044537 A KR19980044537 A KR 19980044537A KR 19990037337 A KR19990037337 A KR 19990037337A
Authority
KR
South Korea
Prior art keywords
reinforcing ring
semiconductor device
cap
vent
semiconductor chip
Prior art date
Application number
KR1019980044537A
Other languages
English (en)
Other versions
KR100323644B1 (ko
Inventor
데쓰야 다오
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990037337A publication Critical patent/KR19990037337A/ko
Application granted granted Critical
Publication of KR100323644B1 publication Critical patent/KR100323644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

다수의 핀이 탑재되어야 하고 즉, 전기 배선의 밀도가 높아지고, 방열성이 감소한다는 문제를 해결할 수 있고, 내부에서 외부로 기체 상태의 고압의 수분을 배출할 수 있는 높은 신뢰성을 갖는 패키징된 반도체 장치는
절연성 기판상에 프로세스형 전극을 구비하는 반도체 칩 주위에 배열된 보강링,
반도체 칩과 절연성 기판간에 공간을 채우는 수지, 및
반도체 칩 및 보강링상에 캡을 구비하고, 하나 이상의 통기공이 반도체 칩의 두께 방향에 대하여 수직으로 형성된다.

Description

반도체 장치
본 발명은 패키징된 반도체 장치에 관한 것이다.
이 출원은 일본에서 제출된 특허 출원 No. Hei 09-292941 에 기초하고 그것의 내용은 참조 문헌으로 여기에 통합된다.
종래에는, 플립 칩과 같은, 프로세스형 전극을 구비하는 패키징된 반도체 장치에 의하여 흡수되는 수분을 제거하기 위하여, 캡에 형성된 통기공을 구비하는 패키징된 반도체 장치 및 절연성 기판에 형성된 통기공을 구비하는 패키징된 반도체 장치가 제안되어 왔다.
도 6 은 절연성 기판에서 반도체 칩의 두께 방향에 대하여 평행하게 형성된 통기공을 구비하는 패키징된 반도체 장치의 일례를 나타낸다.
도 6 에서, 1 내지 9 의 참조 기호는 각각 캡, 보강링, 절연성 기판, 반도체 칩, 봉입 수지, BGA 솔더 범프, 접착제, 솔더 범프 및 통기공을 나타낸다.
도 6 에 도시한 바와 같이, 종래 패키징된 반도체 장치에서 수분은 통상적으로 반도체 칩 (4) 이 절연성 기판 (3) 위에 위치되지 않은 장소에 형성된 통기공 (9) 을 통해서 배출된다.
추가로, 예를 들어, 수분은 또한 도 7 에 도시한 바와 같이 패키징된 반도체 장치의 캡 (1) 에서 반도체 칩의 두께 방향에 대하여 평행하게 형성되는 통기공 (10) 을 통해 배출된다. 도 7 에 도시한 바와 같이 절연성 기판 (3) 에 통기공 (9) 을 형성할 필요는 없다. 따라서, 핀수가 증가하는 추세에 응하여, 절연성 기판 (3) 상에 전기 배선의 밀도를 증가시키는 것이 가능하다.
패키징된 반도체 장치가 종래 솔더와 같은 접속 재료를 사용하는 프린트 기판상에 탑재될 때, 리플로우잉 오븐 (reflowing oven) 을 사용하여 접속 재료를 그의 융점 온도보다 높은 온도로 가열함으로서, 접속 재료가 용융, 냉각 및 경화되어 패키징된 반도체 장치와 프린트 기판간 접속이 형성된다. 이 경우 패키징된 반도체 장치가 가열된다. 따라서, 패키징된 반도체 장치의 내부에 흡수된 수분이 기화되거나, 패키징된 반도체 장치의 내부에 형성된 공동부의 공기가 팽창한다. 따라서, 패키징된 반도체 장치의 내부 압력이 급속히 증가한다. 그후, 패키징된 반도체 장치의 내부 응력이 높아지고, 반도체 패키지가 금이 간다. 따라서, 패키징된 반도체 장치의 신뢰성이 감소한다. 종래 패키징된 반도체 장치의 신뢰성을 유지하기 위하여, 패키징된 반도체 장치상에 작용하는 응력은 도 6 또는 도 7 에 도시한 통기공 (9 및 10) 을 통해서 습기를 제거함에 의하여 감소된다.
반도체 칩 (4) 과 절연성 기판 (3) 을 접속시키는 전극 및 전기 배선은 종래 패키징된 반도체 장치내에 나란히 절연성 기판 (3) 상에 그리고 주위에 배열된다. 따라서, 반도체 칩 (4) 이 절연성 기판 (3) 위에 위치되지 않은 장소에 통기공 (9) 이 형성되는 경우, 핀의 수가 증가할수록, 통기공을 위한 장소를 확보하는 어려움은 커지는 문제가 발생한다. 더욱이, 통기공 (9) 의 직경은 통기공 (9) 의 형성을 위한 장소를 확보하도록 작게 되고, 가격 증가의 문제가 발생한다. 더욱이, 패키징된 반도체 장치를 탑재시키는 BGA 솔더 볼 (6) 이 절연성 기판 (3) 의 밑면에 놓인다. 따라서, 통기공 (9) 은 이들 BGA 솔더 볼 (6) 간에 형성되어야 한다. 따라서, 패키징된 반도체 장치가 마더 보드 (mother board) 와 같은 프린트 보드상에 탑재될 때, 플럭스 (flux) 및 플럭스용 세정 용액이 통기공 (9) 으로 들어가고 결과적으로, 패키징된 반도체 장치의 통기성이 악화된다.
이 때문에, 절연성 기판 (3) 내에 통기공 (9) 을 형성함이 점차적으로 어려워진다.
추가로, 도 7 에 도시한 바와 같이 캡 (1) 내에 통기공 (10) 의 형성이 제안되어 왔다. 방열성을 향상하도록 힛 싱크 (heat sink) 가 캡 (1) 상에 놓일 때, 통기공 (10) 이 힛 싱크로 덮이고, 따라서 패키징된 반도체 장치의 통기성이 보장될 수 없다는 문제가 발생한다. 더욱이, 패키징된 반도체 장치에서 발생된 열은 반도체 칩의 표면을 플립 칩 패키지내에 캡 (1) 에 접촉시킴으로서 방출된다. 따라서, 통기공 (10) 이 도 8 에 도시한 바와 같이 캡 (1) 내에 형성될 때, 방열을 위한 면적은 작아진다. 따라서, 패키징된 반도체 장치의 방열성이 악화되는 문제가 발생한다.
따라서, 본 발명의 목적은 다수의 핀 탑재에 의하여 발생되는 문제, 즉, 전기 배선의 밀도가 높아지고, 그의 방열성이 감소하는 문제를 해결할 수 있는 그리고 내부로부터 외부로 기체 상태의 고압 수분을 배출할 수 있는 높은 신뢰성을 갖는 패키징된 반도체 장치를 제공하는 것이다.
도 1 은 본 발명의 제 1 실시예의 패키징된 반도체 장치를 나타내는 단면도.
도 2 의 (a) 는 도 1 에 도시한 패키징된 반도체 장치에 사용되는 통기공을 구비하는 캡을 나타내는 개략 평면도.
도 2 의 (b) 는 도 1 에 도시한 패키징된 반도체 장치에 사용되는 통기공을 구비하는 캡을 나타내는 개략 측면도.
도 3 은 본 발명의 제 2 실시예의 패키징된 반도체 장치에 사용되는 보강링을 나타내는 단면도.
도 4 의 (a) 는 도 3 에 도시한 패키징된 반도체 장치에 사용되는 통기공을 구비하는 보강링을 나타내는 개략 평면도.
도 4 의 (b) 는 도 3 에 도시한 보강링을 나타내는 개략 측면도.
도 5 의 (a) 는 본 발명의 제 3 실시예의 패키징된 반도체 장치에 구비된 보강링 분할체를 나타내는 개략 평면도.
도 5 의 (b) 는 본 발명의 제 3 실시예의 패키징된 반도체 장치에 구비된 보강링 분할체를 나타내는 개략 측면도.
도 6 은 절연성 기판에서 반도체 칩의 두께의 방향에 대하여 평행하게 형성된 통기공을 구비하는 종래 패키징된 반도체 장치를 나타내는 단면도.
도 7 은 캡에서 반도체 칩의 두께 방향에 대하여 평행하게 형성된 통기공을 구비하는 종래 패키징된 반도체 장치를 나타내는 단면도.
도 8 은 도 7 에 도시한 패키징된 반도체 장치를 구비한 캡을 나타내는 개략 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 캡
2 : 보강링
3 : 절연성 기판
4 : 반도체 소자
5 : 봉입 수지
6 : BGA 솔더 볼
7 : 접착제
8 : 반도체 소자측 솔더 범프
11 : 통기공 (보강링에 형성된 홈)
12 : 통기공 (캡에 형성된 홈)
13 : 통기공 (보강링 분할체간의 클리어런스)
20 : 보강링
20a : 보강링 분할체
본 발명의 일례에 따르면, 본 발명은,
절연성 기판상에 프로세스형 전극을 구비한 반도체 칩 주위에 배열된 보강링,
반도체 칩과 절연성 기판간 공간을 채우는 수지, 및
반도체 칩 및 보강링상에 배열된 캡을 구비하고, 하나 이상의 통기공이 반도체 칩의 두께 방향에 대하여 수직으로 형성되는 패키징된 반도체 장치를 제공한다.
본 발명의 패키징된 반도체 장치에 따르면, 통기공의 통기성 (通氣性) 이 확보될 수 있다. 따라서, 내부로부터 외부로 기체 상태의 고압 수분을 제거하고, 거기에서 균열의 발생을 방지하는 것이 가능하다. 따라서, 패키징된 반도체 장치의 신뢰성이 향상될 수 있다.
더욱이, 다양한 절연성 기판 및 캡내에 통기공이 형성될 수 있다.
추가로, 절연성 기판 및 캡내에 통기공을 형성하는 것은 불필요하다. 따라서, 본 발명의 패키징된 반도체 장치는 핀의 수를 증가시키는 추세를 만족시킬 수 있다.
특히, 통기공이 캡과 보강링간 경계에서 또는 보강링과 절연성 기판간 경계에서 형성될 때, 저렴한 비용과 더불어 높은 신뢰성을 갖는 패키징된 반도체 장치가 보다 쉽게 얻어질 수 있다.
더욱이, 보강링이 보강링 분할체들로 이루어질 때, 통기공이 보강링 분할체들간 클리어런스 (clearance) 에 형성되고, 통기공은 보강링 분할체의 배열에 의하여 형성될 수 있다. 패키징된 반도체 장치는 본 발명의 상기 패키징된 반도체보다 용이하게 얻어질 수 있고, 가격을 보다 감소시킬 수 있다.
본 발명의 다른 일례에 따르면, 본 발명은 패키징된 반도체 장치에 캡을 제공하고, 통기공은 두께의 방향에 대하여 수직으로 형성된다.
본 발명의 또 다른 일례에 따르면, 본 발명은 패키징된 반도체 장치에 보강링을 제공하고, 통기공은 두께의 방향에 대하여 수직으로 형성된다.
도 1 내지 도 5 를 사용하여 본 발명의 패키징된 반도체 장치를 상세히 설명한다. 더욱이, 도 1 내지 도 5 에 도시한 구성에 대한 설명을 단순화하기 위해, 도 6 내지 도 8 에 도시한 구조와 동일한 구조는 도 6 내지 도 8 의 참조 기호와 동일한 참조 기호가 할당된다.
도 1 에 도시한 패키징된 반도체 장치는 절연성 기판 (3) 상에 150 ㎛ 의 직경을 갖는 솔더 범프 (8) 와 같은 프로세스형 전극을 구비한 반도체 칩 (4) 을 탑재하고, 에폭시 수지와 같은 봉입 수지 (5) 로 솔더 범프 (8) 와 절연성 기판 (3) 간 공간을 채우고, 수지를 경화시키고, 구리로 이루어진 보강링 (2) 을 접착시키고, 절연성 기판 (3) 상에 0.6 ㎜ 의 직경을 갖는 솔더 볼 (6) 을 접착시키고, 반도체 칩 (4) 의 표면 및 보강링 (2) 의 표면에 에폭시 수지와 같은 접착제 (7) 를 도포하고, 접착제 (7) 를 통해서 반도체 칩 (4) 및 보강링 (2) 에 도 2 의 (a) 및 도 2 의 (b) 에 도시한 2 ㎜ 의 폭을 갖는 홈이 형성된 캡을 접착시킴으로써 형성된다.
도 2 의 (a) 및 도 2 의 (b) 는 본 실시예에서 사용된 캡을 나타낸다. 더욱이, 도 2 의 (a) 에서, 참조 기호 (4a) 는 반도체 칩 (4) 의 중앙에 위치한 반도체 회로를 나타낸다. 복수의 홈 (12) 이 캡 (1) 의 가장자리에 형성된다.
도 1 에 도시한 바와 같이, 캡은 접착제 (7) 에 의하여 보강링 (2) 및 반도체 칩 (4) 에 접착된다. 캡 (1) 은 통기공 (12) 을 형성하는 홈 (12) 을 덮지 않도록 반도체 칩 (4) 의 표면 및 보강링 (2) 의 표면에 접착제 (7) 로 접착되어야 한다.
본 실시예의 캡 (1) 을 구비하는 반도체 패키지는 우수한 통기성을 갖는다. 더욱이, 본 실시예의 캡 (1) 에 형성된 홈 (12), 즉, 통기공 (12) 을 통해 패키징된 반도체 장치에 의하여 흡수된 수분을 충분히 제거시키는 것이 가능하다.
도 3 은 본 발명의 제 2 실시예의 패키징된 반도체 장치의 단면도를 나타낸다. 패키징된 반도체 장치는 통기공 (12) 을 형성하는 홈 (12) 이 형성된 캡 (1) 을 반도체 칩 (4) 및 보강링 (2) 에 접착시키는 대신, 통기공 (11) 을 형성하는 홈 (11) 이 형성된 보강링 (2) 이 캡 (1) 에 접착된다는 것을 제외하고, 제 1 실시예와 동일한 방식으로 얻어졌다. 더욱이, 보강링 (2) 도 접착제 (7) 로 통기공 (11) 을 형성하는 홈 (11) 을 덮지 않도록 캡 (1) 에 접착되어야 한다.
본 실시예의 보강링 (2) 을 구비하는 반도체 패키지는 우수한 통기성을 갖는다. 더욱이, 홈 (11) 즉, 본 실시예의 보강링 (2) 에 형성된 통기공 (11) 을 통해 패키징된 반도체 장치에 의하여 흡수된 수분을 충분히 제거시키는 것이 가능하다.
도 5 는 본 발명의 제 3 실시예에 사용된 보강링 (20) 의 평면도를 나타낸다. 보강링 (20) 은 구리로 이루어진 보강링 분할체들 (20a) 을 구비한다. 이 보강링 분할체들 (20a) 은 반도체 칩 (4) 을 둘러싸도록 절연성 기판 (3) 상에 위치한다. 이 보강링 분할체들 (20a) 을 사용하여 얻게 되는 패키징된 반도체 장치의 구조는 실제적으로 도 1 에 도시한 패키징된 반도체 장치의 구조와 동일하다.
본 실시예의 보강링 분할체들 (20a) 을 구비한 반도체 패키지는 우수한 통기성을 갖는다. 더욱이, 본 실시예의 보강링 분할체들 (20a) 간에 통기공 (13) 을 형성하는 클리어런스 (13) 로 패키징된 반도체 장치에 의하여 흡수된 수분을 충분히 제거시키는 것이 가능하다. 추가로, 이 클리어런스들 (13) 의 폭은 용이하게 제어될 수 있다.
이 통기공들 (11, 12 및 13) 은 캡 (1) 이 힛 싱크와 접촉하지 않는 캡 (1) 의 표면, 또는 본 실시예의 보강링 (2) 에 형성된다. 따라서, 힛 싱크가 방열성을 확보하도록 패키징된 반도체 장치상에 탑재될 때라도 이 통기공들 (11, 12 및 13) 의 통기성을 확보하는 것이 가능하다.
더욱이, 통기공 (11, 12 및 13) 은 반도체 칩 (4) 으로부터 방열을 위하여 캡 (1) 이 힛 싱크 및 절연성 기판 (3) 과 접촉하는 캡 (1) 의 표면에 형성되지 않는다. 따라서, 방열을 위한 충분한 규모의 면적이 확보될 수 있다. 따라서, 본 패키징된 반도체 장치는 우수한 방열성을 갖는다.
더욱이, 도 6 에 도시한 바와 같이 절연성 기판 (3) 에 통기공 (9) 을 갖는 종래 패키징된 반도체 장치 및 도 7 에 도시한 바와 같이 캡 (1) 에 형성된 통기공 (10) 을 갖는 종래 패키징된 반도체 장치의 균열 발생의 비율은 약 40 % 이다. 반대로, 본 발명의 이 실시예들의 패키징된 반도체 장치는 균열이 없다. 추가로, 본 실시예의 통기공은 반도체 칩 (4) 및 절연성 기판 (3) 의 종류에 상관없이, 캡 (1) 및 보강링 (2) 에 각각 형성될 수 있다. 따라서, 본 발명의 패키징된 반도체 장치는 핀의 수를 증가시키는 추세를 만족시킬 수 있다.
이상의 설명에 따르면, 본 발명은 다수의 핀 탑재에 의하여 발생되는 문제, 즉, 전기 배선의 밀도가 높아지고, 그의 방열성이 감소하는 문제를 해결할 수 있는 그리고 내부로부터 외부로 기체 상태의 고압 수분을 배출할 수 있는 높은 신뢰성을 갖는 패키징된 반도체 장치를 제공한다.

Claims (11)

  1. 절연성 기판상에 프로세스형 전극을 구비하는 반도체 칩 주위에 배열된 보강링,
    상기 반도체 칩과 상기 절연성 기판간 공간을 채우는 수지, 및
    상기 반도체 칩 및 상기 보강링상에 캡을 구비하고, 하나 이상의 통기공이 상기 반도체 칩의 두께 방향에 대하여 수직으로 형성되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 하나 이상의 통기공은 상기 캡에 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 하나 이상의 통기공은 상기 캡이 상기 보강링과 접촉하는 상기 캡의 표면에 형성되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 하나 이상의 통기공은 상기 보강링에 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제 2 항에 있어서, 상기 하나 이상의 통기공은 상기 보강링이 상기 절연성 기판과 접촉하는 상기 보강링의 표면에 형성되는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 보강링은 보강링 분할체를 구비하고, 상기 하나 이상의 통기공은 상기 보강링 분할체간 클리어런스에서 형성되는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 기재된, 상기 반도체 패키지를 구비하는 것을 특징으로 하는 패키징된 반도체 장치.
  8. 상기 하나 이상의 통기공이 두께 방향에 대하여 수직으로 형성되는 것을 특징으로 하는 반도체 장치용 캡.
  9. 제 8 항에 있어서, 상기 하나 이상의 통기공은 상기 캡이 상기 보강링과 접촉하는 상기 캡의 표면에 형성되는 것을 특징으로 하는 반도체 장치용 캡.
  10. 상기 하나 이상의 통기공은 두께 방향에 대하여 수직으로 형성되는 것을 특징으로 하는 반도체 장치용 보강링.
  11. 제 10 항에 있어서, 상기 하나 이상의 통기공은 상기 보강링이 상기 캡과 접촉하는 상기 보강링의 표면에 형성되는 것을 특징으로 하는 반도체 장치용 보강링.
KR1019980044537A 1997-10-24 1998-10-23 반도체장치 KR100323644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-292941 1997-10-24
JP9292941A JP2991172B2 (ja) 1997-10-24 1997-10-24 半導体装置

Publications (2)

Publication Number Publication Date
KR19990037337A true KR19990037337A (ko) 1999-05-25
KR100323644B1 KR100323644B1 (ko) 2002-03-08

Family

ID=17788408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044537A KR100323644B1 (ko) 1997-10-24 1998-10-23 반도체장치

Country Status (5)

Country Link
US (1) US6410981B2 (ko)
JP (1) JP2991172B2 (ko)
KR (1) KR100323644B1 (ko)
CN (1) CN1101063C (ko)
TW (1) TW407352B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407746B1 (ko) * 1999-06-08 2003-12-01 미쓰비시덴키 가부시키가이샤 반도체장치

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454320B (en) * 2000-05-12 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor devices with heat-dissipation stiffener and manufacturing method thereof
US6391683B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package structure and process for fabricating the same
US6362522B1 (en) * 2000-06-28 2002-03-26 Advanced Micro Devices, Inc. Cool frame for protecting packaged electronic devices
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US7242088B2 (en) * 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
US6813162B2 (en) * 2001-11-16 2004-11-02 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting circuit component having solder column array interconnects using interposed support shims
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6703704B1 (en) * 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
US6773964B2 (en) * 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
TWI286832B (en) * 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
US6818978B1 (en) * 2002-11-19 2004-11-16 Asat Ltd. Ball grid array package with shielding
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
US7071545B1 (en) 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US7218000B2 (en) * 2003-06-27 2007-05-15 Intel Corporation Liquid solder thermal interface material contained within a cold-formed barrier and methods of making same
US7180745B2 (en) * 2003-10-10 2007-02-20 Delphi Technologies, Inc. Flip chip heat sink package and method
JP4423462B2 (ja) * 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP2007532002A (ja) * 2004-03-30 2007-11-08 ハネウェル・インターナショナル・インコーポレーテッド 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法
TWI244150B (en) * 2004-12-09 2005-11-21 Siliconware Precision Industries Co Ltd Flash preventing substrate and fabrication method thereof
JP4572383B2 (ja) * 2004-12-13 2010-11-04 セイコーエプソン株式会社 圧電デバイス
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
JP4746358B2 (ja) * 2005-06-09 2011-08-10 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
TWI324378B (en) * 2005-10-21 2010-05-01 Freescale Semiconductor Inc Method of making semiconductor package with reduced moisture sensitivity
LT2056675T (lt) 2006-10-12 2019-05-27 Galera Labs, Llc Burnos gleivinės mukozito gydymo būdai
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
CN101689534A (zh) 2007-07-19 2010-03-31 株式会社藤仓 半导体封装体及其制造方法
JP4909848B2 (ja) * 2007-09-14 2012-04-04 株式会社フジクラ 半導体パッケージの製造方法
JP5252977B2 (ja) * 2007-10-30 2013-07-31 パナソニック株式会社 光学デバイス及びその製造方法
US8008133B2 (en) * 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
JP5256848B2 (ja) * 2008-05-29 2013-08-07 日亜化学工業株式会社 半導体装置
US7724526B2 (en) * 2008-10-10 2010-05-25 Delphi Technologies, Inc. Electronic module with heat sink
JP2010103647A (ja) * 2008-10-21 2010-05-06 Fujitsu Media Device Kk 弾性表面波デバイス
JP2010180265A (ja) * 2009-02-03 2010-08-19 Minami Kk 板材の貼合方法
JP4798725B2 (ja) * 2009-03-25 2011-10-19 スタンレー電気株式会社 照明装置
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
WO2011074541A1 (ja) * 2009-12-18 2011-06-23 三菱電機株式会社 電子部品パッケージ
US8809974B2 (en) 2010-02-26 2014-08-19 Ubotic Intellectual Property Company Limited Semiconductor package for MEMS device and method of manufacturing same
WO2011134167A1 (en) 2010-04-30 2011-11-03 Ubotic Intellectual Property Co., Ltd. Air cavity package configured to electrically couple to a printed circuit board and method of providing same
CN103125019A (zh) * 2010-04-30 2013-05-29 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的半导体封装体以及其提供方法
JP5368377B2 (ja) * 2010-06-02 2013-12-18 三菱電機株式会社 電子部品パッケージおよびその製造方法
US20120081872A1 (en) * 2010-09-30 2012-04-05 Alcatel-Lucent Canada Inc. Thermal warp compensation ic package
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
DE102011086048A1 (de) 2011-04-07 2012-10-11 Continental Teves Ag & Co. Ohg Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
CN103906756B (zh) 2011-09-26 2020-03-03 加莱拉实验室有限责任公司 用于治疗疾病的方法
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
JP5865115B2 (ja) * 2012-02-21 2016-02-17 セイコーインスツル株式会社 光学センサ装置及びその製造方法
JP2013235123A (ja) * 2012-05-09 2013-11-21 Sumitomo Electric Ind Ltd 光接続部材および光モジュール
KR102005234B1 (ko) 2012-09-25 2019-07-30 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
KR101465067B1 (ko) * 2013-08-30 2014-11-26 린나이코리아 주식회사 콘트롤러용 피시비(pcb) 케이스
JP6187144B2 (ja) * 2013-10-23 2017-08-30 富士ゼロックス株式会社 露光装置及び画像形成装置
JP6318556B2 (ja) * 2013-11-11 2018-05-09 セイコーエプソン株式会社 パッケージの製造方法および電子デバイスの製造方法
JP6279414B2 (ja) * 2014-06-12 2018-02-14 浜松ホトニクス株式会社 投受光モジュール
US9666556B2 (en) * 2015-06-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip packaging
JP6572118B2 (ja) * 2015-12-04 2019-09-04 日本電信電話株式会社 光部品構造
CN108511404B (zh) * 2017-02-28 2020-03-10 华为技术有限公司 芯片封装系统
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
CN109786336A (zh) * 2017-11-13 2019-05-21 华为技术有限公司 封装结构及电子装置
KR102613515B1 (ko) * 2018-01-05 2023-12-13 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 가지는 데이터 저장 시스템
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
US11923331B2 (en) * 2021-02-25 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Die attached leveling control by metal stopper bumps
CN114203655B (zh) * 2021-11-19 2023-11-03 苏州浪潮智能科技有限公司 芯片封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170554A (en) 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor device
JPS61102757A (ja) * 1984-10-26 1986-05-21 Nec Corp 樹脂封止型半導体装置
JP2503685B2 (ja) * 1989-10-23 1996-06-05 日本電気株式会社 ヒ―トシンク付半導体装置
JP2924387B2 (ja) 1991-12-16 1999-07-26 株式会社デンソー Ｉｃ応用製品の防水構造
JPH05299536A (ja) 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JPH06132413A (ja) 1992-10-20 1994-05-13 Hitachi Ltd 半導体パッケージ
JP2536456B2 (ja) * 1994-06-27 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JP2982631B2 (ja) 1994-11-01 1999-11-29 株式会社村田製作所 電子部品の外装構造
JP3414017B2 (ja) 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US5881944A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407746B1 (ko) * 1999-06-08 2003-12-01 미쓰비시덴키 가부시키가이샤 반도체장치

Also Published As

Publication number Publication date
US20010013640A1 (en) 2001-08-16
TW407352B (en) 2000-10-01
JP2991172B2 (ja) 1999-12-20
US6410981B2 (en) 2002-06-25
JPH11126835A (ja) 1999-05-11
CN1101063C (zh) 2003-02-05
KR100323644B1 (ko) 2002-03-08
CN1215919A (zh) 1999-05-05

Similar Documents

Publication Publication Date Title
KR100323644B1 (ko) 반도체장치
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6294831B1 (en) Electronic package with bonded structure and method of making
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20120086111A1 (en) Semiconductor device
CN107978570B (zh) 芯片封装结构及其制造方法
JPH07147466A (ja) 電子部品ユニット及びその製造方法
US6559537B1 (en) Ball grid array packages with thermally conductive containers
US6940161B2 (en) Semiconductor device and process for producing the same
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100232214B1 (ko) 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US20040217451A1 (en) Semiconductor packaging structure
JP2000232186A (ja) 半導体装置およびその製造方法
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR100474193B1 (ko) 비지에이패키지및그제조방법
KR20030085449A (ko) 개량된 플립 칩 패키지
KR100233861B1 (ko) Bga 반도체 패키지
KR100388211B1 (ko) 멀티 칩 패키지
US11670574B2 (en) Semiconductor device
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
KR20080084075A (ko) 적층 반도체 패키지
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임
JP2000058716A (ja) 半導体装置
KR100218631B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판 저면의 열 변형 방지형 방열판

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee