KR20060000572A - Ｆｂｇａ 패키지 - Google Patents

Ｆｂｇａ 패키지 Download PDF

Info

Publication number
KR20060000572A
KR20060000572A KR1020040049484A KR20040049484A KR20060000572A KR 20060000572 A KR20060000572 A KR 20060000572A KR 1020040049484 A KR1020040049484 A KR 1020040049484A KR 20040049484 A KR20040049484 A KR 20040049484A KR 20060000572 A KR20060000572 A KR 20060000572A
Authority
KR
South Korea
Prior art keywords
substrate
copper wiring
semiconductor chip
copper
cavity
Prior art date
Application number
KR1020040049484A
Other languages
English (en)
Other versions
KR100608366B1 (ko
Inventor
김지묵
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049484A priority Critical patent/KR100608366B1/ko
Publication of KR20060000572A publication Critical patent/KR20060000572A/ko
Application granted granted Critical
Publication of KR100608366B1 publication Critical patent/KR100608366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 FBGA(fine pitch ball grid array) 패키지에 관하여 개시한다. 개시된 본 발명은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐비티(cavity)가 구비된 기판과, 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩과, 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어와 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함한다. 여기서, 상기 기판은 그의 상,하면 상에 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위한 차단막을 구비하며, 상기 차단막은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된다.

Description

ＦＢＧＡ 패키지{Fine pitch ball grid array package}
도 1은 종래의 FBGA 패키지를 도시한 단면도.
도 2는 본 발명에 따른 FBGA 패키지를 도시한 단면도.
- 도면의 부요 부분에 대한 부호의 설명 -
110, 210 : 반도체 칩 120, 220 : 기판
130, 230 : 본딩 와이어 140 240 : 봉지제
150, 250 : 솔더 볼 111, 211 : 본딩 패드
121, 221: 접착 테이프 122, 222 : 구리배선
123, 223 : 솔더 마스크 224 : 차단막
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 FBGA(fine pitch ball grid array) 패키지에 관한 것이다.
현재 전자제품은 더욱 소형화, 경량화, 고속화, 다기능화 되고 있으며, 이를 가능하게 하기 위해 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, BGA(ball grid array) 패키지가 그 좋은 예이다.
이러한 BGA 패키지에 따르면, 반도체 칩은 회로 패턴을 구비한 기판 상에 부착되며, 반도체 칩의 본딩 패드와 기판의 전극 패드는 본딩 와이어에 의해 상호 연결되고, 반도체 칩 및 본딩 와이어를 포함한 기판 상부면은 봉지제로 몰딩되며, 그리고, 기판의 하부면에는 외부 회로에의 실장 수단인 솔더 볼이 부착된다.
이와 같은 BGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
아울러, 칩의 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(fine pitch ball grid array) 패키지가 있다.
이하에서는 도 1을 참조하여 종래의 FBGA 패키지에 대하여 설명하도록 한다.
도 1은 종래의 FBGA 패키지의 단면을 도시한 것으로, 도시된 바와 같이, 종래의 FBGA 패키지는 접착 테이프(121)에 의해 반도체 칩(110)이 그의 본딩 패드(111)가 아래를 향하도록 캐버티(cavity)를 구비한 기판(120) 상에 부착되어 있다.
또한, 반도체 칩(110)의 본딩 패드(111)와 기판(120)의 구리(Cu)배선(122)은 캐버티를 관통한 본딩 와이어(130)에 의해 상호 연결되어 있다. 그리고, 반도체 칩(110)을 포함한 기판(120)의 상부면과 본딩 와이어(130)를 포함한 기판(120)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(140)로 몰딩되어 있으며, 구리배선(122)의 볼 랜드 상에 기판(120)의 실장을 위한 솔더 볼(150)이 부착된 구조로 이루어진다.
그러나, 이와 같은 구조의 FBGA 패키지는 그 자체로는 커다란 문제가 없지만, 그 제조 후 패키지의 신뢰성 조건인 THB(temperature humidity bias)나 HAST (high acceleration stress test) 등에 관한 테스트를 실시하게 되면, 기판 구리배선에 존재하는 구리(Cu)가 반도체 칩의 본딩패드 형성면으로 이동(migration)되고, 이렇게 이동된 구리로 인해 칩의 전기적 불량이 발생되어 결국 그 신뢰성을 확보하기 어렵다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단할 수 있도록 한 FBGA 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단함으로써 신뢰성이 확보되도록 한 FBGA 패키지를 제공함에 그 다른 목적이 있다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은, 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐비티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어; 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제; 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함한다. 여기서, 상기 기판은 그의 상,하면 상에 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위한 차단막을 구비하며, 상기 차단막은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된다.
(실시예)
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 FBGA 패키지의 단면을 도시한 것으로서, 도시된 바와 같이, 본 발명의 FBGA 패키지는 접착 테이프(221)에 의해 중앙에 본딩패드(211)가 형성된 센터 패드형 반도체 칩(210)이 그의 본딩 패드(211)가 아래를 향하도록 캐버티(cavity)를 구비한 기판(220) 상에 페이스 다운(face down)타입으로 부착되어 있다.
여기서, 기판(220)에는 구리(Cu)배선(222)과, 구리배선(222)의 전극 패드를 노출시키도록 차단막(224)과 솔더 마스크(223)가 형성되어 있으며, 또한, 기판 (220)의 중앙부에는 캐버티가 형성되어 있다.
특히, 차단막(224)은 구리배선(22)과 구리배선(222)의 전극 패드를 노출시키도록 형성된 솔더 마스크(223)사이에 개재되어 있으며, 이러한 차단막(224)은 열경화성 수지 물질로 이루어지고, 10um∼50um의 두께로 기판(220) 상에 형성되어 있다.
또한, 본 발명의 FBGA 패키지는 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)은 캐버티를 관통한 본딩 와이어(230)에 의해 상호 연결되어 있으며, 본딩 와이어(230)에 의해 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)이 전기적으로 연결되어 있다.
이러한 반도체 칩(210)을 포함한 기판(220)의 상부면과 본딩 와이어(230)를 포함한 기판(220)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(240)로 몰딩되며, 구리배선(222)의 볼 랜드 상에는 기판(220)의 실장을 위한 솔더 볼(250)이 부착된 구조로 본 발명의 FBGA 패키지는 이루어진다.
이와 같은 구조로 된 본 발명의 FBGA에 따르면, 기판(220)에는 구리(Cu)배선 (222)과, 구리배선(222)의 전극 패드를 노출시키도록 차단막(224)과 솔더 마스크 (223)가 형성되어 있으며, 또한, 기판 (220)의 중앙부에는 캐버티가 형성되어 있다.
특히, 구리배선(222)과 구리배선(222)의 전극 패드를 노출시키도록 형성된 솔더 마스크(223)사이에 개재된 차단막(224)은 열경화성 수지로 이루어져 있는데, 이러한 물질은 구리배선(222)에 존재하는 구리(Cu)의 이동(migration)을 차단하는 물질로서, 그 결과, 차단막(224)에 의해 구리배선(222)의 구리가 반도체 칩(210)의 본딩 패드(211) 표면으로 이동하는 것을 방지한다.
이상에서 알 수 있는 바와 같이, 본 발명은 기판의 구리배선과 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 차단막을 형성시킴으로서, 기판의 구리배선을 형성하는 구리가 반도체 칩으로 이동하는 것을 차단할 수 있으 며, 그에 따라 FBGA 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐버티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어; 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제; 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함하는 FBGA 패키지에 있어서,
    상기 기판은 그의 상,하면 상에 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위한 차단막을 구비한 것을 특징으로 하는 FBGA 패키지.
  2. 제 1 항에 있어서,
    상기 차단막은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된 것을 특징으로 하는 FBGA 패키지.
  3. 제 1 항에 있어서,
    상기 차단막은 10um∼50um의 두께를 갖는 특징으로 하는 FBGA 패키지.
  4. 제 1 항에 있어서,
    상기 차단막은 열경화성 수지 물질로 이루어진 것을 특징으로 하는 FBGA 패키지.
KR1020040049484A 2004-06-29 2004-06-29 미세 피치 볼 그리드 어레이 패키지 KR100608366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049484A KR100608366B1 (ko) 2004-06-29 2004-06-29 미세 피치 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049484A KR100608366B1 (ko) 2004-06-29 2004-06-29 미세 피치 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR20060000572A true KR20060000572A (ko) 2006-01-06
KR100608366B1 KR100608366B1 (ko) 2006-08-08

Family

ID=37103848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049484A KR100608366B1 (ko) 2004-06-29 2004-06-29 미세 피치 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100608366B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780693B1 (ko) * 2006-06-30 2007-11-30 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
KR100800148B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
KR101133129B1 (ko) * 2006-02-25 2012-04-06 삼성테크윈 주식회사 반도체 패키지
JPWO2022014340A1 (ko) * 2020-07-14 2022-01-20

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259361B1 (ko) * 1998-03-07 2000-06-15 김영환 반도체 칩 사이즈 패키지 및 그 제조방법
KR100280083B1 (ko) * 1998-11-10 2001-03-02 마이클 디. 오브라이언 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133129B1 (ko) * 2006-02-25 2012-04-06 삼성테크윈 주식회사 반도체 패키지
KR100780693B1 (ko) * 2006-06-30 2007-11-30 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
KR100800148B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
JPWO2022014340A1 (ko) * 2020-07-14 2022-01-20

Also Published As

Publication number Publication date
KR100608366B1 (ko) 2006-08-08

Similar Documents

Publication Publication Date Title
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6876069B2 (en) Ground plane for exposed package
US8035127B2 (en) Packaging substrate structure with a semiconductor chip embedded therein
US20070069371A1 (en) Cavity chip package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US20040004281A1 (en) Semiconductor package with heat sink
US6432746B2 (en) Method for manufacturing a chip scale package having slits formed on a substrate
US20030085462A1 (en) Enhanced BGA grounded heatsink
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100233861B1 (ko) Bga 반도체 패키지
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR100631944B1 (ko) Ｆｂｇａ 패키지
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100331072B1 (ko) 인쇄회로기판
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100473336B1 (ko) 반도체패키지
KR20050053246A (ko) 멀티 칩 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR20070048954A (ko) 칩 스케일 패키지
KR19980066204A (ko) 칩 싸이즈 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee