KR100259361B1 - 반도체 칩 사이즈 패키지 및 그 제조방법 - Google Patents

반도체 칩 사이즈 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100259361B1
KR100259361B1 KR1019980007637A KR19980007637A KR100259361B1 KR 100259361 B1 KR100259361 B1 KR 100259361B1 KR 1019980007637 A KR1019980007637 A KR 1019980007637A KR 19980007637 A KR19980007637 A KR 19980007637A KR 100259361 B1 KR100259361 B1 KR 100259361B1
Authority
KR
South Korea
Prior art keywords
chip
holder
lead
support
semiconductor chip
Prior art date
Application number
KR1019980007637A
Other languages
English (en)
Other versions
KR19990074203A (ko
Inventor
유중하
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980007637A priority Critical patent/KR100259361B1/ko
Publication of KR19990074203A publication Critical patent/KR19990074203A/ko
Application granted granted Critical
Publication of KR100259361B1 publication Critical patent/KR100259361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩 사이즈 패키지 및 그 제조방법에 관한 것으로, 종래에는 칩과 홀더의 사이를 지지부재들을 이용하여 지지한 다음, 그 사이에 충진제를 충진할 수 있도록 함으로써, 별도의 지지부재를 사용하는데 따른 원가절감 및 공수절감의 한계가 있을뿐아니라, 지지부재들을 일일이 설치하는 것이 번거로운 문제점이 있었다. 본 발명 반도체 칩 사이즈 패키지 및 그 제조방법은 홀더(25)에 칩지지부(25b)를 일체로 복수개 형성하고, 그 칩지지부(25b)에 의하여 칩(21)을 지지할 수 있도록 하여, 종래와 같은 별도의 지지부재를 설치하거나 설치하는 공정을 배제할 수 있게 되어 원가절감 및 생산성향상의 효과가 있을뿐아니라, 지지부재를 설치시 번거로운 점이 해소되어 패키지의 조립작업이 용이한 효과가 있다.

Description

반도체 칩 사이즈 패키지 및 그 제조방법
본 발명은 반도체 칩 사이즈 패키지(CSP: CHIP SIZE PACKAGE) 및 그 제조방법에 관한 것으로, 특히 칩(CHIP)과 홀더(HOLDER)의 사이에 설치되는 지지부재들을 배제하여 원가절감 및 공수절감에 따른 생산성 향상을 실현하도록 하는데 적합한 반도체 칩 사이즈 패키지 및 그 제조방법에 관한 것이다.
종래 칩 사이즈 패키지의 일예가 도 1에 도시되어 있고, 다른예가 도 2에 도시되어 있는 바, 먼저 도 1을 참고로 칩 사이즈 패키지의 일예를 설명하면 다음과 같다.
도시된 바와 같이, 도 1의 일예에 따른 종래 칩 사이즈 패키지의 구조는 반도체 칩(1)과 홀더(2) 사이에 수지재질의 원형막대형태로된 지지부재(3)가 일정공간이 확보되도록 복수개 지지설치되어 있고, 그 지지부재(3)의 주변에는 충진제(4)로 충진되어 있으며, 상기 홀더(2)의 하면에는 복수개의 솔더볼(SOLDER BALL)(5)들이 부착되어 있다.
그리고, 상기 홀더(2)의 양단부에는 절개부(2a)가 형성되어 있고, 그 절개부(2a)를 통하여 리드(LEAD)(6)가 상향절곡되어 있으며, 그 리드(6)의 상단부는 칩(1)의 칩패드(CHIP PAD)(1a)에 접속되어 있고, 타단부는 홀더(2)의 하면에 형성되어 솔더볼(5)이 부착되는 본딩패드(BONDING PAD)(7)에 연결되는 연결패턴(8)에 연결되어 있으며, 상기 홀더(2)의 하면에는 충진제(4)가 흘러나오는 것을 차단하기 위한 차단막(9)이 부착되어 있다.
상기와 같이 구성되어 있는 일예에 따른 종래 칩 사이즈 패키지는 칩(1)과 리드(6)들이 부착된 홀더(2) 사이에 지지부재(3)들을 설치하고, 리드(6)들의 상단부를 칩패드(1a)들에 각각 부착하며, 홀더(2)의 하면에 차단막(9)을 부착한 다음, 칩(1)과 홀더(2) 사이에 충진제(4)를 주입한다. 그런 다음, 상기 주입된 충진제(4)가 일정시간 경과되어 고형화되면 홀더(2)의 하면에 노출된 본딩패드(7)들에 솔더볼(5)들을 부착하고 칩(1)의 주변을 절단하여 낟개의 패키지(10)를 완성한다.
도 2는 종래 칩 사이즈 패키지의 다른 예를 보인 종단면도로서, 도시된 바와 같이, 칩(11)과 홀더(12)의 사이에 판상의 고무재질로된 지지부재(13)가 설치되어 있고, 그 지지부재(13)의 외측에는 충진제(14)가 충진되어 있으며, 상기 홀더(12)의 하면에는 복수개의 솔더볼(15)들이 부착고정되어 있다.
그리고, 상기 칩(11)의 칩패드(11a)에 상단부가 접속되도록 칩(11)과 홀더(12) 사이에 다수개의 리드(16)가 설치되어 있고, 그 리드(16)의 하단부는 홀더(12)의 상면에 형성되며 본딩패드(17)에 연결된 연결패턴(18)에 연결되어 있으며, 상기 본딩패드(17)의 하방으로 홀더(12)에 형성된 관통공(12a)들에는 메탈 바(METAL BAR)(19)가 각각 형성되어 상단부에는 본딩패드(17)에 연결되고 하단부는 홀더(12)의 하면에 부착된 솔더볼(15)들에 연결되어 있다.
상기와 같이 구성되어 있는 종래 다른예에 따른 칩 사이즈 패키지는 리드(16)들이 설치되어 있는 홀더(12)의 상면 일정부분에 지지부재(13)들을 접착제(미도시)로 고정부착하고, 리드(16)들의 상단부가 칩(11)의 칩패드(11a)들에 접촉되도록 얼라인한 다음, 리드(16)들의 상단부를 칩(11)의 칩패드(11a)들에 각각 부착한다. 그런 다음, 리드(16)들의 주변에 점도가 높은 충진제(14)를 충진시켜서 리드(16)를 보호하고, 상기 홀더(12)의 관통공(12a)들에 채워져 있는 메탈 바(19)들의 하면에 연결되도록 홀더(12)의 하면에 솔더볼(15)을 각각 부착하며, 상기 칩(11)의 주변을 일정크기로 절단하여 낟개의 패키지(20)를 완성하게 된다.
그러나, 상기와 같이 구성되어 있는 종래 칩 사이즈 패키지(10)(20)들은 모두 홀더(2)(12)와 칩(1)(11)의 사이를 일정간격을 유지시키기 위하여 지지부재(3)(13)의 설치가 필수적으로 필요하며, 이는 부품수의 절감에 따른 원가절감을 이루는데 한계가 있는 것이었고, 또한 그와 같은 지지부재(3)(13)를 설치하기 위한 공정을 필수적으로 수행하여야 하기 때문에 공수절감에 따른 생산성향상에 한계가 있는 문제점이 있었으며, 상기 지지부재(3)(13)들을 쓰러지지 않도록 일일이 설치하여야 하므로 작업상의 어려움이 있는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 칩 사이즈 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 지지부재의 설치를 배제하여 원가절감을 실현할 수 있도록 하는데 적합한 반도체 칩 사이즈 패키지를 제공함에 있다.
본 발명의 또다른 목적은 지지부재 설치공정을 배제하여 생산성을 향상시키도록 하는데 적합한 반도체 칩 사이즈 패키지의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 조립작업이 용이한 반도체 칩 사이즈 패키지의 제조방법을 제공함에 있다.
도 1은 종래 반도체 칩 사이즈 패키지의 일예를 보인 종단면도.
도 2는 종래 반도체 칩 사이즈 패키지의 다른예를 보인 종단면도.
도 3은 본 발명 반도체 칩 사이즈 패키지의 제1 실시예를 보인 종단면도.
도 4는 본 발명 제1 실시예에 따른 홀더의 구성을 보인 사시도.
도 5a 내지 도 5d는 본 발명 제1 실시예에 따른 제조순서를 보인 단면도.
도 6은 본 발명 반도체 칩 사이즈 패키지의 제2 실시예를 보인 종단면도.
도 7은 본 발명 제2 실시예에 따른 홀더의 구성을 보인 사시도.
도 8a 내지 도 8c는 본 발명 제2 실시예에 따른 제조순서를 보인 종단면도.
도 9는 소재필름에 칩지지부를 형성하는 일예를 설명하기 위한 상태도.
도 10은 소재필름에 칩지지부를 형성하는 다른예를 설명하기 위한 상태도.
도 11은 소재필름에 칩지지부를 형성하는 또다른예를 설명하기 위한 상태도.
* * 도면의 주요 부분에 대한 부호의 설명 * *
21,41 : 칩 21a,41a : 칩패드
22,42 : 리드 23,43 : 연결패턴
24,44 : 본딩패드 25,45 : 홀더
25a,45a : 리드접속면 25b,45b : 칩지지부
25b',45b' : 칩지지면 25c : 절개부
27,47 : 충진제 28,49 : 솔더볼
29,50 : 접착제 30 : 차단막
31 : 소재필름 32,32' : 툴
33 : 상부금형 33a : 돌출부
34 : 하부금형 34a : 결합홈
45c : 관통공 48 : 메탈 바
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과;
그 칩의 하면에 형성된 칩패드에 상단부가 각각 연결되도록 설치되는 복수개의 리드와;
그 리드들의 하단부가 양단부에 형성된 절개부를 통하여 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 하면에 형성되고, 상측에 돌출형성되어 상면에 칩지지면이 형성되는 칩지지부가 일체로 복수개 형성되어 있는 홀더와;
그 홀더와 칩의 사이에 충진되어 있는 충진제와;
상기 본딩패드에 각각 연결되도록 홀더의 하면에 부착되는 복수개의 외부단자를 구비하여서 구성되는 것을 특징으로 하는 반도체 칩 사이즈 패키지가 제공된다.
또한, 반도체 칩과;
그 칩의 하면에 형성된 칩패드에 상단부가 각각 연결되도록 설치되는 복수개의 리드와;
그 리드들의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 상면에 형성되고, 그 리드접속면과 교호로 높게 돌출형성되며 상면에 칩지지면이 형성되는 칩지지부가 일체로 복수개 형성되어 있는 홀더와,
그 홀더와 칩의 사이에 충진되는 충진제와;
그 홀더의 리드접속면 하방으로 각각 형성되어 있는 관통공에 채워지는 메탈 바와;그 메탈 바에 연결되도록 상기 홀더의 하면에 부착되는 복수개의 외부단자를 구비하여서 구성되는 것을 특징으로 하는 반도체 칩 사이즈 패키지가 제공된다.
또한, 양단부에 형성된 절개부를 통하여 상향절곡된 리드의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 하면에 형성되어 있고, 상면에 돌출되어 칩지지면이 각각 형성된 복수개의 칩지지부가 일체로 형성된 홀더의 상측에 칩을 위치시켜서 칩의 하면에 형성된 칩패드들과 리드의 상단부를 얼라인하는 다이 얼라인공정을 수행하는 단계와;
상기 칩의 칩패드들에 리드의 상단부를 접속시키는 리드 본딩공정을 수행하는 단계와,
상기 칩과 홀더의 사이에 충진제를 충진하는 충진공정을 수행하는 단계 및 상기 홀더의 하면에 형성된 본딩패드들에 각각 연결되도록 외부단자들을 부착하는 외부단자어태치공정을 수행하는 단계를 순차적으로 실시하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법이 제공된다.
또한, 리드의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 상면에 형성되고, 그 리드접속면과 교호로 높게 돌출형성되며 상면에 칩지지면이 형성되는 칩지지부가 일체로 복수개 형성되어 있는 홀더의 상측에 칩을 위치시켜서 칩의 하면에 형성된 칩패드들과 리드의 상단부를 얼라인하는 다이 얼라인공정을 수행하는 단계와;
상기 칩의 칩패드들에 리드의 상단부를 접속시키는 리드 본딩공정을 수행하는 단계와,
상기 칩과 홀더의 사이에 충진제를 충진하는 충진공정을 수행하는 단계 및 상기 홀더의 하면에 메탈 바들에 각각 연결되도록 외부단자들을 부착하는 외부단자어태치공정을 수행하는 단계를 순차적으로 실시하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법이 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 반도체 칩 사이즈 패키지 및 그 제조방법을 첨부된 도면의 실시예들을 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명 반도체 칩 사이즈 패키지의 제1 실시예를 보인 종단면도이고, 도 4는 본 발명 제1 실시예에 따른 홀더의 구성을 보인 사시도로서, 도시된 바와 같이, 본 발명의 제1 실시예에 따른 칩 사이즈 패키지는 반도체 칩(21)의 하면에 형성된 칩패드(21a)들에 상단부가 각각 연결되도록 복수개의 리드(22)가 설치되어 있고, 그 리드(22)들의 하단부가 양단부에 형성된 절개부(25c)를 통하여 연결되는 연결패턴(23)과 그 연결패턴(23)에 연결되는 본딩패드(24)가 형성되는 리드접속면(25a)이 하면에 형성되고, 상측에 돌출형성되어 상면에 칩지지면(25b')이 형성되는 칩지지부(25b)가 일체로 복수개 형성되어 있는 홀더(25)가 상기 칩(21)의 하측에 설치되어 있으며, 그 홀더(25)와 칩(21)의 사이에는 충진제(27)가 충진되어 있고, 상기 본딩패드(24)에 각각 연결되도록 홀더(25)의 하면에 복수개의 솔더볼(28)이 부착되어 있다.
그리고, 상기 칩지지부(25b)는 홀더(25)에 일체로 형성되어 있으며, 상기 칩(21)과 칩지지부(25b)의 사이에 접착제(29)가 개재되어 있다.
또한, 상기 홀더(25)의 하면에는 본딩패드(24)들을 외부로 노출시킴과 아울러 충진제(27)가 누출되지 않도록 차단막(30)이 부착되어 있다.
상기와 같이 구성되어 있는 본 발명의 제1 실시예에 따른 반도체 칩 사이즈 패키지는 도 5a와 같이, 양단부에 형성된 절개부(25c)에 위치한 리드(22)가 상향절곡되어 있고, 그 리드(22)의 하단부에 연결되는 연결패턴(23)과 그 연결패턴(23)에 연결되는 본딩패드(24)가 형성되는 리드접속면(25a)이 하면에 형성되어 있으며, 상면에 돌출되어 칩지지면(25b')이 각각 형성된 복수개의 칩지지부(25b)가 일체로 형성된 홀더(25)의 상측에 칩(21)을 위치시켜서 칩(21)의 하면에 형성된 칩패드(21a)들과 리드(22)의 상단부를 얼라인하는 다이 얼라인공정을 실시하고, 상기 칩(21)의 칩패드(21a)들에 리드(22)의 상단부를 접속시키는 리드 본딩공정을 실시한다.
그런 다음, 도 5b와 같이 상기 홀더(25)의 하면에 본딩패드(24)들의 하면이 외부로 노출되도록 차단막(30)을 부착하는 차단막 부착공정을 실시한다.
그런 다음, 도 5c와 같이 상기 칩(21)과 홀더(25)의 사이에 충진제(27)를 충진하는 충진공정을 실시한다.
그런 다음, 도 5d와 같이 상기 홀더(25)의 하면에 노출된 본딩패드(24)들의 하면에 각각 솔더볼(28)들을 부착하는 외부단자어태치공정을 실시하여 하나의 패키지(P)를 완성한다.
상기의 실시예에서는 하나의 패키지(P)를 제조하는 것을 예로 들어 설명하였으나, 꼭 그에 한정하는 것은 아니고, 여러개의 칩(21)을 다이본딩할 수 있는 스트립상태의 홀더(25)를 이용하여 스트립단위로 공정을 진행할 수도 있다.
그리고, 상기 홀더(25)의 칩지지부(25b)를 일체로 형성하는 방법은 여러 가지가 있으나, 대표적인 3가지 방법이 도 9 내지 도 11에 도시되어 있는 바, 도 9와 같이 소재필름(31)에 일정온도의 열을 가하는 가열됨과 동시에 일정속도로 이동되는 상태에서 1개의 툴(32)을 이용하여 소재필름(31)의 일정부분을 일정깊이로 누르는 동작을 반복하여 칩지지부(25b)를 복수개 형성하거나, 도 10과 같이 소재필름(31)에 일정온도로 열을 가하는 상태에서 여러개의 툴(32')로 동시에 복수개의 칩지지부(25b)를 형성하거나, 도 11과 같이 다수개의 돌출부(33a)가 형성된 상부금형(33)과 상기 돌출부(33a)와 결합되도록 다수개의 결합홈(34a)이 형성되어 있는 하부금형(34) 사이에 일정두께의 소재필름(31)를 위치시키고, 하부금형(34)을 일정온도로 가열하여 소재필름(31)에 열을 가한 상태에서 상부금형(33)을 하강시켜서 결합홈(34a)의 형상과 동일한 칩지지부(25b)를 형성하는 방법으로 다수개의 칩지지부(25b)를 형성하게 된다.
도 6은 본 발명 반도체 칩 사이즈 패키지의 제2 실시예를 보인 종단면도이고, 도 7은 본 발명 제2 실시예에 따른 홀더의 구성을 보인 사시도로서, 도시된 바와 같이, 본 발명 제2 실시예에 따른 칩 사이즈 패키지는 반도체 칩(41)의 하면에 형성된 칩패드(41a)들에 리드(42)의 상단부가 각각 연결되어 있고, 상기 칩(41)의 하측에 리드(42)들의 하단부에 연결되는 연결패턴(43)과 그 연결패턴(43)에 연결되는 본딩패드(44)가 형성되는 리드접속면(45a)이 상면에 형성되고, 그 리드접속면(45a)과 교호로 높게 돌출형성되며 상면에 칩지지면(45b')이 형성되는 칩지지부(45b)가 일체로 복수개 형성되어 있는 홀더(45)가 설치되어 있으며, 그 홀더(45)와 칩(41)의 사이에 충진제(47)가 충진되어 있고, 그 홀더(45)의 리드접속면(45a) 하방으로 각각 형성된 관통공(45c)들에는 각각 메탈 바(48)가 설치되어 있으며, 메탈 바(48)들에 연결되도록 상기 홀더(45)의 하면에는 복수개의 솔더볼(49)들이 부착되어 있다.
그리고, 상기 칩(41)과 칩지지부(45b)의 사이에 접착제(50)가 개재되어 있다.
상기와 같이 구성되어 있는 본 발명의 제2 실시예에 따른 반도체 칩 사이즈 패키지는 도 8a와 같이, 리드(42)의 하단부에 연결되는 연결패턴(43)과 그 연결패턴(43)에 연결되는 본딩패드(44)가 형성되는 리드접속면(45a)이 상면에 형성되고, 그 리드접속면(45a)과 교호로 높게 돌출형성되며 상면에 칩지지면(45b')이 형성되는 칩지지부(45b)가 일체로 복수개 형성되어 있는 홀더(45)의 상측에 칩(41)을 위치시켜서 칩(41)의 하면에 형성된 칩패드(41a)들과 리드(42)의 상단부를 얼라인하는 다이 얼라인공정을 실시하고, 상기 칩(41)의 칩패드(41a)들에 리드(42)의 상단부를 접속시키는 리드 본딩공정을 실시한다.
그런 다음, 도 8b와 같이, 상기 칩(41)과 홀더(45)의 사이에 충진제(47)를 충진하는 충진공정을 실시한다.
그런 다음, 도 8c와 같이, 상기 메탈 바(48)들에 연결되도록 홀더(45)의 하면에 솔더볼(49)들을 부착하는 외부단자어태치공정을 실시하여 패키지(P')를 완성한다.
상기 홀더(45)의 칩지지부(45b)를 형성하는 방법은 도 9 내지 도11에 도시되어 있으며, 제1 실시예에서 상세히 설명하였으므로 여기서는 상세한 설명은 생략한다.
또한, 상기의 실시예에서는 하나의 패키지(P')를 제조하는 것을 예로 들어 설명하였으나, 꼭 그에 한정하는 것은 아니고, 여러개의 칩(41)을 다이본딩할 수 있는 스트립상태의 홀더(45)를 이용하여 스트립단위로 공정을 진행할 수도 있다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 칩 사이즈 패키지 및 그 제조방법은 홀더에 칩지지부를 일체로 복수개 형성하고, 그 칩지지부에 의하여 칩을 지지할 수 있도록 하여, 종래와 같은 별도의 지지부재를 설치하거나 설치하는 공정을 배제할 수 있게 되어 원가절감 및 생산성향상의 효과가 있을뿐아니라, 지지부재를 설치시 번거로운 점이 해소되어 패키지의 조립작업이 용이한 효과가 있다.

Claims (16)

  1. 반도체 칩과;
    그 칩의 하면에 형성된 칩패드에 상단부가 각각 연결되도록 설치되는 복수개의 리드와;
    그 리드들의 하단부가 양단부에 형성된 절개부를 통하여 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 하면에 형성되고, 상측에 돌출형성되어 상면에 칩지지면이 형성되는 칩지지부가 일체로 복수개 형성되어 있는 홀더와;
    그 홀더와 칩의 사이에 충진되는 충진제와;
    상기 본딩패드에 각각 연결되도록 홀더의 하면에 부착되는 복수개의 외부단자를 구비하여서 구성되는 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  2. 제 1항에 있어서, 상기 외부단자는 솔더볼인 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  3. 제 1항에 있어서, 상기 칩과 칩지지부의 사이에 접착제가 개재되는 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  4. 제 1항에 있어서, 상기 홀더의 하면에는 본딩패드들이 외부로 노출되도록 충진제의 누출을 차단하기 위한 차단막이 부착된 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  5. 반도체 칩과;
    그 칩의 하면에 형성된 칩패드에 상단부가 각각 연결되도록 설치되는 복수개의 리드와;
    그 리드의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 상면에 형성되고, 그 리드접속면과 교호로 높게 돌출형성되며 상면에 칩지지면이 형성되는 칩지지부가 일체로 복수개 형성되어 있는 홀더와;
    그 홀더와 칩의 사이에 충진되어 있는 충진제와;
    그 홀더의 리드접속면 하방으로 각각 형성되어 있는 관통공에 채워지는 메탈 바와;그 메탈 바에 연결되도록 상기 홀더의 하면에 부착되는 복수개의 외부단자를 구비하여서 구성되는 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  6. 제 5항에 있어서, 상기 외부단자는 솔더볼인 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  7. 제 5항에 있어서, 상기 칩과 칩지지부의 사이에는 접착제가 개재되는 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  8. 양단부에 형성된 절개부를 통하여 상향절곡된 리드의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 하면에 형성되어 있고, 상면에 돌출되어 칩지지면이 각각 형성된 복수개의 칩지지부가 구비된 홀더의 상측에 칩을 위치시켜서 칩의 하면에 형성된 칩패드들과 리드의 상단부를 얼라인하는 다이 얼라인공정을 수행하는 단계와;
    상기 칩의 칩패드들에 리드의 상단부를 접속시키는 리드 본딩공정을 수행하는 단계와;
    상기 칩과 홀더의 사이에 충진제를 충진하는 충진공정을 수행하는 단계 및
    상기 본딩패드들에 각각 연결되도록 홀더의 하면에 외부단자들을 부착하는 외부단자어태치공정을 수행하는 단계를 순차적으로 실시하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  9. 제 8항에 있어서, 상기 칩지지부는 소재필름을 일정온도로 가열한 상태에서 한 개의 툴로 누르는 작업을 반복하여 돌출되도록 다수개 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  10. 제 8항에 있어서, 상기 칩지지부는 소재필름을 일정온도로 가열한 상태에서 필요한 칩지지부의 숫자만큼 다수개가 설치된 툴을 이용하여 일시에 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  11. 제 8항에 있어서, 상기 칩지지부는 소재필름을 다수개의 돌출부가 형성된 상부금형과 상기 돌출부가 결합될 수 있도록 다수개의 결합홈이 형성된 하부금형의 사이에 위치시키고, 하부금형을 일정온도로 가열하여 소재필름에 열을 가하는 상태에서 상부금형을 하강시켜서 다수개의 칩지지부를 일시에 일체로 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  12. 제 8항에 있어서, 상기 리드 본딩공정을 마친 다음에 홀더의 하면에 차단막을 부착하는 차단막 부착공정을 수행한 다음 충진공정을 실시하는 것을 특징으로 하는 반도체 칩 사이즈 패키지.
  13. 리드의 하단부에 연결되는 연결패턴과 그 연결패턴에 연결되는 본딩패드가 형성되는 리드접속면이 상면에 형성되고, 그 리드접속면과 교호로 높게 돌출형성되며 상면에 칩지지면이 형성되는 칩지지부가 복수개 형성되어 있는 홀더의 상측에 칩을 위치시켜서 칩의 하면에 형성된 칩패드들과 리드의 상단부를 얼라인하는 다이 얼라인공정을 수행하는 단계와;
    상기 칩의 칩패드들에 리드의 상단부를 접속시키는 리드 본딩공정을 수행하는 단계와;
    상기 칩과 홀더의 사이에 충진제를 충진하는 충진공정을 수행하는 단계 및
    상기 홀더에 형성된 관통공들에 형성된 메탈 바들에 연결되도록 홀더의 하면에 외부단자들을 부착하는 외부단자어태치공정을 수행하는 단계를 순차적으로 실시하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  14. 제 13항에 있어서, 상기 칩지지부는 소재필름을 일정온도로 가열함과 아울러 소재필름을 이동시키며 한 개의 툴로 누르는 작업을 반복하여 돌출되도록 칩지지부를 일체로 다수개 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  15. 제 13항에 있어서, 상기 칩지지부는 소재필름을 일정온도로 가열한 상태에서 필요한 칩지지부의 숫자만큼 다수개가 설치된 툴을 이용하여 눌러서 칩지지부들을 일시에 일체로 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
  16. 제 13항에 있어서, 상기 칩지지부는 소재필름을 다수개의 돌출부가 형성된 상부금형과 상기 돌출부가 결합될 수 있도록 다수개의 결합홈이 형성된 하부금형의 사이에 위치시키고, 하부금형을 일정온도로 가열하여 소재필름에 열을 가하는 상태에서 상부금형을 하강시켜서 다수개를 일시에 일체로 형성하는 것을 특징으로 하는 반도체 칩 사이즈 패키지의 제조방법.
KR1019980007637A 1998-03-07 1998-03-07 반도체 칩 사이즈 패키지 및 그 제조방법 KR100259361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007637A KR100259361B1 (ko) 1998-03-07 1998-03-07 반도체 칩 사이즈 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007637A KR100259361B1 (ko) 1998-03-07 1998-03-07 반도체 칩 사이즈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990074203A KR19990074203A (ko) 1999-10-05
KR100259361B1 true KR100259361B1 (ko) 2000-06-15

Family

ID=19534415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007637A KR100259361B1 (ko) 1998-03-07 1998-03-07 반도체 칩 사이즈 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100259361B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608366B1 (ko) * 2004-06-29 2006-08-08 주식회사 하이닉스반도체 미세 피치 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR19990074203A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US5989982A (en) Semiconductor device and method of manufacturing the same
CN100380617C (zh) 光学半导体装置与封装制模具的制造方法以及封装制模具
US3650648A (en) System for molding electronic components
US6287895B1 (en) Semiconductor package having enhanced ball grid array protective dummy members
WO1999017317A8 (en) Microelectronic component carrier and method of its manufacture
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
KR100428271B1 (ko) 집적회로패키지와그제조방법
US4663650A (en) Packaged integrated circuit chip
US6525411B1 (en) Semiconductor package and method of fabricating the same
KR100259361B1 (ko) 반도체 칩 사이즈 패키지 및 그 제조방법
US5074036A (en) Method of die bonding semiconductor chip by using removable frame
JPH05235228A (ja) 電子部品の製造方法
JP2517691B2 (ja) 半導体装置及びその製造方法
KR100782225B1 (ko) 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
US5101550A (en) Removable drop-through die bond frame
JP3616698B2 (ja) ヒートシンク付きステムの製造方法
KR20080089041A (ko) 외부리드 없는 리드프레임을 갖는 ｌｅｄ 패키지 및 그제조방법
JPS6191950A (ja) 集積回路パツケージ
KR200177069Y1 (ko) 스몰 다이패드 패키지 제조용 히터블록
CA1238120A (en) Packaged integrated circuit chip
JP2008091758A (ja) 半導体装置およびその製造方法
JP2000036556A (ja) 半導体装置の製造方法とその半導体装置
KR100263322B1 (ko) 비지에이 패키지 및 그것의 제조방법
KR100257405B1 (ko) 마이크로 비지에이 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee