JPS6191950A - 集積回路パツケージ - Google Patents

集積回路パツケージ

Info

Publication number
JPS6191950A
JPS6191950A JP60222910A JP22291085A JPS6191950A JP S6191950 A JPS6191950 A JP S6191950A JP 60222910 A JP60222910 A JP 60222910A JP 22291085 A JP22291085 A JP 22291085A JP S6191950 A JPS6191950 A JP S6191950A
Authority
JP
Japan
Prior art keywords
lid
integrated circuit
leads
base
washer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60222910A
Other languages
English (en)
Inventor
ロバート・ジエイ・イームズ
リチヤード・イー・ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Sylvania Inc
Original Assignee
GTE Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTE Products Corp filed Critical GTE Products Corp
Publication of JPS6191950A publication Critical patent/JPS6191950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Casings For Electric Apparatus (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は集積回路パッケージに関し、特にこのための新
規なシール手段に関する。
〔従来技術〕
集積回路（ＩＣ）チップは、リードフレームチップキャ
リヤ上に装着されそのリードに電気的に接続された後封
人材料中にパッケージされることが多い。この種のパッ
ケージされたチップ収容リードフレームは、たとえば以
下の米国特許第４、３５　ｔ　８３１．４．５０１．４
６４．４，２９８，８８３．４、２６４．９１７．４２
１４．５６４．４．Ｉ５２．Ｂ５６、４．１２４，８６
４．４，０７９，５１１、　＆９７８．５１６．４７９
５．艷７４．５，６８４，４６４．５．６５９．８２１
、へ６１ｔ０６１．３，４５６，８１０号明細書および
１９８４年２月２７日出顔の米国特許出願第５８４０８
０号明細書に開示されているので参照されたい。
これらで指摘されているよ５に、リードフレームは通常
金属ストリップの型打ちもしくは蝕刻により製造される
。製造量が相当に多い場合には、型打ちが低コストであ
るので好ましい。
集積回路チップ上の回路がより複雑になると、リードフ
レームあたりのリード数が多数要求される。このことは
型打ち動作を複雑にする。型打ちは漸進的な複数のンイ
において実行される。すなわち金属ストリップは、複数
のステーションにおいて一組のパンチとダイを備える型
打ちプレス機に順次送り込まれ、ここで順次に型打ち動
作が実行される。たとえば、６８本のリードを持つリー
ドフレームは、約１５〜２０の型打ちステーションおよ
び約１４０〜１５０の切断を必要とする。
必要とされる型打ちステーションおよび切断の数が増大
すると、型打ちリードフレームの品質を十分に維持する
上での困難さも増大する。
上記の米国特許出願第５８４．０８０号明細書が示唆す
るようＫ、これらの組立て体は、複数の引込みリードを
ベースに固定接続し次に集積回路チップを引込みリード
に関連してベースに装着することにより提供される。引
込みリードと集積回路チップとの間に適当な電気的接続
を行い、蓋をかぶせてこれを固定する。蓋は、集積回路
チップを収容するためのくぼみを中央に備え、流体のシ
ーラントを受容するために、断面が半円柱状の環状の溝
が用意される。ベースには整合する溝が用意され、蓋も
しくはベースのどちらか一方（通常は蓋であるが）には
溝と連絡する窓が用意されて、シーラント物質は溝へ注
入される。シーラント物質の注入により、加ニステップ
が余分に必要となり、パッケージのコストを高くしてし
まう。
〔発明の開示〕
それゆえ、本発明の目的は従来技術の不利益を除去する
ことである。
本発明の他の目的は集積回路パッケージの組立ての価値
を高めることである。
本発明のさらに他の目的は集積回路パッケージ製造のコ
ストを低減することである。
以上の目的は、本発明の一様相において、集積回路パッ
ケージ用の蓋を用意することにより実現され、この蓋は
、その内０面に断面が４角形の環状の溝を有する。
蓋は、その溝に自己保型性で引込みリードにより変形可
能で溝に整合する断面を有するシーラント用のワッシャ
を有する。　　　　　　　τ果梗回路パッケージを組み
立てるために、複数の電気的伝導性の引込みリードが絶
縁性のベースに接続される。次に集積回路チップがベー
スに固定され、電気的接続が集積回路チップと引込みリ
ードとの間に施される。自己保型性で引込みリードによ
り変形可能なシー２ント用のワッシャが、絶縁性の蓋の
環状の溝に固着され次にこの蓋がベースに装着されその
ため、複数の引込みリードはこのワッシャを貫通する。
この蓋および封止手段および方法を採ることは、パッケ
ージ製造に含まれる種々のステップを減らし、パッケー
ジの価値を高めしかもコストを低減する。
〔好ましい実施例の詳細な説明〕
図面を参照しながら本発明の好ましい実施例を説明する
。
第１図はベース１１を例示し、これは、商標名ウルテム
（Ｕｌｔｅｍ　）の下にマサチューセッツ州ビッツフィ
ールド（Ｐｉｔｔ８ｆｉｅｌｄ　）のゼネラル・エレク
トリック社（Ｇｅｎｅｒａｌ　Ｅｌｅｃｔｒｉｃ　Ｃｏ
、）により製造されるポリエーテルイミド樹脂外どの高
温の熱可塑性樹脂材料より作られる。ベース１１の中央
には、ＩＣ（集積回路）チップが配される凹部１２があ
る。凹部１２の周囲には、突起１４がある。突起１４間
には間隙１５がある。突起１４の内端部には別の突起部
１６がある。突起部１６は、先の米国特許出願第５８４
．０８０号明細書に開示されるように、間隙１５でリー
ドを固定するだめの手段を提供する。すべての突起１４
により形成される周界の外側を包囲するトラフ１７があ
り、このトラフは断面が長方形である。
支持体１１０周辺には、引込みリードの外側部分のため
の追加のスロット１８がある。スロット１８は、突起１
４と同様ではあるがこれより大きい突起２９により形成
される。突起２９の内端部には、突起１４の突起部１６
と同様の突起部３０がある。ベース１１と蓋２３との正
確な嵌合用に４個の柱状部材２２がベース１１上にあり
、これは支持体１１と同様の樹脂から作られる。
蓋２３（ｇ　２図と第５図参照）は、凹部１２と嵌合す
るための凹部２４および突起１４を収容するための追加
の凹部２５を備えている。また蓋２３は、トラフ１７と
嵌合するための断面が長方形の溝２６および柱状部材２
２が嵌合する４つの穴２７を備える。
自己保型性で引込みリードにより変形可能で、７’ｉ！
４’２６とトラフ１７の形状と整合するために断面が４
角形のシーラント用のワッシャ３６（第４図参照）が、
ｅ２６内に設けられる。ワッシャ３６は、好ましくはア
ミコン・ニス・イー、（Ａｍ１ｃｏｎＳＥ）６１７もし
くは６１Ｂから形成される。
各部材の組立ては以下のようにして実行される。
米国特許出願第５８４．０８０号明細書に例示の通り、
４つのリードフレーム部材が、一度に１つずつ各４分円
に１つずつベース１１に配置される。
各リードフレームセグメントは、内端部を間隙１５にま
た外端部をスロット１１に置くよう注意深く位置決めさ
れる。次に、圧力がリードフレーム部材に加えられて、
リードフレーム部材が表面１３と同じ高さであるように
確保し、次にこの圧力を維持しながら、突起部１６を加
熱して、突起部１６を流動させてリードの内端部および
外端部を所定の位置に固定する。この組立てＫより、す
べてのリードの正確な位置決めと確実な装着とリードの
良好な同一平面性が保証される。
次に、集積回路（ＩＣ）チップが従来通り受は領域すな
わち凹部１２に装着され、引込みリードの内端部に従来
通り電気的に接続される。ここでリード３４の外端部は
、たとえば第５図に例示の”Ｊ”形のリード形状３４の
よう７に所望の形にすることができる。　　　　　　　
′□ 次にワッシャ３６が蓋２３の溝２６に配され、蓋２５は
支持体１１に配置され、柱状部材２２は穴２７に嵌合す
る。穴２７は、第３図に例示のよ５に約半分だけ、たと
えばほぼ直径α８４ｍ（３５ｍｉｌ）からｔｌｏ（４３
ｍｌｌ）へと座ぐられる。柱状部材２２は穴２７の座ぐ
られた孔へい゛くらか延伸し、突起部１６および３０が
加熱流動されたように、柱状部材２２の上部の延伸端部
を加熱流動させることにより、この柱状部材２２は蓋２
３をベース１１へ固定するための手段を提供する。賛２
３がベース１１に押圧されるので、引込みリードはワッ
シャ３６を貫通する。ワッシャ３６０余分の材料、すな
わち蓋２５０面から盛り上がった分は、ベース１１のト
ラフ１７へ流入する。
パッケージを完成するために、第５図に例示のようにリ
ード識別子３２を使用してもよい。
本発明によれば、パッケージ製造における困難で時間の
かかる加ニステップを除去し、コストを低減する。
第１図は集積回路パッケージ用のベースの平面図である
。第２図は第１図のベース用の蓋の拡大平面図である。
第３図は第２図の蓋の部分断面正面図である。第４図は
シーラント用のワッシャの斜視図である。第５図は完成
した集積回路パッケージの斜視図である。
図中の各番号が示す名称を以下に挙げる。なお同一番号
は同一部位を示すものとする。
１１：支持体（ベース） １２：凹部　　。
１３ニー １４：突起′ １５ニ一間隙 １６：突起部 １７：）ラフ １８ニスロツト ２２：柱状部材 ２５：蓋 ２４．２５：凹部 ２６：溝 ２７：穴 ２９：突起 ３０：突起部 ５２＝リード識別子 ｓａ：”Ｊ”形のリード形状 ３６；シーラント用のワッシャ ＦＩＧ、／ ＦＩＧ、２

Claims (3)

    【特許請求の範囲】
  1. （１）ほぼ中央に配される４角形の凹部を持つ内面と外
    面を備える電気的絶縁体と、 この凹部を包囲し、凹部の最大の斜線長さよりも長い最
    小直径を有し、断面が４角形の環状の溝とを備える集積
    回路パッケージ用の蓋。
  2. （２）環状の溝は、その断面に整合する断面を有する自
    己保型性で引込みリードにより変形可能なシーラント用
    のワッシャを含む特許請求の範囲第１項記載の集積回路
    パッケージ用の蓋。
  3. （３）複数の電気的伝導性の引込みリードを絶縁ベース
    に接続し、 集積回路チップをこのベースに固定し、 集積回路チップおよび引込みリード間の電気的接続を施
    し、 自己保型性で引込みリードにより変形可能なシーラント
    用のワッシャを絶縁性の蓋の環状の溝に固着し、 この蓋をベースに装着することにより前記ワッシャに複
    数の引込みリードを貫通させる 諸段階を備える集積回路パッケージの製造方法。
JP60222910A 1984-10-09 1985-10-08 集積回路パツケージ Pending JPS6191950A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/659,212 US4611398A (en) 1984-10-09 1984-10-09 Integrated circuit package
US659212 1984-10-09

Publications (1)

Publication Number Publication Date
JPS6191950A true JPS6191950A (ja) 1986-05-10

Family

ID=24644521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60222910A Pending JPS6191950A (ja) 1984-10-09 1985-10-08 集積回路パツケージ

Country Status (5)

Country Link
US (1) US4611398A (ja)
EP (1) EP0177948A3 (ja)
JP (1) JPS6191950A (ja)
KR (1) KR860003657A (ja)
CA (1) CA1231182A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152057A (en) * 1987-11-17 1992-10-06 Mold-Pac Corporation Molded integrated circuit package
US4868635A (en) * 1988-01-13 1989-09-19 Texas Instruments Incorporated Lead frame for integrated circuit
US4829669A (en) * 1988-04-28 1989-05-16 Nec Corporation Method of manufacturing a chip carrier
US5369059A (en) * 1989-12-08 1994-11-29 Cray Research, Inc. Method for constructing a reduced capacitance chip carrier
US5780924A (en) * 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
US5821607A (en) * 1997-01-08 1998-10-13 Orient Semiconductor Electronics, Ltd. Frame for manufacturing encapsulated semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (ja) * 1969-04-30 1900-01-01
US3265806A (en) * 1965-04-05 1966-08-09 Sprague Electric Co Encapsulated flat package for electronic parts
US3684818A (en) * 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
US3714370A (en) * 1972-01-24 1973-01-30 North American Rockwell Plastic package assembly for electronic circuit and process for producing the package
US3981074A (en) * 1974-08-23 1976-09-21 Nitto Electric Industrial Co., Ltd. Method for producing plastic base caps for split cavity type package semi-conductor units
US4139859A (en) * 1975-06-30 1979-02-13 Burroughs Corporation Semiconductor device package
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
GB2127740B (en) * 1982-09-30 1985-10-23 Burr Brown Res Corp Improved hermetic sealing process
US4499333A (en) * 1983-03-28 1985-02-12 Printed Circuits International, Inc. Electronic component cap and seal

Also Published As

Publication number Publication date
KR860003657A (ko) 1986-05-28
CA1231182A (en) 1988-01-05
US4611398A (en) 1986-09-16
EP0177948A3 (en) 1988-01-20
EP0177948A2 (en) 1986-04-16

Similar Documents

Publication Publication Date Title
US4957882A (en) Method for manufacturing semiconductor device
US6262480B1 (en) Package for electronic device having a fully insulated dissipator
KR100356455B1 (ko) 반도체장치 및 그 제조방법
CN100359681C (zh) 半导体装置
US6133634A (en) High performance flip chip package
US4820658A (en) Method of making a packaged IC chip
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPS6143851B2 (ja)
US4653174A (en) Method of making packaged IC chip
US3650648A (en) System for molding electronic components
US3665256A (en) Heat dissipation for power integrated circuits
US4554404A (en) Support for lead frame for IC chip carrier
US5152057A (en) Molded integrated circuit package
US4663650A (en) Packaged integrated circuit chip
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
US4663651A (en) Segmented lead frame strip for IC chip carrier
JPS6191950A (ja) 集積回路パツケージ
US4919857A (en) Method of molding a pin holder on a lead frame
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
EP0163856B1 (en) Method of making lead frame support for ic chip
CA1238120A (en) Packaged integrated circuit chip
KR960003854B1 (ko) 반도체 장치 제조방법
JPS6362239A (ja) プラスチックカプセル封じ半導体デバイスの製造方法
EP0163081B1 (en) Method of making encapsulated ic chip
US3860397A (en) Lead frame