KR100356455B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100356455B1
KR100356455B1 KR1019930009947A KR930009947A KR100356455B1 KR 100356455 B1 KR100356455 B1 KR 100356455B1 KR 1019930009947 A KR1019930009947 A KR 1019930009947A KR 930009947 A KR930009947 A KR 930009947A KR 100356455 B1 KR100356455 B1 KR 100356455B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
heat sink
lead
heat dissipation
insulator
Prior art date
Application number
KR1019930009947A
Other languages
English (en)
Inventor
오오쓰끼데쓰야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Application granted granted Critical
Publication of KR100356455B1 publication Critical patent/KR100356455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

방열판 내장형 반도체 장치의 경우에는 패키지시에 방열블록이 이동하거나 본딩 와이어가 변형하거나 함이 없이 또한, 수지가 방열블록의 표면에 돌아 들어가지 않도록 하고, 방열판 내장형 반도체 장치의 경우에는 방열판과 리이드의 안정한 결합 및 안정한 와이어 본딩이 이루어지도록 하여 신뢰성이 높은 반도체 장치 및 그 제조방법을 얻을 수 있도록 하기 위해, 리이드프레임(1)의 리이드(2)에 의해 형성된 공간부내에 배설되거나, 또는 리이드프레임의 다이패드(3)에 고정되며 그 본딩패드가 와이어에 의해 리이드에 각각 접속된 반도체 소자(6)와, 열전도가 양호한 재료로 되어 그 바깥둘레가 리이드와 겹쳐지는 크기로 형성되고 리이드상의 일부에 테이프 형상의 절연체를 개재하여 배설되며, 또한 중앙부에 직접 또는 다이패드를 개재하여 반도체 소자가 배설된 방열블록(5) 또는 방열판을 구비하며, 리이드의 일부 및 방열블록의 단면 또는 리이드의 일부를 남기고 수지등에 의해 밀봉하였다.

Description

반도체 장치 및 그 제조방법
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로 더욱 상세히 말하면, 방열블록 노출형의 반도체 장치 및 방열판 내장형의 반도체 장치와 그 제조방법에 관한 것이다.
제31도는 종래의 방열블록 노출형 반도체 장치의 한 예의 단면도이다. 도면에서 (1)은 리이드프레임(lead frame)이고, 중앙부에는 지지아암(4)에 지지된 다이 패드(die pad)(3)가 설치되어 있다. (5)는 다이패드(3)에 에폭시 수지들의 접착제로 접착 고정된 방열블록, (6)은 방열블록(5)의 반대측에서 다이패드(3)에 에폭시수지등의 접착제로 접착 고정된 반도체 소자이다. 이 반도체소자(6)에 설치된 본딩 패드와 리이드프레임(1)의 각 리이드(2)는 각기 와이어(7)로 접속되어 있다.
상기와 같이 하여 와이어(7)에 의해 다수의 리이드(2)에 접속된 반도체 소자(6)는 리이드(2)의 일부 및 방열블록(5)의 일부(상면)를 남기고, 예컨대 에폭시 수지로 패키지(package)(8)하여 밀봉된다. 그리고 패키지(8)에서 돌출한 리이드(2)를 접어 구부려서 단자로 하여 반도체 장치가 제조된다.
제32도는 방열블록 노출형 반도체 장치의 다른 종래예를 나타낸 단면도이다. 본 예에서는 다이패드가 없는 리이드프레임(1)을 사용하고, 또한, 방열블록(5)에는 하부가 리이드(2)의 일부에 겹치는 크기로 단면이 철자 형상의 것을 사용하고 있다. 그리고, 리이드(2)의 방열블록(5)이 겹치는 부분의 전체면에, 예컨대 폴리이미드와 같은 절연체(9)를 접착하고, 절연체(9)를 개재하여 방열블록(5)을 접착 고정한다. 따라서, 방열블록(5)의 하면에 반도체 소자(6)를 접착 고정하여 그 본딩패드와 각 리이드(2)를 와이어(7)로 접속하고, 리이드(2)의 일부 및 방열블록(5)의 일부를 남기고 에폭시 수지등으로 패키지(8)한 것이다.
제33도는 종래의 방열판 내장형 반도체 장치의 한 예의 단면도이다. 도면에서 (10)은 방열판이고, 그 상면에는 중앙부를 제외하고 에폭시 수지등으로 절연피막(11)이 씌워져 있고, 그 위에 회로단자(12)가 형성되어 있어서 회로단자(12)와 이에 대응하는 각 리이드(2)는 용접 또는 납땜등으로 각기 접속되어 있다. 또한, 방열판(10)의 중앙부에는 접착제에 의해 반도체 소자(6)가 접착 고정되어 있고, 반도체 소자(6)의 본딩패드와 이에 대응하는 회로단자(12)는 각기 와이어(7)로 접속되어 있다.
제31도에 나타낸 방열블록 노출형 반도체 장치에 있어서는 방열블록(5)은 다이패드(3)에 접착 고정되어 있을 뿐이므로, 와이어 본딩의 경우 방열블록(5)에 의하여 다이패드(3)가 위치차이를 발생하기 쉽기 때문에 리이드(2)와 다이패드(3)의 양자를 고정하지 않으면 안된다. 이 때문에 특수한 가압 지그(jig)가 필요할 뿐 아니라 본딩후의 리이드(2)의 강도부족 때문에 품질도 불안정하다. 또한, 상술한 바와 같이 방열블록(5)은 다이패드(3)에 고정되어 있을 뿐이므로 수직 밀봉의 경우에 그 압력에 따라서 방열블록(5)의 위치가 변하기 쉽고, 이 때문에 와이어(7)가 변형 한다거나 방열블록(5)의 표면까지 수지가 주위를 돌아서 들어가 피복하여 버려서 충분한 방열효과를 얻을 수 없다고 하는 문제가 있었다.
또한, 제32도에 나타낸 방열블록 노출형 반도체 장치에 있어서는 리이드(2)의 전체면이 절연체(9)를 개재하여 방열블록(5)에 접착되어 있기 때문에 상기와 같은 문제는 어느 정도 해결되지만, 와이어 본딩의 경우, 리이드 가압 지그로 리이드(2)를 고정하여도 절연체(9)의 탄성에 따라 안전한 본딩을 할 수 없다고 하는 문제가 있었고, 또한 절연체(9)는 흡습성을 가지고 있기 때문에 패키지(9)에 균열이 발생한다거나, 절연파괴의 문제등이 발생하기 쉽고, 신뢰성이 결여되는 점이 있었다.
한편, 제33도에 나타낸 방열판 내장형 반도체 장치에 있어서는, 방열판(10)은 절연피막(11) 위에 형성된 회로단자(12)와 리이드(2)를 접속함으로써 간접적으로 리이드(2)에 접합되어 있기 때문에 방열판(10)과 리이드(2)의 접합이 불안정하였다. 또한, 방열판(10) 위에 설치한 회로단자(12)와 반도체 소자(6)의 본딩패드 사이에 와이어 본딩하는 경우에 절연피막(11)의 위에 회로단자(12)가 형성되어 있기 때문에 본딩하중이 걸리는 쪽이 불안정하게 되어, 이 때문에 본딩 정밀도의 향상을 도모할 수 없다고 하는 문제가 있었다.
본 발명은 상기의 과제를 해결하도록 이루어지는 것으로 방열블록 노출형 반도체 장치에 있어서, 패키징(packaging)하는 경우, 방열블록이 이동한다거나 본딩 와이어가 변형한다거나 할 염려가 없고, 또한 수지가 방열블록의 표면에 돌아서 들어가지 않는 방열특성이 뛰어난 신뢰성이 높은 반도체 장치 및 그 제조방법을 얻는 것을 목적으로 한 것이다.
본 발명은, 또한 방열판 내장형 반도체 장치에 있어서, 방열판과 리이드의 안전한 결합 및 안전한 와이어 본딩을 할 수 있는 반도체 장치 및 그 제조방법을 얻는 것을 목적으로 한다.
제1도는 본 발명의 제1실시예를 모식적으로 나타낸 단면도.
제2도는 제1도의 방열블록의 사시도.
제3도는 제1도의 반도체 장치의 와이어 본딩의 한 예를 나타낸 단면도.
제4도는 제3도의 와이어 본딩이 종료한 시점의 상태를 나타낸 단면도.
제5도는 제4도의 평면도.
제6도는 본 발명의 제2실시예에 있어서 금형의 하주형에 방열블록이 삽입되어서 위치 결정된 상태를 나타낸 설명도.
제7도는 제6도의 방열블록에 다이패드등을 재치한 상태를 나타낸 설명도.
제8도는 제7도의 상태로 금형의 상주형을 재치한 상태를 나타낸 설명도.
제9도는 본 발명의 제3실시예를 모식적으로 나타낸 단면도.
제10도는 제9도의 A-A 단면도.
제11도는 본 발명의 제4실시예를 모식적으로 나타낸 단면도.
제12도는 제11도의 B-B 단면도.
제13도는 본 발명의 제5실시예를 모식적으로 나타낸 단면도.
제14도는 제13도의 반도체 장치의 와이어 본딩의 한 예를 나타낸 단면도.
제15도는 제14도의 와이어 본딩이 종료한 시점의 상태를 나타낸 단면도.
제16도는 본 발명의 제6실시예의 방열판의 평면도.
제17도는 제16도의 실시예의 변형예를 나타낸 평면도.
제18도는 제17도의 돌기아암의 사시도.
제19도는 다이패드가 없는 리이드프레임의 리이드부분을 나타낸 평면도.
제20도는 제17도 및 제18도의 방열판의 지지아암에 리이드를 맞닿게 하는 상태를 나타낸 평면도.
제21도는 제20도의 지지아암과 리이드가 맞닿는 상태를 나타낸 사시도.
제22도는 본 발명의 제7실시예의 방열블록의 단면도.
제23도는 종래의 방열블록의 단면도.
제24도는 본 발명의 제8실시예의 방열블록 또는 방열판의 평면도.
제25도는 본 발명의 제9실시예의 방열블록 또는 방열판의 평면도.
제26도는 본 발명의 제10실시예의 방열블록 또는 방열판의 A면의 표면거칠기와 불량율의 관계를 나타낸 특성도.
제27도는 본 발명의 제10실시예의 방열블록 또는 방열판의 B면의 표면거칠기와 불량율의 관계를 나타낸 특성도.
제28도는 본 발명의 제11실시예의 방열블록의 A, B면의 진행도와 불량율의 관계를 나타낸 특성도.
제29도는 본 발명의 제12실시예의 방열블록 또는 방열판의 외형치수와 패키지의 외형치수의 관계를 나타낸 제1설명도.
제30도는 본 발명이 제12실시예의 방열블록 또는 방열판의 외형치수와 패키지의 외형치수의 관계를 나타낸 제2설명도.
제31도는 종래의 방열블록 노출형 반도체 장치의 한 예의 단면도.
제32도는 종래의 방열블록 노출형 반도체 장치의 다른 예의 단면도.
제33도는 종래의 방열블록 내장형 반도체 장치의 한 예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리이드프레임(lead frame) 2 : 리이드
3 : 다이패드(die pad) 4 : 지지아암
5 : 방열블록 6 : 반도체 소자
7 : 와이어 8 : 패키지(package)
14 : 절연체
본 발명의 하나의 실시형태에 따른 반도체 장치는,
리이드프레임의 리이드로 형성된 공간부내에 배치되어 있거나, 또는 리이드 프레임의 다이패드(die pad)에 고정되어 있으며, 그 본딩패드(bonding pad)가 와이어에 의해 리이드에 각기 접속된 반도체 소자와;
열전도가 양호한 재료로 되어 있고, 그 바깥둘레가 리이드와 겹치는 크기로 형성되어 있으며, 리이드의 일부에 테이프 형상의 절연체를 개재하여 리이드 위에배치되고, 또한 중앙부에 직접 또는 다이패드를 개재하여 반도체 소자가 배치된 방열블록 또는 방열판을 포함하며,
리이드의 일부 및 방열블록의 단면 또는 리이드의 일부를 남기고 수지등으로 밀봉된다. 여기서, 상기 방열블록(heat radiation block) 또는 방열판(heat radiation plate)은 방열체(heat radiator)로서 작용하며, 이 방열체는 이 둘을 포함하는 개념이다.
상기 설명된 반도체 장치의 구성을 보다 상세하게 살펴보면, 상기 방열블록 또는 방열판은 외부 단부와 경계를 이루는 제1표면을 가지며, 또한 제2표면 및 측면을 가지며, 상기 반도체 소자는 상기 제1표면 위에서 상기 외부 단부의 내부에 장착되고 상기 외부 단부로부터 이격되어 있다. 상기 절연체는 상기 방열블록 또는 방열판의 상기 제1표면 위에 장착되어 두께 T를 가지며, 상기 절연체 및 상기 반도체 소자의 내부 단부 사이에는 상기 제1표면을 따라서 공간이 있다. 그리고, 복수의 리이드가 상기 절연체에 접촉하며, 상기 복수의 리이드 각각은 상기 절연체의 상기 내부 단부로부터 상기 반도체 소자를 향해 내부 방향으로 배치된 선단부를 가지며, 상기 복수의 리이드 각각은 상기 절연체의 상기 내부 단부와 대응하는 선단부 사이의 부분을 가지며, 상기 부분은 상기 절연체와 상기 반도체 소자 사이에서 상기 공간과 겹치고 상기 절연체에 의해 상기 제1표면으로부터 이격되어 있다. 복수의 와이어는 각기 제1단부와 제2단부를 가지고 있으며, 상기 복수의 와이어의 제1단부 각각은 상기 복수의 리이드 중 하나의 상기 부분에 각기 본딩(bonding)되며, 상기 제2단부는 상기 반도체 소자에 본딩된다.
상기 설명된 바와 같이 본 발명에 따르면, 방열블록 또는 방열판은 그 바깥 둘레가 리이드와 겹치는 크기로 형성되고, 리이드 위에 부분적으로 테이프 형상의 절연체를 개재하여 구비되므로 방열블록 또는 방열판의 지지는 안정하다. 따라서, 수지 밀봉의 경우 블록 등의 이동이 억제되어 안정한 수지 밀봉을 할 수 있다. 특히, 방열블록의 경우에는 블록 표면에 수지가 둘레에 퍼져 들어가 버린다고 하는 사태를 피할 수 있게 된다. 또한, 방열블록 또는 방열판은 그 바깥둘레가 리이드와 겹치는 크기로 형성되어 있으므로 와이어 본딩의 경우에 리이드부를 누르기 위한 가압기로서 방열블록 또는 방열판을 사용할 수 있어서 복잡한 지그(jig)를 준비할 필요가 없다. 또한, 방열블록 또는 방열판의 주변부에 절연체를 붙이므로 절연체에 의해 와이어 본딩이 방해받지 않아서 리이드는 단단하게 눌러질 수 있다. 따라서, 양호한 품질의 본딩이 이루어질 수 있다. 또한, 방열블록 또는 방열판이 우수한 열전도성 재료로 이루어지므로 반도체 소자로부터 발생하는 열이 효율적으로 방출될 수 있어서 우수한 방열 특성이 제공될 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치에서는, 리이드프레임에 설치한 지지아암에 의해 방열블록 또는 방열판이 지지되고, 반도체 소자는 방열블록 또는 방열판에 고정된다. 다른 방법으로써, 방열블록 또는 방열판이 테이프 형상의 절연체를 개재하여 리이드프레임의 리이드에 접착되고, 반도체 소자는 방열블록 또는 방열판에 고정된다. 상기 설명된 바와 같이, 본 발명에 따르면 방열블록 또는 방열판이 리이드프레임의 지지아암에 의해 지지되거나 방열블록 또는 방열판이 리이드 프레임에 고정되기 때문에 수지 밀봉의 경우에 방열블록 또는 방열판의 위치변동(positional displacement)을 피할 수 있으며, 안정한 품질의 반도체 장치를 제조할 수 있다. 특히, 방열블록의 경우에 블록의 표면에 수지가 퍼져 들어가는 것이 회피되므로, 안정한 품질의 반도체 장치를 제조할 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치에서는, 리이드프레임의 다이패드에 반도체 소자가 고정되고, 다이패드의 이면(rear surface) 및 리이드프레임의 리이드에 테이프 형상의 절연체를 개재하여 방열블록 또는 방열판이 접착되어 있다. 상기 설명된 바와 같이, 본 발명에 따르면, 반도체 소자가 리이드프레임의 다이패드에 고정되어 있고, 방열블록 또는 방열판이 다이패드의 이면 및 리이드프레임의 리이드 양쪽에 테이프 형상의 절연체를 개재하여 접착되므로 방열블록 또는 발열판의 지지는 더욱 안정하게 된다. 따라서, 수지 밀봉의 경우 방열블록 또는 방열판의 위치 변동을 피할 수 있어서 안정한 품질의 반도체 장치를 제조할 수 있다. 또한, 이 경우에, 블록의 표면에 수지가 퍼져 들어가는 것이 회피되므로 안정한 품질의 반도체 장치를 제조할 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치에서는, 방열블록 또는 방열판의 주위에 여러 개의 돌기아암이 설치되며, 돌기아암은 그 일부가 구부러져서 지지부를 형성하므로 리이드는 전기적으로 도통 할 수 있도록 지지부에 각기 고정된다. 상기 설명된 바와 같이, 본 발명에 따르면, 방열블록 또는 방열판의 주위에 여러 개의 돌기아암이 설치되며, 돌기아암의 일부를 구부림으로써 지지부가 형성되어서 리이드는 지지부에 전기적으로 연결되도록 고정되므로 열은 효율적으로 방출될 수 있다.
또한, 방열블록 또는 방열판이 필요에 따라 리이드에 연결될 수 있기 때문에 전기적 접지(electrical ground)를 공통으로 이용하는 본딩을 수행할 수 있으며, 이러한 본딩은 일반적으로 매우 어려운 것이다. 따라서, 전기적 접지는 방열블록 또는 방열판을 통해 설정될 수 있으므로 안정한 전기적 특성을 갖는 반도체 장치를 제조할 수 있다. 또한, 방열블록 또는 방열판을 리이드프레임에 고정하기 위하여 지지아암만이 사용되는 경우와 지지아암과 이에 대응하는 주변 리이드 사이의 연결이 리이드프레임 위에서 이루어지는 경우에도 동일한 효과가 얻어질 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치에서는 방열블록 또는 방열판의 상하방향으로 여러 개의 관통공이 설치되어 있다. 상기 설명된 바와 같이, 본 발명에 따르면, 여러 개의 관통공이 방열블록 또는 방열판의 상하 방향으로 설치되어 있어서 수지 밀봉의 경우에 수지가 그 관통공을 통해 이동할 수 있으므로 밀봉작업이 용이하게 될 뿐만 아니라 방열블록 또는 방열판의 수지와의 밀착성도 향상될 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치에서는 여러 개의 관통공이 방열블록 또는 방열판의 4 모서리의 상하방향으로 설치되어 있다. 상기 설명된 바와 같이 본 발명에 따르면, 관통공이 방열블록 또는 방열판의 4 모서리의 상하방향으로 설치되므로 수지 밀봉의 경우에 와이어(wire)에 가해지는 압력이 일정하게 유지되고 와이어의 절단의 위험이 감소될 수 있다.
본 발명의 다른 특징에 따른 반도체 장치에서는, 방열블록 또는 방열판에 산화처리(oxidizing treatment) 또는 도금 처리(plating treatment)가 실시되어서 방열블록 또는 방열판의 표면을 흑색화 또는 암색화되게 한다. 상기 설명된 바와 같이, 본 발명에 따르면, 방열블록 또는 방열판의 표면이 산화처리 또는 도금 처리에 의해 흑색화 또는 암색화되어서 수지의 밀착성이 향상될 뿐만 아니라 와이어 본딩의 경우에 본딩 머신(bonding machine)의 인식이 용이하게 된다.
본 발명의 다른 실시형태에 따른 반도체 장치의 제조방법은, 리이드프레임의 리이드에 의해 형성된 공간부에 반도체 소자를 배설하거나 리이드프레임의 다이패드에 반도체 소자를 고정하고, 열전도가 양호한 재료로 되고 리이드와 겹치는 크기로 형성된 방열블록 또는 방열판을 리이드 위에 그 일부에서 테이프 형상의 절연체를 개재하여 맞닿게 하거나 고정하여 방열블록 또는 방열판에 반도체 소자 또는 다이패드를 맞닿게 하거나 고정하고, 이어서, 리이드가압기에 의해 리이드를 눌러서 그 선단부가 방열블록 또는 방열판에 맞닿게 하여 고정하며, 반도체 소자의 본딩패드와 리이드를 각기 와이어로써 접속한 다음 리이드가압기를 제거하고 리이드의 일부 및 방열블록의 단면 또는 리이드의 일부를 남기고 수지등에 의해 밀봉한다.
본 발명의 다른 실시형태에 따른 반도체 장치 제조방법에서는, 리이드프레임의 리이드 위에 절연체를 개재하여 방열블록 또는 방열판을 고정하고, 이어서, 다이패드, 또는 방열블록 혹은 방열판에 반도체 소자를 고정한다.
본 발명의 다른 실시형태에 따른 반도체 장치 제조방법에서는, 반도체 소자를 리이드프레임 위에 설치함과 동시에 방열블록 또는 방열판을 리이드프레임 위에 고정한다.
본 발명의 다른 실시형태에 따른 반도체 장치 제조방법에서는, 반도체 소자의 본딩패드와 리이드를 와이어로써 접속하는 경우에 방열블록 또는 방열판을 리이드프레임 위에 접착한다.
상기 설명된 바와 같이 본 발명에 따르면, 방열블록 또는 방열판은 리이드 위에 그 일부에서 테이프 형상의 절연체를 개재하여 배설되어서 방열블록 또는 방열판의 지지는 안정해지므로 수지 밀봉의 경우에 블록 등의 이동이 억제될 수 있고 안정한 상태에서 수지 밀봉을 할 수 있다. 특히 방열블록의 경우에는, 블록의 표면에 수지가 퍼져 들어가는 사태를 피할 수 있다. 또한, 방열블록 또는 방열판은 그 바깥둘레가 리이드와 겹치는 크기로 형성되어 있어서 와이어 본딩의 경우에 방열블록 또는 방열판이 리이드부의 가압기로서 그대로 사용될 수 있으며, 복잡한 지그를 준비할 필요가 없다. 또한, 방열블록 또는 방열판을 고정하는 공정은 구체적으로 한정되지 않으므로 현재 상태로 사용되고 있는 생산 라인(production line)이 변경없이 사용될 수 있다. 방열블록 또는 방열판의 형상은 구체적으로 한정되지 않으므로 반도체 장치의 다양한 종류가 사용 목적에 따라 동일한 제조과정을 이용하여 제조될 수 있다. 그러므로, 값싼 반도체 장치를 제조할 수 있다.
본 발명의 다른 실시형태에 따른 반도체 장치는, 상면 바깥둘레부에 테이프 현상의 절연체를 설치한 방열블록을 수지 주입용 금형의 하주형 내에 설치하고, 리이드에 의해 형성한 공간부에 배설된 반도체 소자 또는 다이패드에 고정된 반도체 소자의 본딩패드와 리이드를 각기 와이어로 접속하여서 된 리이드프레임을 방열블록 및 하주형 위에 올려놓고, 이어서, 하주형 위에 상주형을 설치하여 양자의 사이에 리이드프레임을 끼우고, 상주형과 하주형으로써 형성하는 중공부에 수지등을 주입한다. 상기 설명된 바와 같이 본 발명에 따르면, 수지 주입용 금형의 하주형 및 상주형 사이에 리이드프레임이 끼워져 있고, 절연체와 방열블록은 리이드프레임의 탄성에 의해 아래로 눌러지므로 반도체 소자 및 와이어는 올바른 위치에서 유지된다. 따라서, 방열블록의 하면(lower surface)이 노출된 상태에서 패키지되는 반도체 장치를 제조할 수 있다.
<실시예 1>
제1도는 본 발명의 제1실시예를 모식적으로 나타낸 단면도이다. 도면에서 (1)은 다수의 리이드(2)를 지닌 리이드프레임이고, 중앙부에는 지지아암(4)에 지지된 다이패드(3)가 설치되어 있다.
(5)는 예컨대 구리, 구리 합금, 알루미늄, 알루미늄 합금과 같이 열전도가 양호한 재료로 된 단면 철자 형상의 방열블록이고, 제2도에 나타낸 바와 같이, 리이드프레임(1)의 다이패드(3)보다도 크며, 바깥둘레가 리이드(2)의 일부와 겹치는 크기의 베이스부(51)와 이 베이스부(51) 위에 돌출설치된 블록(52) 등으로 되어 있다. 이 방열블록(5)의 베이스부(51)의 하면 바깥둘레 가장자리와 각 리이드(2)의 일부 사이에는 폴리이미드 필름과 같은 테이프 형상의 절연체(14)가 개재 장착되었고, 베이스부(51)의 중앙부는 접착제에 의해 다이패드(3)에 접착 고정되어 있다.
(6)은 다이패드(3)의 다른쪽 면에 접착제로 접착 고정된 반도체 소자이며, 그 본딩패드와 이에 대응하는 각 리이드(2)는 각기 와이어(7)로 접속되어 있다.
제3도는 상기 반도체 장치의 와이어 본딩의 한 예를 나타낸 것으로, 리이드 가압기(15)에 의해 각 리이드(2)를 아래로 누르면 리이드(2)는 절연체(14)를 받침점으로 하여 선단부가 방열블록(5)에 맞닿아서 고정되므로 이 상태에서 와이어(7)를 안정하게 본딩할 수 있다.
본딩이 끝나서 리이드가압기(15)를 이탈시키면 리이드(2)는 그 탄성에 따라, 제4도에 나타낸 바와 같이 원래의 상태로 되돌아와서 대략 수평으로 유지되어 리이드(2)와 방열블록(5) 사이는 절연체(14)에 의해 절연이 유지되고 있다. 또한, 제5도는 제4도의 평면도이다.
상기와 같이 하여 본딩된 반도체 소자(6)는 리이드(2)의 일부 및 방열블록(5)의 일부를 남기고 에폭시 수지등으로 패키지(8)되어 밀봉된다. 그리고, 패키지(8)로부터 노출한 리이드(2)를 접어 구부려서 단자로 하면 방열블록(5)의 상면이 패키지(8)에서 노출한 반도체 장치를 제조할 수 있다.
상기의 설명에서는 방열블록(5)을 다이패드(3)에 접착하고, 그 가장자리를 절연체(14)를 개재하여 리이드(2) 위에 재치한 경우를 나타내었으나, 방열블록(5)을 다이패드(3)에 접착함과 아울러 각 리이드(2)와 절연체(14) 및 절연체(14)와 방열블록(5)을 각기 접착제로 접착하여도 좋다.
또한, 방열블록(5)을 다이패드(3)에 고정함에 있어서는 반도체 소자(6)를 다이패드(3)에 접착하기 전에 접착하여도 좋고, 그렇지 않으면 반도체소자(6)를 다이패드(3)에 접착하는 경우의 열을 이용하여 방열블록(5)을 동시에 접착하여도 좋다.
또한, 와이어 본딩시에 그 열을 이용하여 방열블록(5)을 접착하여도 좋다.
또한, 방열블록(5)과 겹치는 부분의 리이드(2)가 짧은(예컨대 3∼4mm 이하) 경우에는 다이패드(3)에만 방열블록(5)을 고정하는 편이 본딩시에 리이드 가압에의하여 리이드(2)를 고정하는 경우에 유리하고, 그 보다 긴 경우(예컨대 5∼10 mm)에는 방열블록(5)을 다이페드(3)와 리이드(2)의 양자에 고정하는 편이 유리하다.
<실시예 2>
제6도∼제8도는 본 발명의 제2실시예의 설명도이다. 제6도에 있어서 (16)은 반도체 소자등을 수지 밀봉하기 위한 금형의 하주형이며, 저부가 방열블록(5)의 베이스부(51)와 정합하는 형상의 요부(凹部)(17)가 설치되어 있고, 방열블록(5)은 하주형(16)의 요부(17)에 삽입함으로써 위치 결정된다. 더욱이, 본 실시예에 있어서는 방열블록(5)의 블록(52)의 상면 둘레 가장자리에는 테이프 형상의 절연체(14)가 접착제에 의해 접착되어 있다.
이러한 상태에서 다이패드(3)에 반도체 소자(6)를 접착하고, 그 본딩패드와 각 리이드(2)를 와이어(7)로 접속한 리이드프레임(1)을, 제7도에 나타낸 바와 같이 다이패드(3)를 방열블록(5) 위에 위치시킴과 아울러 각 리이드(2)를 절연체(14) 위에 위치시켜 얹어 놓는다. 이때, 다이패드(3)는 방열블록(5)에 접착하지 않고, 또한, 각 리이드(2)도 절연체(14)에는 접착하지 않는다.
다음에 제8도에 나타낸 바와 같이 하주형(16)의 위에 상주형(18)을 얹어 놓아 리이드(2)를 끼워 넣는다. 이에 따라, 절연체(14) 및 방열블록(5)은 리이드(2)의 탄성에 의하여 아래로 눌러져서 반도체 소자(6) 및 와이어(7)는 바른 위치에 정확히 유지된다. 이러한 상태에서 하주형(16)과 상주형(18)으로 형성된 공간에 수지를 주입함으로써 방열블록(5)의 하면이 노출한 상태에서 패키지된 반도체 장치가 제조된다.
본 실시예에 있어서, 방열블록(5)의 높이(h)는 방열블록(5)을 안정시키기 위하여 하주형(16)의 요부(17)의 깊이(h1)와 같거나 또는 약간 낮은(예컨대 h1- h = 0∼0.5 mm 정도) 편이 좋다. 또한, 절연체(14)의 두께(높이)(t)는 0.05∼0.5 mm 정도가 좋으며, (h1)과 (h+t)가 대략 같은 상태가 바람직하다.
<실시예 3>
제9도는 본 발명의 제3실시예를 모식적으로 나타낸 단면도이다. 제10도는 그 A-A 단면도이다. 본 실시예는 다이패드가 없는 리이드프레임(1)을 사용하고 있고, 방열블록(5)은 리이드프레임(1)의 지지아암(4)에 지지되어 있다. 또한, 방열블록(5)의 하면 바깥둘레 가장자리에는 테이프 형상의 절연체(14)가 접착되어 있어 리이드(2)와의 사이는 절연되어 있다.
(6)은 접착제에 의해 방열블록(5)의 하면에 직접 접착된 반도체 소자이며, 그 본딩패드와 이에 대응하는 리이드(2)는 제1실시예의 경우와 마찬가지로 각기 와이어(7)에 의해 접속되어 있다.
상기와 같이 하여 다수의 리이드(2)에 접속된 반도체 소자(6)는 리이드(2)의 일부 및 방열블록(5)의 일부(상면)를 남기고 에폭시 수지들에 의해 패키지(8)되어 밀봉된다. 그리고, 패키지(8)에서 돌출한 리이드(2)를 접어 구부려서 단자로 하여 반도체 장치가 제조된다.
<실시예 4>
제11도는 본 발명의 제4실시예를 모식적으로 나타낸 단면도이다. 제12도는그 B-B 단면도이다. 본 실시예에 있어서는 리이드프레임(1)에는 다이패드가 없고 방열블록(5)은 리이드(2)와의 사이에 개재 장착된 테이프 형상의 절연체(14)에 접착제로써 접착되어 리이드(2)에 의하여 지지되어 있다.
그런데, 제1∼제4의 실시예에 있어서, 방열블록(5)은 두께(높이)가 1.6 mm의 것을 사용하였다. 이때, 패키지(8)의 두께(P)는 3.35 mm 이었다. 또한, 리이드프레임(1)의 두께(F)는 0.125∼0.15 mm 이었으나, 주로 0.15 mm의 것을 사용하며, 절연체(14) 위로부터 선단부까지의 리이드(2)의 길이(L)는 2 mm 이었다. 또한, 폴리이미드 필름과 같은 테이프 형상의 절연체(14)의 두께(T)는 0.05, 0.075, 0.125 mm 의 3종류가 있으나, 주로 0.05, 0.075 mm 의 2종류의 것을 사용하였다.
이와 같은 사실로부터 방열블록의 두께(H)는 절연체(14)의 두께를 무시하면 다음 식으로 나타낼 수 있다.
H = P - F/2
또한, 절연체(14)의 가장 적합한 두께(T)는 다음 식으로 나타낼 수 있다.
T ≤(75/2000) ×L
<실시예 5>
제13도는 본 발명의 제5실시예를 모식적으로 나타낸 단면도이다. (10)은 예컨대 구리, 구리 합금, 알루미늄, 알루미늄 합금과 같이 열전도율이 높은 재료로 된 방열판으로, 바깥둘레가 리이드(2)의 일부와 겹치는 크기로 형성되어 있고, 리이드프레임(1)의 지지아암(4)에 지지되어 있다(제9도, 제10도 참조). 이 방열판(10)의 상면 바깥둘레 가장자리와 각 리이드(2)의 사이에는 폴리이미드 필름과 같은 테이프 형상의 절연체(14)가 개재 장착되어 있고, 방열판(10)의 상면 중앙부에는 반도체 소자(6)가 접착제에 의해 접착되어 그 본딩패드와 이에 대응하는 각 리이드(2)는 각기 와이어(7)에 의해 접속되어 있다.
제14도는 상기 반도체 장치의 와이어 본딩의 한 예를 나타낸 것으로, 리이드 가압기(15)에 의해 각 리이드(2)를 아래로 누르면 리이드(2)는 절연체(14)를 받침점으로 하여 구부러지고, 선단부가 방열판(10)에 맞닿아서 고정되므로 이 상태에서 와이어(7)를 안정하게 본딩할 수 있다. 본딩이 끝나서 리이드가압기(15)를 이탈시키면 리이드(2)는 그 탄성에 의하여, 제15도에 나타낸 바와 같이 원래의 상태로 되돌아가서 대략 수평으로 유지되어 리이드(2)와 방열판(10) 사이에는 절연체(14)에 의해 절연이 유지되고 있다.
상기와 같이 하여, 본딩된 반도체 소자(6)는 리이드(2)의 일부를 남기고 에폭시 수지등으로 패키지(8)되어 밀봉된다. 그리고, 패키지(8)에서 노출한 리이드(2)를 접어 구부려서 단자로 하면 방열판(10)을 내장한 반도체 장치가 제조된다.
상술한 실시예에서는 리이드프레임(1)에 설치한 지지아암(4)에 의하여 방열판을 지지하였을 경우를 나타내었으나 지지아암에 지지된 다이패드에 방열판(10)을 접착하여 각 리이드(2)와 방열판(10)사이에 폴리이미드 필름과 같은 테이프 형상의 절연체(14)를 개재 장착하도록 하여도 좋다.
또한, 지지아암 및 다이패드가 없는 리이드프레임(1)을 사용하여 방열판(10)을 각 리이드(2)사이에 개재 장착한 절연체(14)에 접착하여 지지하도록 하여도 좋다.
그런데, 상기의 제5실시예에서 방열판(10)은 두께(H1)가 0.1∼0.5 mm의 것을 사용하였다. 이 방열판(10)은 그 두께가 두꺼울수록 방열성이 좋아지게 되고, 얇을수록 신뢰가 높아지므로 그 선택에는 주의를 요한다. 또한, 패키지(8)의 두께(P1)는 3.35 mm, 리이드프레임(1)의 두께(F1)는 0.125∼0.15 mm 이였으나 주로 0.15 mm의 것을 사용하였다. 또한, 폴리이미드 필름과 같은 테이프 형상의 절연체(14)의 두께(T1)는 0.05, 0.075, 0.125의 3종류가 있으나 주로 0.05, 0.075 mm의 2종류의 것을 사용하였다.
이러한 사실로부터, 방열판(10)의 두께(H1)는 다음 식으로 나타낼 수 있다.
0.1. ≤H1≤X
여기에서 X는
X = P1- F1/ 2 - T1이다.
<실시예 6>
제16도 및 제17도는 본 발명의 제6실시예에 의한 방열판의 평면도이다. 본 실시예에 있어서 방열판(10)은 그 바깥둘레에 대략 같은 간격으로 여러개의 돌기아암(20)이 설치되어 있다. 이 돌기아암(20)은 리이드프레임(1)의 리이드(2)와 같은 수라도 좋고, 또는 적당한 수를 설치하여도 좋다. (14)는 방열판(10)의 바깥둘레 가장자리에 접착한 폴리이미드 필름과 같은 테이프 형상의 절연체이다.
돌기아암(20)의 일부는, 제17도, 제18도에 나타낸 바와 같이 절연체(14)쪽에 대략 S자 형상으로 접어 구부려서 지지부(20a)가 형성되어 있고, 이 지지부(20a)의 높이(h2)는 절연체(14)의 두께(높이)(t)와 대략 같게 형성되어 있다.
제19도는 다이패드가 없는 리이드프레임(1)의 리이드(2)부분을 나타낸 것으로 본 실시예에 있어서는, 제20도 및 제21도에 나타낸 바와 같이 제16도∼제18도에서 설명한 방열판(10)의 위에 리이드프레임(1)을 겹쳐서 각 리이드(2)를 돌기아암(20)에 맞닿게 하고, 지지부(20a)위에 맞닿는 리이드(2)를 도전성의 접착제에 의해 지지부(20a)에 접착하여 고정함과 아울러 이 리이드(2)와 방열판(10)을 지지부(20a)를 개재하여 전기적으로 도통시킨 것이다.
이상, 본 발명에 의한 반도체 장치의 실시예 및 그 제조방법에 대해서 설명하였으나, 아래에 본 발명의 주요부분을 이루는 방열블록 및 방열판의 실시예에 대하여 설명한다.
<실시예 7>
상기의 각 실시예에서는 단면이 철자 형상의 방열블록(5)을 사용하였을 경우를 나타내었으나, 방열블록(5)의 형상은 이에 한정하는 것은 아니고, 역철자 형상, 장방 형상, 원통상등, 용도등에 따라서 적당히 선택할 수 있다.
그런데, 이와 같은 방열블록은 종래에 일반적으로 프레스 가공에 의하여 제작하여 왔다. 이 때문에, 제23도에 나타낸 바와 같이 각부(53)가 둥글게(둔각) 되어 그 때문에 패키지하였을 경우에 수지의 각부(81)가 예각으로 되어서 결합되기 쉽게 되어 습기의 침입등의 염려가 있었다. 또, 프레스 가공 때문에 상하 A, B면의평행도가 불량하고, 또한 표면거칠기도 거칠게 되기 때문에 수지 밀봉의 경우 돌아 들어감으로써 표면에 수지가 부착하기 쉬운 등 여러 가지 문제가 있고, 코스트도 1 개당 700∼800엔을 소요하여 왔다.
이와 같은 문제를 해결하기 위하여 본 실시예에 있어서는 방열블록(5)을 에칭(etching)함으로써 제작하였다. 이에 따라, 제22도에 나타낸 바와 같이 각부(角部)(54)가 반대방향으로 둥글게(예각) 되기 때문에 패키지하였을 경우에 각부(82)가 예각이 되므로 일부가 결손될 염려가 없어지게 되었다.
또한, 제작함에 있어서는 프레스 가공과 같이 기계적 스트레스가 없으므로 상하 A, B면의 평행도를 고정밀도로 완성할 수 있고, 그 위에 표면거칠기도 매끄럽게 할 수 있으므로 수지 밀봉의 경우 수지의 돌아 들어감이 발생하지 않는 등, 많은 특징을 얻을 수 있었고, 코스트도 1개당 60엔 정도까지 크게 저감할 수 있다.
<실시예 8>
전술한 바와 같은 방열블록 노출형 반도체 장치 또는 방열판 내장형 반도체 장치에 있어서는 반도체 소자와 방열블록 또는 방열판 등을 수지 밀봉함으로써 패키지 하는 경우 방열블록 또는 방열판과, 수지가 완전히 밀착하고 있지 않으면 방열블록 또는 방열판이나 반도체 소자가 동요한다거나 패키지에 균열이 발생한다거나 또는 절연파괴를 발생한다거나 하는 경우가 있다.
그래서, 본 실시예에서는 제24도에 나타낸 바와 같이, 방열블록(5) 또는 방열판(10)의 이것에 접착한 다이패드(3) 또는 반도체 소자(6)와, 테이프 형상의 절연체(14)의 사이에, 예컨대 에칭에 의해 여러개의 관통공(21)을 설치하는 것이다.이것에 의해 수지 밀봉을 할 때 수지가 이 관통공(21)을 통해 이동하기 때문에 밀봉작업이 용이하게 되고, 또한 방열블록(5) 또는 방열판(10)과 수지와의 밀착성도 향상된다.
이와 같은 관통공(21)은 적당수 설치하면 좋으나, 예컨대 제24도에 나타낸 바와 같이, 방열블록(5) 또는 방열판(10)의 4 모서리와 그 중간에 각기 관통공(21)을 설치하면 관통공(21)의 단부에서 반도체 소자(6)의 단부까지의 거리가 중앙부와 모서리부분에서 다르기 때문에 그 부분에 있어서의 와이어(7)의 길이도 다르게 된다. 그 결과, 수지 밀봉의 경우에 와이어(7)에 가하는 압력이 장소에 따라서 다르기 때문에 와이어(7)의 단선이 발생하기 쉽다. 이러한 사실로부터, 제25도에 나타낸 바와 같이 방열블록(5) 또는 방열판(10)의 4 모서리에 관통공(21)을 설치하는 것이 바람직하다.
<실시예 9>
본 실시예는 제8실시예의 경우와 마찬가지로 방열블록(5) 또는 방열판(10)과 수지의 밀착성을 향상시키기 위하여 방열블록(5) 또는 방열판(10)을, 예컨대 멜텍스(주)의 [에보놀(EBONOL)](상품명)에 수초동안 침지하여 표면에 산화 처리를 하고, 또는 전해 도금에 의해 표면에 니켈 도금 또는 크롬 도금등을 하여 표면을 흑색화 처리 또는 암색화 처리한 것이다. 이와 같이 구성함으로써 패키지의 경우에 수지의 밀착성이 향상되고 또한 와이어 본딩의 경우에 있어서의 본딩머신의 인식이 용이하게 될 뿐 아니라 표면의 열화를 방지할 수 있다.
<실시예 10>
본 실시예도 제8실시예의 경우와 마찬가지로, 방열블록(5) 또는 방열판(10)과 수지의 밀착성을 향상시키기 위한 것이다. 방열블록(5)과 수지의 밀착성을 향상시키기 위하여는, 예컨대 제22도에 있어서의 A, B, C면의 표면거칠기를 적당한 값으로 형성하는 것이 필요하다. 우선, A면에 대하여 보면, A면은 패키지(8)에서 노출하고 있으므로 수지 밀봉할 때 수지가 돌아 들어가는 것을 방지할 필요가 있다. 발명자가 여러 가지로 실험한 결과에 의하면, 제26도에 나타낸 바와 같이 허용할 수 있는 불량율(0.3 %)을 유지하기 위하여는 A면의 표면거칠기를 0.02 mm (20 ㎛) 이하로 하는 것이 필요하다는 사실이 명백하게 되었다.
이어서, B면에 대하여는 제3도에 나타낸 바와 같이 와이어 본딩시에 리이드(2)를 리이드압착기(15)로 가압하여 초음파를 가하도록 하고 있으므로 이면의 요철이 너무 크면 초음파에 의해 리이드(2)가 진동하여 버리는 염려가 있다.
그래서 B면의 거칠기는, 제27도에 나타낸 바와 같이 허용불량율을 0.1 % 이하로 하면 0.05 mm (50 ㎛) 이하로 하는 것이 바람직하다.
또한, C면은 거칠면 거칠수록 수지의 밀착성이 향상되지만 0.02 mm (20 ㎛)이상의 거칠기, 나아가서는 A면 또는 B면의 5∼10 배의 거칠기가 바람직하다. 더욱이, 방열판(10)(제14도 참조)의 D면은 상기 B면과 같은 거칠기로, 또한 E면은 상기 C면과 같은 거칠기로 형성하는 것이 바람직하다.
<실시예 11>
이어서, 제22도를 참조하여 방열블록(5)의 A면과 B면의 평행도에 대하여 검토한다. 여기서, 평행도라 함은 A면과 B면 사이 거리의 최대치로부터 최소치를 감한 값을 말하며, 이 값이 클 경우에는 수지 밀봉의 경우, 수지가 A면 상에 돌아 들어가서 충분한 방열효과를 얻을 수 없다고 하는 문제가 있었다.
발명자는 이점에 대하여 여러 가지 실험을 하였던 결과, 제28도에 나타낸 바와 같이 허용불량율을 0.3 % 이하로 유지하기 위하여는 평행도가 0.02 mm (20 ㎛)이하임이 바람직하다는 것이 명백하게 되었다. 따라서, 본 실시예에 있어서는 방열블록(5)의 상하면의 평행도를 0.02 mm 이하로 하였다. 더욱이, 제14도에 나타낸 바와 같은 방열판(10)의 D면과 E면의 평행도도 방열블록(5)의 상하면과 마찬가지로 0.02 mm 이하임이 바람직하다.
<실시예 12>
방열블록(5)[이 경우 베이스부(51)] 및 방열판(10)은, 전술한 바와 같이 리이드프레임(1)의 다이패드(3) 또는 리이드(2)로 형성하는 구멍보다 크고, 바깥둘레가 리이드(2)의 일부와 겹치는 크기의 것이지만, 패키지(8)와의 관계에 대하여 검토하였다. 그 결과, 금형내에 수지를 주입함에 있어서 수지가 전체에 확실하게 골고루 미치기 위해서는, 제29도에 나타낸 바와 같이 1 mm의 공간이 필요하다는 것이 명백하게 되었다. 이 때문에, 방열블록(5) 및 방열판(10)의 외형은 패키지(8)의 외형보다 종횡으로 각기 2 mm 이상 작아야 한다. 더욱이, 극단적인 예를 들면, 수지는 0.33 mm의 공간이 있으면 유동하여 골고루 미치게 되므로, 제30도에 나타낸 바와 같이 수지 주입구(22)에 근접하는 2변을 1 mm씩의 공간으로 하고, 다른 2변의 공간을 0.03 mm 이상으로 하더라도 패키지(8)를 할 수 있다.
이상과 같이 본 발명의 하나의 형태에 의하면, 방열블록 또는 방열판은 그 바깥둘레가 리이드와 겹치는 크기로 형성되고, 리이드 상의 일부에 테이프 형상의 절연체를 개재하여 배설되어 있으므로 와이어 본딩의 경우에 방열블록 또는 방열판을 본딩하는 지그로서 이용할 수 있고, 특수한 지그가 불필요하므로 저렴한 반도체 장치를 얻을 수 있다. 또한, 방열블록 또는 방열판의 바깥둘레부에 절연체를 설치하였으므로 와이어 본딩의 경우에 방해가 되는 일이 없이 리이드를 확고히 가압할 수 있으며, 품질이 좋은 본딩이 가능해지게 된다. 또한, 방열블록 또는 방열판은 열전도가 양호한 재료로 구성되어 있고, 반도체 소자로부터 발생되는 열의 방출이 효율좋게 이루어져 뛰어난 방열 특성을 얻을 수 있다.
또한, 본 발명의 다른 실시형태에 의하면, 방열블록 또는 방열판이 리이드프레임의 지지아암에 지지되어 있고, 또는 방열블록 또는 방열판이 리이드프레임에도 고정되어 있으므로 수지 밀봉시의 방열블록 또는 방열판의 위치변동이 없이 안정한 품질의 반도체 장치를 얻을 수 있다. 특히, 방열블록의 경우에는 블록표면에 수지가 돌아 들어가는 일이 없이 안정한 품질의 반도체 장치를 얻을 수 있다.
또한, 본 발명의 다른 실시형태에 의하면, 반도체 소자가 리이드프레임의 다이패드에 고정되어 방열블록 또는 방열판이 다이패드의 이면 및 리이드프레임의 리이드에 테이프 형상의 절연체를 개재하여 접착되어 있으며, 방열블록 또는 방열판의 지지는 더욱 한층 안정한 것으로 되어 있다. 따라서, 수지 밀봉시에 방열블록 또는 방열판의 위치변동이 없이 안정한 품질의 반도체 장치를 얻을 수 있다. 이 경우에 있어서도 방열블록의 표면에 수지가 돌아 들어가는 일이 없이 안정한 품질의반도체 장치를 얻을 수 있다.
본 발명의 다른 실시형태에 의한 반도체 장치에 의하면, 여러 개의 돌기아암이 방열블록 또는 방열판의 주위에 설치되어 있고, 지지부는 이 돌기아암의 일부를 접어구부려서 형성되어 있으며, 리이드를 이 지지부에 전기적으로 도통할 수 있게 고정하고 있으므로 열방출이 효율좋게 된다. 또한, 방열블록 또는 방열판이 필요에 따라서 리이드와의 접합을 할 수 있어, 종래 곤란하였던, 전기적 접지공용 본딩이 가능하도록 되었다. 또한, 이에 따라 방열블록 또는 방열판을 개재한 전기적 접지의 설치가 가능하고, 안정한 전기특성을 얻을 수 있는 반도체 장치를 얻을 수 있다. 또한, 방열블록 또는 방열판과 리이드프레임의 고정을 지지아암만으로 하여 지지아암과 그 주변 리이드를 프레임 위에서 접합시켜도 마찬가지의 효과를 얻을 수 있다.
본 발명의 다른 실시형태에 의한 반도체 장치에 의하면 여러개의 관통공이 방열블록 또는 방열판의 상하 방향으로 설치되어 있고, 수지 밀봉시에 수지가 그 관통공을 통하여 이동하므로 밀봉작업이 용이하게 되고, 또한 방열블록 또는 방열판과 수지의 밀착성도 향상된다.
본 발명의 다른 실시형태에 의한 반도체 장치에 의하면, 관통공이 방열블록 또는 방열판의 4 모서리의 상하방향으로 설치되어 있고, 수지 밀봉시에 와이어에 가하는 압력이 일정화하여 와이어의 단선이 일어나기 어렵게 된다.
본 발명의 다른 실시형태에 의한 반도체 장치에 의하면, 방열블록 또는 방열판에 산화처리 또는 도금 처리가 되어서 표면이 흑색화 또는 암색화되어 수지의 밀착성이 향상되고, 또한, 와이어 본딩시의 본딩머신의 인식이 용이해진다.
본 발명의 다른 실시형태에 의한 반도체의 제조방법에 의하면, 방열블록 또는 방열판은 리이드 위의 일부에 테이프 형상의 절연체를 개재하여 배설되고, 방열블록 또는 방열판의 지지가 안정되어 있으므로 수지 밀봉시의 블록등의 이동이 억제되어 안정한 상태에서 수지 밀봉을 할 수 있다. 특히, 방열블록의 경우에는 블록 표면에 수지가 둘러싼다고 하는 사태를 피할 수 있다. 또한, 방열블록 또는 방열판은 그 바깥둘레가 리이드와 겹치는 크기로 형성되어 있고, 와이어 본딩시에 리이드부의 가압에 그대로 방열블록 또는 방열판을 사용할 수 있어, 복잡한 지그를 준비할 필요가 없다. 또한, 방열블록 또는 방열판을 고정하는 공정이 제한되어 있지 않으므로 현재 상태의 제조라인을 그대로 사용할 수 있다. 방열블록 또는 방열판의 형상이 제한되어 있지 않으므로 용도에 맞춘 반도체 장치를 동일 공정으로 제조할 수 있고, 저렴한 반도체 장치를 얻을 수 있다.
또한, 본 발명의 다른 실시형태에 의한 반도체의 제조방법에 의하면, 수지 주입용 금형의 하주형 내 및 상주형에 의해 리이드프레임을 끼워두도록 하였으므로 절연체 및 방열블록은 리이드프레임의 탄성에 의하여 아래로 눌러져서 반도체 및 와이어는 바른 위치에 유기된다. 따라서, 방열블록의 하면이 노출한 상태에서 패키지된 반도체 장치를 제조할 수 있다.

Claims (39)

  1. 리이드프레임의 리이드로 형성된 공간부에 반도체 소자를 배설하거나 상기 리이드프레임의 다이패드에 반도체 소자를 고정하고, 열전도가 양호한 재료로 되어 있으며 상기 리이드와 겹치는 크기로 형성된 방열블록 또는 방열판을 상기 리이드 위에 그 일부에 테이프 형상의 절연체를 개재하여 맞닿게 하거나 고정해서 그 방열블록 또는 방열판에 상기 반도체 소자 또는 다이패드를 맞닿게 하거나 고정하고,
    리이드가압기에 의해 상기 리이드를 눌러서 그 선단부를 상기 방열블록 또는 방열판에 맞닿게 하여 고정하고, 상기 반도체 소자의 본딩패드와 리이드를 각기 와이어로 접속한 다음 리이드가압기를 제거하고,
    상기 리이드의 일부 및 방열블록의 단면 또는 리이드의 일부를 남겨서 수지로 밀봉하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 리이드프레임의 리이드 위에 절연체를 개재하여 상기 방열블록 또는 방열판을 고정하고, 이어서, 상기 다이패드, 방열블록 도는 방열판에 상기 반도체 소자를 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 반도체 소자를 상기 리이드프레임 위에 설치함과 동시에 상기 방열블록 또는 방열판을 상기 리이드프레임 위에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 반도체 소자의 본딩패드와 상기 리이드를 와이어로써 접속할 때 상기 방열블록 또는 방열판을 상기 리이드프레임 위에 접착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 상면 바깥둘레부에 테이프 형상의 절연체가 설치된 방열블록을 수지 주입용 금형의 하주형 내에 설치하고,
    리이드로 형성한 공간부에 배설된 반도체 소자 또는 다이패드에 고정된 반도체 소자의 본딩패드와 리이드를 각기 와이어로써 접속하여서 된 리이드프레임을 상기 방열블록 및 하주형 위에 올려놓고,
    상기 하주형의 위에 상주형을 설치하여 양자의 사이에 상기 리이드프레임을 끼우고, 상기 상주형과 상기 하주형으로 형성하는 중공부에 수지를 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 외부 단부와 경계를 이루는 제1표면을 갖는 방열체와,
    상기 제1표면 위에서 상기 외부 단부의 내부에 장착되며, 상기 외부 단부로부터 이격되어 있는 반도체 소자와,
    상기 방열체의 상기 제1표면 위에 장착되어 두께 T를 갖근 절연체와,
    상기 절연체에 접촉하는 복수의 리이드와,
    제1단부를 가지는 복수의 와이어를 포함하되;
    상기 절연체 및 상기 반도체 소자의 내부 단부 사이에는 상기 제1표면을 따라서 공간이 있으며,
    상기 복수의 리이드 각각은, 상기 절연체의 상기 내부 단부로부터 상기 반도체 소자를 향해 내부 방향으로 배치된 선단부를 가지며, 상기 절연체의 상기 내부 단부와 이에 대응하는 선단부 사이의 부분을 가지며, 상기 부분은 상기 절연체와 상기 반도체 소자 사이에서 상기 공간과 겹치고 상기 절연체에 의해 상기 제1표면으로부터 이격되며,
    상기 복수의 와이어의 제1단부 각각은 상기 복수의 리이드 중 하나의 상기 부분에 각기 본딩되며, 상기 복수의 와이어는 상기 반도체 소자에 본딩되는 제2단부를 가지며,
    T ≤(78 / 2000) ×L
    (T는 상기 절연체의 두께이고, L은 상기 복수의 리이드 각각의 상기 부분의 길이)인 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 절연체는 상기 방열체의 상기 외부 단부에 정렬되는 외부 단부를 갖는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서, 상기 제1단부 각각은 상기 절연체의 상기 내부 단부로부터 상기 반도체 소자를 향해 적어도 거리 T인 위치에서 상기 복수의 리이드들 중 하나의 상기 부분 각각에 본딩되는 것을 특징으로 하는 반도체 장치.
  9. 제6항에 있어서, 상기 방열체, 상기 반도체 소자, 상기 절연체, 상기 복수의 리이드들 각각의 일부 및 상기 복수의 와이어들을 밀봉하는 패키징 수지를 포함하고, 상기 패키징 수지는 상기 반도체 장치용 패키지를 형성하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 방열체는 자신을 완전히 관통한 복수의 구멍을 포함하고, 상기 패키징 수지는 상기 방열체를 자신에 고정하기 위해 상기 복수의 구멍 속으로 연장하여 상기 복수의 구멍을 채우는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 제1표면은 모서리들을 갖는 방형 형태를 가지며, 상기 복수의 구멍부분 각각은 상기 제1표면의 상기 모서리 중 하나에 배치되는 것을 특징으로 하는 반도체 장치.
  12. 제9항에 있어서, 수지 주입구에 인접한 상기 방열체의 표면은 상기 패키징 수지에 의해 형성된 상기 패키지의 외부 표면으로부터 적어도 약 1 mm인 것을 특징으로 하는 반도체 장치.
  13. 제9항에 있어서, 수지 주입구에 인접하지 않는 상기 방열체의 표면은 상기 패키징 수지에 의해 형성된 상기 패키지의 외부 표면으로부터 적어도 약 0.03 mm인것을 특징으로 하는 반도체 장치.
  14. 제6항에 있어서, 상기 반도체 소자는 상기 방열체의 상기 제1표면과 직접 접촉하는 표면을 갖는 것을 특징으로 하는 반도체 장치.
  15. 제6항에 있어서, 상기 방열체의 상기 제1표면 및 상기 반도체 소자 사이에 배치되어 이들과 접촉하는 다이패드를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제6항에 있어서, 상기 방열체는 상기 제1표면으로부터 돌출하는 복수의 돌기아암을 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 복수의 돌기아암들중 적어도 하나는 상기 복수의 리이드들 중 대응하는 것들을 지지하고, 상기 돌기아암의 적어도 하나의 각각은 하나의 대응하는 리이드를 지지하는 것을 특징으로 하는 반도체 장치.
  18. 제9항에 있어서,
    0.1 ≤H1≤((P1- F1)/2 - T
    (H1은 상기 방열체의 상기 제1표면 및 제2표면 사이의 거리이고, P1은 패키징 수지에 의해 형성된 상기 패키지의 두께이고, F1은 상기 복수의 리이드들 각각의 대략의 두께)인 것을 특징으로 하는 반도체 장치.
  19. 제6항에 있어서, 상기 방열체를 산화 처리 또는 전해 도금을 하여 표면을 흑색화 처리 또는 암색화 처리함을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서, 상기 방열체의 상기 제1표면, 제2표면 및 측면은 EBONOL을 사용한 산화에 의해 처리되는 것을 특징으로 하는 반도체 장치.
  21. 제19항에 있어서, 상기 방열체의 상기 제1표면, 제2표면 및 측면은 적어도 니켈 도금 및 크롬 도금 중 하나에 의해 전기적으로 아연 도금되는 것을 특징으로 하는 반도체 장치.
  22. 제6항에 있어서, 상기 방열체의 상기 제1표면, 제2표면은 평행이며, 상기 방열체의 상기 제1 및 제2표면을 분리하는 최소 거리 및 최대 거리간의 차이는 약 0.02 mm 보다 작은 것을 특징으로 하는 반도체 장치.
  23. 제6항에 있어서, 상기 복수의 리이드들은 접착제에 의해 상기 절연체에 접착되는 것을 특징으로 하는 반도체 장치.
  24. 제6항에 있어서, 상기 방열체는 상기 제1표면으로부터 나와 있는 돌기부분을가지며, 상기 돌기부분은 제2표면 및 측면을 갖는 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서, 상기 절연체는 접착제에 의해 상기 방열체에 장착되는 것을 특징으로 하는 반도체 장치.
  26. 제24항에 있어서, 상기 방열체의 상기 제2표면을 제외한 상기 방열체, 상기 반도체 소자, 상기 절연체, 상기 복수의 리이드들 각각의 일부 및 상기 복수의 와이어들을 밀봉하는 패키징 수지를 포함하고, 상기 패키징 수지는 상기 반도체 장치용 패키지를 형성하는 것을 특징으로 하는 반도체 장치.
  27. 제26항에 있어서, 상기 측면은 외부 방향으로 둥글게 된 곡선으로써 상기 제2표면에 접속되는 것을 특징으로 하는 반도체 장치.
  28. 제26항에 있어서, 패키징 수지에 의해 형성된 상기 패키지는 두께 P를 가지며, 상기 복수의 리이드 각각은 F의 두께를 갖고, 상기 방열체의 상기 제1 및 제2 표면은 거리 H에 의해 분리되고, 상기 거리 H는 (P-F)/2인 것을 특징으로 하는 반도체 장치.
  29. 제26항에 있어서, 상기 방열체의 상기 제1표면은 약 0.05 mm보다 작은 거칠기를 가지며, 상기 방열체의 상기 돌기부분의 상기 제2표면은 약 0.02 mm 보다 작은 거칠기를 갖는 것을 특징으로 하는 반도체 장치.
  30. 제26항에 있어서, 상기 방열체의 상기 돌기부분의 상기 측면의 거칠기는 적어도 약 0.02 mm인 것을 특징으로 하는 반도체 장치.
  31. 제26항에 있어서, 상기 방열체는 자신을 완전히 관통하는 복수의 구멍을 포함하며, 상기 패키징 수지는 상기 방열체를 상기 패키징 수지에 고정하기 위해 상기 복수의 구멍속으로 연장하여 상기 복수의 구멍을 채우는 것을 특징으로 하는 반도체 장치.
  32. 제31항에 있어서, 상기 제1표면은 모서리를 갖는 방형 형태를 가지며, 상기 복수의 구멍부분 각각은 상기 제1표면의 상기 모서리 중 하나에 배치되는 것을 특징으로 하는 반도체 장치.
  33. 제26항에 있어서, 수지 주입구에 인접한 상기 방열체의 표면은 상기 패키징 수지에 의해 형성된 상기 패키지의 외부 표면으로부터 적어도 약 1 mm인 것을 특징으로 하는 반도체 장치.
  34. 제26항에 있어서, 수지 주입구에 인접하지 않은 상기 방열체의 표면은 상기패키징 수지에 의해 형성된 상기 패키지의 외부 표면으로부터 적어도 약 0.03 mm인 것을 특징으로 하는 반도체 장치.
  35. 제16항에 있어서, 상기 복수의 돌기아암들 중 적어도 하나는 상기 복수의 리이드들 중 대응하는 것에 접촉하고, 상기 돌기아암들의 상기 적어도 하나의 각각은 상기 방열체를 상기 복수의 리이드들 중 대응하는 것에 전기 접속하는 깃을 특징으로 하는 반도체 장치.
  36. 제24항에 있어서, 상기 방열체를 산화 처리 또는 전해 도금을 하여 표면을 흑색화 처리 또는 암색화 처리함을 특징으로 하는 반도체 장치.
  37. 제36항에 있어서, 상기 방열체의 상기 제1표면, 제2표면 및 측면은 EBONOL을 사용한 산화에 의해 처리되는 것을 특징으로 하는 반도체 장치.
  38. 제36항에 있어서, 상기 방열체의 상기 제1표면, 제2표면 및 측면은 적어도 니켈 도금 및 크롬 도금 중 하나에 의해 전기적으로 아연 도금되는 것을 특징으로 하는 반도체 장치.
  39. 제24항에 있어서, 상기 방열체의 상기 제1표면 및 제2표면은 평행이며, 상기 방열체의 제1표면 및 제2표면을 분리하는 최소 거리 및 최대 거리 사이의 차이는약 0.02 mm 보다 작은 것을 특징으로 하는 반도체 장치.
KR1019930009947A 1992-06-03 1993-06-03 반도체장치 및 그 제조방법 KR100356455B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14237992 1992-06-03
JP14238092 1992-06-03
JP92-142380 1992-06-03
JP92-142379 1992-06-03
JP10315993A JP3572628B2 (ja) 1992-06-03 1993-04-28 半導体装置及びその製造方法
JP93-103159 1993-04-28

Publications (1)

Publication Number Publication Date
KR100356455B1 true KR100356455B1 (ko) 2002-12-12

Family

ID=27309907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009947A KR100356455B1 (ko) 1992-06-03 1993-06-03 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US5693984A (ko)
JP (1) JP3572628B2 (ko)
KR (1) KR100356455B1 (ko)
TW (1) TW230273B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP3506341B2 (ja) * 1994-06-28 2004-03-15 株式会社ルネサステクノロジ 半導体装置
JP3509274B2 (ja) 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
EP0698922B1 (en) * 1994-08-12 2001-06-06 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
JP3419922B2 (ja) * 1994-12-07 2003-06-23 富士通株式会社 半導体装置
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JP2665169B2 (ja) * 1994-10-24 1997-10-22 ローム株式会社 半導体装置およびその製造方法
JP3688760B2 (ja) * 1995-07-31 2005-08-31 ローム株式会社 樹脂パッケージ型半導体装置およびその製造方法
JP3442911B2 (ja) * 1995-07-31 2003-09-02 ローム株式会社 樹脂パッケージ型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
SG114453A1 (en) * 1994-12-16 2005-09-28 Seiko Epson Corp Semiconductor device with a heat sink and method of producing the heat sink
EP0723293B1 (en) * 1994-12-16 2001-08-01 Seiko Epson Corporation Semiconductor device with a heat sink and method of producing the heat sink
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US5825623A (en) * 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
EP0786807B1 (en) * 1996-01-25 2002-04-10 STMicroelectronics S.r.l. Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
EP0848423B1 (en) * 1996-07-03 2006-03-01 Seiko Epson Corporation Resin-encapsulated semiconductor device and method of manufacturing the same
KR100352116B1 (ko) * 1996-12-06 2002-12-16 앰코 테크놀로지 코리아 주식회사 열방출이용이한반도체패키지구조
JP3842356B2 (ja) * 1996-12-18 2006-11-08 ローム株式会社 半導体装置、およびその製造方法
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3625986B2 (ja) * 1997-04-11 2005-03-02 ローム株式会社 放熱板を具備する半導体装置、及び放熱板の超音波接合方法
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JPH1145972A (ja) * 1997-07-28 1999-02-16 Toppan Printing Co Ltd 複合リードフレーム及びそれを用いた半導体装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP2000031341A (ja) * 1998-07-10 2000-01-28 Nec Shizuoka Ltd Ｌｓｉパッケージ
JP2000064084A (ja) * 1998-08-20 2000-02-29 Kobe Steel Ltd 電子部品の放熱板用めっき材
WO2000044071A1 (de) * 1999-01-22 2000-07-27 Siemens Aktiengesellschaft Elektrisches modul zum anschluss an externe stromkreise und zugehöriges herstellungsverfahren
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
JP2004228447A (ja) * 2003-01-24 2004-08-12 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7588999B2 (en) * 2005-10-28 2009-09-15 Semiconductor Components Industries, Llc Method of forming a leaded molded array package
JP4628263B2 (ja) * 2005-12-05 2011-02-09 新光電気工業株式会社 パッケージ部品及びその製造方法ならびに半導体パッケージ
US7666713B2 (en) * 2006-03-24 2010-02-23 Fujitsu Limited Method for bonding heatsink and semiconductor device with heatsink
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
JP4737138B2 (ja) * 2007-05-14 2011-07-27 三菱電機株式会社 半導体装置及びその製造方法
JP4931835B2 (ja) * 2008-01-16 2012-05-16 株式会社デンソー 半導体装置
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP5585352B2 (ja) * 2010-09-29 2014-09-10 富士通セミコンダクター株式会社 リードフレーム、半導体装置及びその製造方法
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
JP6811644B2 (ja) * 2017-02-27 2021-01-13 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ko) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation

Also Published As

Publication number Publication date
US5686361A (en) 1997-11-11
JPH0653390A (ja) 1994-02-25
TW230273B (ko) 1994-09-11
JP3572628B2 (ja) 2004-10-06
US5693984A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
KR100356455B1 (ko) 반도체장치 및 그 제조방법
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
US5999413A (en) Resin sealing type semiconductor device
JP2522524B2 (ja) 半導体装置の製造方法
US5652461A (en) Semiconductor device with a convex heat sink
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5637913A (en) Leadframe semiconductor integrated circuit device using the same and method of and process for fabricating the two
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
KR100212403B1 (ko) 수지패키지를 갖는 장치 및 그 제조방법
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US20150380344A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
USRE35496E (en) Semiconductor device and method of producing the same
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
KR100225333B1 (ko) 리이드프레임및반도체장치
JPH0823042A (ja) 半導体装置及びその製造方法及びこれに使用される金型
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100236575B1 (ko) 다수의 리드의 내부 리드부에 부착된 리드 고정 테이프를구비한 리드프레임및그제조방법
KR960005039B1 (ko) 수지밀봉형 반도체장치
KR0175417B1 (ko) 반도체 장치 및 그의 제조 방법
JPH11186481A (ja) リードフレーム
KR20010021362A (ko) 전자부품 및 그 제조방법
JP3549653B2 (ja) チップ型電子部品
JP2004072126A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee