KR0175417B1 - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR0175417B1
KR0175417B1 KR1019950031587A KR19950031587A KR0175417B1 KR 0175417 B1 KR0175417 B1 KR 0175417B1 KR 1019950031587 A KR1019950031587 A KR 1019950031587A KR 19950031587 A KR19950031587 A KR 19950031587A KR 0175417 B1 KR0175417 B1 KR 0175417B1
Authority
KR
South Korea
Prior art keywords
metal plane
semiconductor device
lead
insulator
ground
Prior art date
Application number
KR1019950031587A
Other languages
English (en)
Other versions
KR960012450A (ko
Inventor
사다유끼 모로이
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960012450A publication Critical patent/KR960012450A/ko
Application granted granted Critical
Publication of KR0175417B1 publication Critical patent/KR0175417B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

리드프레임 어셈블리는 접지계 외부 리드(2)를 가지는 접지계 금속 플레인(1), 환형 절연성 테이프(4), 전원계 외부 리드(6)를 가지는 전원계 금속 플레인(5), 환형 절연성 테이프(4'), 그리고 접지 및 전원계 외부 리드가 제거된 시그널링 내부 및 외부 리드(8,9)를 가지는 내부 리드(8)이 아래로부터 연속적으로 적충되는데 사용된다. 각 금속 플레인에 리드프레임(7)의 형태와 동일한 형태의 수지 밀봉 댐바(3)가 제공되므로, 이들은 함께 수지로 밀봉될 수 있고, 수지 밀봉 댐바(3)는 제거되고, 리드(2,6,9,)가 형성되어 반도체 장치가 완성된다. 따라서, 금속 플레인을 접지 및 전원계 외부 리드에 접합 시키기 위한 처리는 필요없게 되어, 저가의 반도체 장치가 제공될 수 있다.

Description

반도체 장치 및 제조 방법
제1도는 종래의 반도체 장치에서 리드프레임 어셈블리를 도시하는 사시도.
제2도는 제1도의 리드프레임 어셈블리를 사용하는 반도체 장치의 부분적인 절개 측단면을 도시한 도면.
제3도는 본 발명의 제1실시예에 따라 반도체 장치에서 리드프레임 어셈블리를 도시하는 사시도.
제4도는 본 발명의 제1실시예에 따라 제3도의 리드프레임 어셈블리를 사용하는 반도체 장치의 부분적인 절단도.
제5도는 본 발명의 제2실시예에 따르는 반도체 장치에서 리드프레임 어셈블리를 도시하는 사시도.
제6도는 제3도의 리드프레임 어셈블리의 부분적인 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 접지계 금속 프레임 2,6,9 : 외부 리드
3 : 댐바 4,4' : 환형 절연성 테이프
5 : 전원계 금속 플레인 7 : 리드프레임
8 : 내부 리드 13 : 위치결정 구멍
15 : 개구부
본 발명은 반도체 장치 및 그의 제조 방법에 관한 것으로, 특히 개선된 전기 특성 및 제조 방법을 가지는 반도체 장치에 관한 것이다.
종래에는, 전력 본드 패드(power bond pad)와 접지 본드 패드간의 인덕턴스(inductance)의 감소와 같은 개선된 전기 특성을 가지는 반도체 장치를 제조하기 위하여, 후술하는 바와 같이 예를 들면, 일본국 특개소 63-246851호 공보에는 플라스틱 패키지내에 집적 회로 반도체칩을 수용하는 방법이 제안되어 있다.
제1도는 전술한 일본국 특개소 63-246851호 공보에 개시된 종래의 반도체 장치의 리드프레임 어셈블리(;eadframe assembly)를 설명하는 사시도이다. 제2도는 제1도에 도시된 리드프레임 어셈블리를 사용하는 반도체 장치의 부분적인 절개측단면이다.
제1도를 참조하면, 종래의 반도체 장치는 내부 리드(inner lead)(8) 및 외부 리드(9)를 구비하는 리드프레임(7)의 하부면상에 환형 절연성 테이프(4'), 전원계 금속 플레인(power supply metal plane) 또는 판(5), 환형 절연성 테이프(4) 및 접지계 금속 플레인 또는 판(1)을 이러한 순서로 적충시키고, 전기 용접에 의해 내부 리드(8)의 사전 결정된 전원계 리드 및 접지계 리드에 플레인(5,1)의 외부 주변에 각각 형성되는 태브(tab)를 접합(태브를 용접)시키므로써 형성된다.
그 다음, 제2도에 도시된 바와 같이, 반도체칩(10)상의 전원계 전극 패드는 본딩 와이어(bonding wire)(11)에 의해 전원계 금속 플레인(5)에 접속되고, 반도체칩(10)의 접지계 전극 패드는 본딩 와이어(11)에 의해 접지계 금속 플레인(1)에 접속된다. 접지계 금속 플레인(1)과 전원계 금속 플레인(5)은 각 내부 리드(8)에 전기적으로 접속되도록 각 태브(14)가 대응하는 내부 리드(8)에 각각 접합된다.
전술한 구성에서, 반도체칩(10)에 대한 전원선 및 접지선에서, 접지 단자 패드와 전원 단자 패드를 각종 접지계 리드 및 전원계 리드에 직접 접속시킬 필요가 없게 되어, 다중 리드 반도체 장치등에서 인덕턴스가 큰 리드부분의 경로가 인덕턴스가 작은 금속 플레인 부분에 의해 대체되므로써 인덕턴스는 상당히 감소될 수 있다.
그러나, 전술한 종래으로 반도체 장치에서, 전원계 금속 플레인과 접지계 금속 플레인의 외부 주변에 형성되는 태브를 전기 용접으로 내부 리드의 사전결정된 전원계 리드 및 접지계 리드에 접합시킬 필요가 있으므로, 고수준 용접 기술이 필요하게 되어 비용은 증가된다.
또한, 접합 부분은 반도체 장치를 제조하기 위한 IR 리플로우(reflow)등과 같은 납땜 처리로 발생되는 열적 스트레스(thermal stress) 또는 불량한 용접으로 인하여 손상될 수 있다.
따라서, 본 발명의 목적은 금속 플레인을 합체시키고 집적회로 반도체칩을 위한 전원선 및 접지선의 인덕턴스를 감소시켜 전술한 문제를 제거한 저가의 반도체 장치 및 그 제조 방법을 제공하는 것이다.
전술한 목적을 성취하기 위하여 본 발명은, 접지 단자로서 기능하는 리드가 제공되는 접지계 금속 플레인과, 전원 단자로서 기능하는 리드가 제공되는 전원계 금속 플레인과, 접지계 금속 플레인과 전원계 금속 플레인의 각 리드에 대응하는 위치에서 리드가 제거되는 리드프레임을 적충시키므로써 형성되는 반도체 장치를 제공한다.
본 발명에서, 접지계 금속 플레인, 전원계 금속 플레인 및 리드플레임은 바람직하게 이러한 순서로 배치된다. 바람직하게, 제1절연체는 접지계 금속 플레인과 전원계 금속 플레인 사이에 배치되고, 제2절연체는 전원계 금속 플레인과 리드프레임 사이에 배치된다. 바람직하게, 반도체칩은 접지계 금속 프레인상에 로드되고, 전원계 금속 플레인, 제1절연체 및 제2절연체의 각각에는 반도체칩에 대응하는 위치에 개구부가 형성된다. 바람직하게, 반도체칩의 접지계 패드 및 전원계 패드는 본딩 와이어에 의해 제각기 접지계 금속 플레인과 전원계 금속 플레인에 접속된다.
본 발명의 다른 특성을 보면, 전원계 금속 플레인, 접지계 금속 플레인 및 리드프레임은 이러한 순서로 배치된다. 바람직하게, 제1절연체는 전원계 금속 플레인과 접지계 금속 플레인 사이에 배치되고, 제2절연체는 접지계 금속 플레인과 리드 프레임 사이에 배치된다. 바람직하게, 반도체칩은 전원계 금속 플레인상에 로드 되고, 접지계 금속 플레인, 제1절연체 및 제2절연체의 각각에는 반도체칩에 대응하는 위치에 개구부가 형성된다. 바람직하게, 반도체칩의 접지계 패드 및 전원계 패드는 본딩 와이어에 의해 제각기 접지계 금속 플레인과 전원계 금속 플레인에 접속된다.
본 발명에 따르는 반도체 장치에서, 접지계 금속 플레인과 전원계 금속 플레인은 각각 리드프레임의 형태와 동일한 형태의 플라스틱 패키징을 위한 댐바(dambar)를 가진다.
또한, 본 발명에 따르는 반도체 장치에서, 접지계 금속 플레인, 전원계 금속 플레인 및 리드프레임은 각각 사전결정된 위치에 배치시키기 위한 구멍(hole)을 가진다.
본 발명의 다른 양상을 보면, 하나 또는 다수의 리드를 포함하는 제1그룹의 리드가 제공되는 제1전기적 도전판상에 제1절연체를 배치시키는 단계와, 제1절연체상에, 하나 또는 다수의 리드를 포함하는 제2그룹의 리드가 제공되는 제2전기적 도전판을 배치시키는 단계와, 제2 전기적 도전판상에 제2절연체를 배치시키는 단계와, 제2절연체상에 리드프레임을 배치시키는 단계 - 리드프레임은 제1 및 제2 전기적 도전판의 리드의 제1 및 제2 그룹의 리드에 대응하는 위치에서 리드가 제거 되어 형성됨 - 와, 제1 전기적 도전판상에 배치되는 반도체칩의 제1 그룹 전극을 제1 전기적 도전판에 전기적으로 접속시키는 단계와, 제2 그룹 전극을 제2 전기적 도전판에 전기적으로 접속시키는 단계와, 반도체칩의 다른 그룹의 전극을 리드프레임의 리드에 전기적으로 접속시키는 단계를 포함하는 반도체 장치를 제조하는 방법이 제공된다.
본 발명의 제조 방법에 있어서, 바람직하게 제1 및 제2 그룹의 리드는 각각 외부 리드롯 외부방향으로 연장되어 형성된다.
본 발명의 제조 방법에 있어서, 바람직하게 리드프레임상에 제공되는 댐바의 형태와 사실상 동일한 플래너 형태(planar form)를 가지는 플라스틱 패키징을 위한 댐바가 제1 및 제2 전기적 도전판에 형성된다.
본 발명의 제조 방법에 있어서, 바람직하게 제1 절연체 제2 전기적 도전판 제2 절연체 및 리드프레임의 각각은 반도체칩을 수용하기 위해 중앙부분에 개구부를 포함한다.
본 발명의 제조 방법에 있어서, 바람직하게, 적층 처리에 사용하기 위한 위치 결정 구멍이 제1 전기적 도전판, 제2 전기적 도전판 및 리드프레임의 각각의 사전결정된 위치에 제공된다.
본 발명의 반도체 장치에서, 리드프레임 어셈블리는 접지 단자로서 기능하는 외부 리드를 가지는 접지계 금속 플레인, 전원 단자로서의 기능을 하는 외부 리드를 가지는 전원계 금속 플레인, 그리고 접지 및 전우너 단자에 대응하는 접지계 리드 및 전원계 리드를 포함하지 않는 내부 리드 및 외부 리드를 구비하는 리드프레임이 적층되는데 사용되고, 접지계 금속 플레인 및 전원계 금속 플레인의 각각은 리드프레임의 형태와 동일한 형태의 플라스틱 패키징을 위한 댐바를 구비하여 전원선 및 접지선의 인덕턴스의 감소뿐만 아니라, 접지계 금속 플레인, 전원계 금속 플레인과 접지 및 전원계 금속 플레인에 각각 대응하는 외부 리드가 미리 집적화되어 그 결과 종래에 태브를 리드에 접합시키는데 사용되었던 전기 용접이 필요없게 되어 반도체 장치의 비용을 절감시켜 반도체 장치를 얻는 것과 같은 전기 특성을 개선시킨다.
또한, 본 발명의 반도체 장치에서, 용접에 의해 형성되는 접합부분이 없기 때문에, 불량한 용접, 또는 반도체 장치가 납땜되고 IR 리플로우와 같은 방법에 의해 설치될 때 발생되는 열적 스트레스에 의한 불량한 상호접속에 인하여 손상을 받지 않으며, 신뢰할 만한 반도체 장치가 제공될 수 있다.
더욱이, 본 발명에 따르면, 적층 동안, 리드프레임에 적층되는 접지 및 전원계 금속 플레인의 각 외부 리드는 위치 결정 구명에 지그 핀(jig pin) 또는 그 밖에 유사한 것을 삽입하므로써 높은 정확도로 리드프레임에 배치될 수 있다.
유사하게, 본 발명의 방법에 따르면, 반도체 장치는 접지계 금속 플레인, 전원계 금속 플레인, 그리고 접지계 및 전원계 금속 플레인에 각각 대응하는 외부 리드는 미리 일체로 되고, 종래에 필요했던 전기 용접 또는 그와 유사한 것과 같은 접합 처리가 필요없게 되어 비용을 절감하며 얻을 수 있다.
본 발명의 몇몇 실시예는 첨부 도면을 참조하여 기술될 것이다. 제3도는 본 발명의 제1 실시예에 따르는 반도체 장치에서 리드프레임 어셈블리를 설명하기 위한 사시도이고, 제4도는 제3도에 도시된 리드프레임 어셈블리를 사용하는 반도체 장치의 부분적인 절개 단면도이다.
이 제1 실시예에 따른 반도체 장치의 리드프레임 어셈블리의 구성은 제3도에 도시되어 있다. 접지 단자로서의 기능을 하는 외부 리드(2)를 가지는 접지계 금속 플레인 또는 판(1), 개구부(15)를 가지는 환형 절연성 테이프(4), 개구부(15) 및 전원 단자로서 서비스하는 외부 리드(6)를 가지는 환형 전원게 금속 플레인 또는 판(5), 개구부(15)를 가지는 환형 절연성 테이프(4'), 그리고, 내부 리드(8) 및 외부 리드(9)를 포함하는 리드프레임(7)이 이러한 순서로 아래로부터 배치되며 함께 적충된다.
제3도에 도시된 리드프레임(7)을 참조하면, 접지계 금속 플레인(1)에 제공되는 외부 리드(2)와 전원계 금속 플레인(5)에 제공되는 외부 리드(6)에 대응하는 내부 및 외부 리드가 제거되고, 이들이 적층된 후에, 모든 외부 리드는 제6도에 도시된 바와 같이 양호하게 정렬된다.
또한, 접지계 금속 플레인(1)과 전원계 금속 플레인(5)은 각각 댐바(3)를 포함하는데, 이 댐바는 리드프레임(7)의 형태와 동일한 형태의 플래스틱 패키징 또는 수지(12)로 밀봉하는데 사용된다.
제4도에 도시된 바와 같이, 반도체 집적 회로칩(10)은 접지계 금속 플레인(1)의 상부 표면에 로드되고, 반도체 칩(10)상의 신호 전극 패드는 본딩 와이어(11)에 의해 접지계 금속 플레인(1)에 전기적으로 접속되고, 반도체칩(10)상의 전원계 전극 패드는 본딩 와이어(11)에 의해 전원계 금속 플레인(5)에 전기적으로 접속되고, 그리고, 반도체칩(10)상의 신호 전극 패드는 본딩 와이어(11)에 의해 각 내부 리드(8)에 전기적으로 접속된다.
플라스틱 패키징 또는 수지 밀봉 동안, 각 금속 플레인은 리드프레임(7)의 형태와 동일한 형태의 댐바(3)를 포함하기 때문에 수지로 밀봉될 수 있다.
금속 플레인의 댐바(3)는 리드프레임(7)의 댐바(3)가 잘려지고 제거되는 처리시에 동시에 절단되어 쉽게 제거될 수 있으며, 반도체 장치는 각 외부 리드를 사전 결정된 형태로 형성하므로써 끝마무리된다.
전술한 바와 같이, 본 발명의 실시예에 따라서, 반도체 장치는 접지계 금속 플레인, 전원계 금속 플레인 그리고 접지 및 전원계 금속 플레인에 각각 대응하는 외부리드가 미리 집적화되고, 종래에 접합에 사용되었던 전기 용접 처리는 필요없게 되어 비용이 상당히 절감되는 식으로 얻어진다.
본 발명의 제2 실시예는 도면을 참조하여 기술된다. 제5도는 본 발명의 제2실시예에 따른 반도체 장치에서 리드프레임 어셈블리를 설명하는 사시도이다.
이 제2 실시예는, 각 적층된 부재 즉 접지계 금속 플레인(1), 전원계 금속 플레인(5) 및 리드프레임(7)에 공통적으로 제공되는 위치 결정 구멍(13)이 있다는 점에서 제 1실시예와 상이하다. 이러한 실시예에서, 적층 처리동안, 적층될 각 부재에 제공되는 위치결정 구멍(13)은 지그 핀 또는 그와 유사한 것에 의해 정렬된다.
이러한 구성에서, 리드프레임에 적층되는 접지 및 전원계 금속 플레인의 각 외부 리드는 리드프레임에 대하여 ±0.1mm 이하의 에러를 가지는 높은 정확도로 배치될 수 있고, 반도체 장치는 리드프레임내에 통합되어 형성되는 모든 외부 리드를 가지는 종래의 장치와 유사한 어떤 문제점과도 상관없이 위치적 정확도를 가질 수 있다.
본 발명은 전술한 실시예로 제약되지 않으며, 첨부된 특허청구의 범위에 의해 지시되는 기술적 사상에 따른 모든 실시예를 포함하려는 것임을 이해해야 할 것이다. 예를 들면, 본 발명은 전원계 금속 플레인, 전원 단자로서의 기능을 하는 외부 리드, 접지계 금속플레인, 그리고 접지 단자로서의 기능을 하는 외부 리드를 각각 표시하는 참조번호(1, 2, 5, 6)에서 전술한 실시예와 상이한 반도체 장치를 포함한다. 즉 전원계 금속 플레인 및 접지계 금속 플레인은 상호 교환될 수 있다.
전술한 바와 같이, 본 발명에 따르면, 접지계 금속 플레인, 전원계 금속 플레인, 그리고 접지 및 전원계 금속 플레인에 각각 대응하는 외부 리드가 미리 집적화되고, 전기 용접 또는 그와 상등한 것과 같은 접합 처리가 불필요하게 되므로써 한 개(piece)당 비용이 절감되는 식으로 반도체 장치를 얻는 동안, 접지 단자로서 기능하는 외부 리드를 가지는 접지계 금속 플레인, 전원 단자로서 기능하는 외부 리드를 가지는 전원계 금속 플레인, 그리고 대응하는 접지 및 전원계 리드없이 내부 리드 및 외부 리드를 구비하는 리드프레임이 적층되어, 전원선 및 접지선을 따라 인덕턴스가 감소하는 것과 같은 전기 특성을 개선시킨다.
본 발명에서, 접지계 금속 플레인 및 전원계 금속 플레인은 리드프레임의 형태와 동일한 형태의 수지 밀봉 댐바를 포함하므로, 접지계 금속 플레인, 전원계 금속 플레인, 그리고 접지 및 전원계 금속 플레인에 각각 대응하는 외부 리드가 미리 집적화되는 반도체 장치는 전기 용접 또는 그와 상등한 것과 같은 접합 처리없이 얻어지고, 또한 수지 밀봉은 접지 및 전원계 금속 플레인에 대하여 함께 동시에 행해지므로 제조 비용이 절감 될 수 있다.
본 발명의 반도체 장치에는 접합 부분이 없기 때문에, 불량한 용접을 통한 불량한 상호접속 또는 반도체 장치가 납땜되고 IR 리플로우와 같은 방법에 의해 설치될 때 발생되는 열적인 스트레스로 인하여 손상받지 않으므로, 신뢰할만한 반도체 장치가 제공될 수 있다.
더욱이, 본 발명에 따른, 위치결정 구멍은 접지계 금속 플레인, 전원계 금속 플레인 및 리드프레임에 공통으로 제공되고, 적층 처리 동안 이것은 지그 핀등에 의해 배치되므로써 리드프레임에 대하여 리드프레임상에 적층되는 접지 및 전원계 금속의 각 오부 리드를 상당히 높은 정확도로 배치시킨다.
또한, 본 발명에 따르는 방법에 있어서, 접지계 금속 플레인, 전원계 금속 플레인 그리고 접지 및 전원계 금속 플레인에 각각 대응하는 외부 리드가 미리 집적화되는 반도체 장치가 얻어지고, 종래에 필요했던 전기 용접등과 같은 접합 처리가 제조 처리를 용이하게 하기 위하여 필요없게 되므로써 제조 비용을 절감시킬 뿐만 아니라 반도체 장치의 신뢰성이 향상된다.

Claims (16)

  1. 반도체 장치에 있어서 접지 단자로 기능하는 리드가 제공되는 접지계 금속 플레인과, 전원 단자로 기능하는 리드가 제공되는 전원계 금속 플레인과, 상기 접지계 금속 플레인과 상기 전원계 금속 플레인의 각 리드에 대응하는 위치에서 리드가 제거되는 리드프레임을 적충시키므로써 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 접지계 금속 플레인과 상기 전원계 금속 플레인 및 상기 리드프레임이 이러한 순서로 배치되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 제1 절연체가 상기 접지계 금속 플레인과 상기 전원계 금속 플레인 사이에 배치되고, 제2 절연체가 상기 전원계 금속 플레인과 상기 리드프레임 상이에 배치되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 반도체칩은 상기 접지계 금속 플레인상에 로드되고, 개구부는 상기 전원계 금속 플레인, 상기 제1 절연체 및 상기 제2 절연체의 각각에서 상기 반도체칩에 대응하는 위치에 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 반도체칩의 접지계 패드 및 전원계 패드는 본딩 와이어에 의해 제각기 상기 접지계 금속 플레인과 상기 전원계 금속 플레인에 접속되는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 접지계 금속 플레인, 상기 전원계 금속 플레인 및 상기 리드프레임은 이러한 순서로 배치되는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 제1 절연체가 상기 접지계 금속 플레인과 상기 전원계 금속 플레인 사이에 배치되고, 제2 절연체가 상기 접지계 금속 플레인과 상기 리드프레임사이에 배치되는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 반도체칩은 상기 전원계 금속 플레인상에 로드되고, 개구부는 상기 접지계 금속 플레인, 상기 제1 절연체 및 상기 제2 절연체의 각각에서 상기 반도체칩에 대응하는 위치에 형성되는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 반도체칩의 접지계 패드 및 전원계 패드가 본딩 와이어에 의해 상기 접지계 금속 플레인과 상기 전원계 금속 플레인에 제각기 접속되는 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서, 상기 접지계 금속 플레인과 상기 전원계 금속 플레인의 각각은 상기 리드프레임과 동일한 형태의 플라스틱 패키징을 위한 댐바를 가지는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서, 상기 접지계 금속 플레인과 상기 전원계 금속 플레인 및 상기 리드프레임의 각각은 사전결정된 위치에 배치시키기 위한 구멍을 가지는 것을 특징으로 하는 반도체 장치.
  12. 반도체 장치를 제조하는 방법에 있어서, 하나 또는 다수의 리드를 구비하는 제1 그룹의 리드가 제공되는 제1 전기적 도전판상에 제1 절연체를 배치시키는 단계와; 상기 제1 절연체상에, 하나 또는 다수의 리드를 구비하는 제2 그룹의 리드가 제공되는 제2 전기적 도전판을 배치시키는 단계와; 상기 제2 전기적 도전판상에 제2 절연체를 배치시키는 단계와, 제2 절연체상에 리드프레임을배치시키는 단계 - 상기 리드프레임은 상기 제1 및 제2 전기적 도전판의 상기 제1 및 제2 그룹의 리드에 대응하는 위치에서 리드가 제거되도록 형성됨 - 와, 상기 제1 전기적 도전판상에 배치되는 반도체칩의 제1 그룹의 전극을 상기 제1 전기적 도전판에 전기적으로 접속시키는 단계와; 제2 그룹의 전극을 상기 제2 전기적 도전판에 전기적으로 접속시키는 단계와, 상기 반도체칩의 다른 그룹의 전극을 상기 리드프레임의 리드에 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 제1 및 제2 그룹의 리드의 각각은 외부 리드로서 외부방향으로 연장되어 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제12항에 있어서, 상기 리드프레임상에 제공되는 댐바의 형태와 사실상 동일한 플래너 형태를 가지는 플라스틱 패키징을 위한 댐바가 상기 제1 및 제2 전기적 도전판상에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제12항에 있어서, 상기 제1 절연체, 상기 제2 전기적 도전판, 상기 제2 절연체 및 상기 리드프레임의 각각은 상기 반도체칩을 수용하기 위하여 중앙 부분에 개구부를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12항에 있어서, 적층 처리시에 사용하기 위한 위치 결정 구멍은 상기 제1 전기적 도전판, 상기 제2 전기적 도전판 및 상기 리드프레임의 각각의 사전결정된 위치에 제공되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019950031587A 1994-09-26 1995-09-25 반도체 장치 및 그의 제조 방법 KR0175417B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-254189 1994-09-26
JP6254189A JP2536459B2 (ja) 1994-09-26 1994-09-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR960012450A KR960012450A (ko) 1996-04-20
KR0175417B1 true KR0175417B1 (ko) 1999-02-01

Family

ID=17261481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031587A KR0175417B1 (ko) 1994-09-26 1995-09-25 반도체 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US5726490A (ko)
JP (1) JP2536459B2 (ko)
KR (1) KR0175417B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063740A (ko) * 1996-12-04 1998-10-07 윌리엄비.켐플러 몰딩된 패키지용 다층 리드프레임
US5892270A (en) * 1997-05-23 1999-04-06 Samsung Electronics Co., Ltd. Chip on board assembly without wire bonding
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JP2008103060A (ja) 2006-09-20 2008-05-01 Fujitsu Ltd ヘッドｉｃ、リード回路及び媒体記憶装置
JP4724098B2 (ja) 2006-11-29 2011-07-13 東芝ストレージデバイス株式会社 ヘッドｉｃ、リード回路及び媒体記憶装置
JP2009117002A (ja) 2007-11-09 2009-05-28 Fujitsu Ltd ヘッドｉｃ、リード回路及び媒体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2199988B (en) * 1987-01-12 1990-04-25 Intel Corp Multi-layer molded plastic ic package
JPH0360050A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体装置
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
JPH04199563A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体集積回路用パッケージ
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ

Also Published As

Publication number Publication date
JP2536459B2 (ja) 1996-09-18
KR960012450A (ko) 1996-04-20
JPH0897349A (ja) 1996-04-12
US5726490A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
US4891687A (en) Multi-layer molded plastic IC package
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
US6177721B1 (en) Chip stack-type semiconductor package and method for fabricating the same
US4835120A (en) Method of making a multilayer molded plastic IC package
KR100186309B1 (ko) 적층형 버텀 리드 패키지
JP3233507B2 (ja) 半導体装置
KR100187715B1 (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US6610923B1 (en) Multi-chip module utilizing leadframe
JPH0448767A (ja) 樹脂封止型半導体装置
KR0175417B1 (ko) 반도체 장치 및 그의 제조 방법
GB2199988A (en) Multi-layer molded plastic ic package
EP0560487B1 (en) Semiconductor device having a lead frame
US20200194390A1 (en) Package with dual layer routing including ground return path
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04503283A (ja) 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ
US6281043B1 (en) Fabrication of hybrid semiconductor devices
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JPH02211643A (ja) 半導体装置
KR970002136B1 (ko) 반도체 패키지
JPS5972755A (ja) 半導体装置
JP2596399B2 (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3474408B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20011101

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee