JPH0897349A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0897349A
JPH0897349A JP6254189A JP25418994A JPH0897349A JP H0897349 A JPH0897349 A JP H0897349A JP 6254189 A JP6254189 A JP 6254189A JP 25418994 A JP25418994 A JP 25418994A JP H0897349 A JPH0897349 A JP H0897349A
Authority
JP
Japan
Prior art keywords
metal plane
semiconductor device
lead
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6254189A
Other languages
English (en)
Other versions
JP2536459B2 (ja
Inventor
Sadayuki Moroi
定幸 諸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6254189A priority Critical patent/JP2536459B2/ja
Priority to US08/531,119 priority patent/US5726490A/en
Priority to KR1019950031587A priority patent/KR0175417B1/ko
Publication of JPH0897349A publication Critical patent/JPH0897349A/ja
Application granted granted Critical
Publication of JP2536459B2 publication Critical patent/JP2536459B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】金属プレーンを内蔵し、半導体素子の電源路、
接地路のインダクタンスを低減させ、かつ安価な半導体
装置を提供する。 【構成】接地系外部リードを持つ接地系金属プレーン、
環状の絶縁テープ、電源系外部リードを持つ電源系金属
プレーン、環状の絶縁テープ、接地系、電源系外部リー
ドを除く信号系内部、外部リードを備えるリードフレー
ムを、下から順に積層したリードフレームが用いられ、
各金属プレーンはリードフレームと同形状の樹脂封止ダ
ムバーを備えた構成とされるため、一括して樹脂封止を
行え、その後、樹脂封止ダムバー除去、リード成形を行
い、半導体装置が完成する。これにより金属プレーンと
各接地系、電源系外部リードとの接合加工を必要とせ
ず、安価に目的を達することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にその電気的特性を改善する半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】従来、電源パッドと接地パッド間のイン
ダクタンスの低減など電気特性を改善する半導体装置の
製造方法として、例えば特開昭63−246851号公報には、
以下に説明するような、集積回路をプラスチックパッケ
ージ内に収容する方法が提案されている。
【０００３】図４は、前記特開昭63−246851号公報に開
示された従来の半導体装置のリードフレーム構成部材を
説明する斜視図、図５は図４に示したリードフレームを
用いた半導体装置の部分断面図である。
【０００４】図４を参照して、従来の半導体装置は、内
部リード８、外部リード９を備えるリードフレーム７の
下面に、環状の絶縁性テープ４、電源系金属プレーン
５、絶縁性テープ４、及び接地系金属プレーン１をこの
順で積層し、電源系金属プレーン５及び接地系金属プレ
ーン１のそれぞれ外周縁に形成されているタブ（溶接用
タブ）14を、内部リード８内の所定の電源リード及び接
地リードにそれぞれ電気溶接により接合して形成され
る。
【０００５】そして、図５に示すように、半導体素子10
上の電源系電極から電源系金属プレーン５に、また接地
系電極から接地系金属プレーン１にそれぞれワイヤボン
ディングが施され、電気的に接続されている。接地系金
属プレーン１及び電源系金属プレーン５は、各々に設け
られたタブ14が対応する内部リード８とそれぞれ接合さ
れ、それぞれの内部リード８と電気的に接続されてい
る。
【０００６】以上のような構成により、半導体素子10の
電源路と接地路において、接地端子と電源端子を各種の
接地リードと電源リードへ直結する必要がなくなり、多
リード半導体素子等におけるインダクタンスの大きいリ
ード部の経路が、インダクタンスの小さい金属プレーン
部に置き換えられるため、インダクタンスを大幅に低減
することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置においては、電源系金属プレーン及び接
地系金属プレーンの外周縁に形成されているタブを、内
部リード内の所定の電源リード及び接地リードとそれぞ
れ電気溶接により接合することが必要とされるため、高
度な溶接加工技術が必要となり、この結果、コスト高の
原因にもなっていた。
【０００８】また、接合部は溶接不良等による接続不良
や半導体装置をＩＲリフロー等の方法によって半田付実
装を行う際の熱ストレスによって破損する恐れもあり、
信頼性の上でも問題がある。
【０００９】従って本発明は、前記問題点を解消し、金
属プレーンを内蔵し、半導体素子の電源路、接地路のイ
ンダクタンスを低減させ、かつ安価な半導体装置及びそ
の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
本発明は、接地系端子として機能するリードが設けられ
た接地系金属プレーンと、電源系端子として機能するリ
ードが設けられた電源系金属プレーンと、前記接地系金
属プレーン及び電源系金属プレーンのそれぞれリードに
対応する位置にはリードが除かれたリードフレームと、
が積層して構成された半導体装置を提供する。
【００１１】本発明の半導体装置においては、好ましく
は、前記接地系金属プレーン及び電源系金属プレーン
が、リードフレームと同一形状の樹脂封止ダムバーを有
するように構成される。
【００１２】また、本発明においては、好ましくは、前
記接地系金属プレーン、電源系金属プレーン、及びリー
ドフレームの所定の箇所に位置決め穴を設けるように構
成してもよい。
【００１３】そして、本発明は別の視点において、１又
は複数のリードから成る第１群のリードが設けられた第
１の導電板の上に第１の絶縁体を配置し、１又は複数の
リードから成る第２群のリードが設けられた第２の導電
板を前記第１の絶縁体の上に配置し、前記第２の導電板
の上に第２の絶縁体を配置し、前記第１及び第２の導電
体の第１及び第２群のリードに対応する位置にはリード
を欠くように形成されたリードフレームを前記第２の絶
縁体の上に配置し、前記第１の導電板上に配置された半
導体素子の第１群の電極を前記第１の導電板に電気的に
接続し、前記半導体素子の第２群の電極を前記第２の導
電板に電気的に接続すると共に、前記半導体素子の他の
群の電極を前記リードフレームのリードに電気的に接続
してなる各工程を含む半導体装置の製造方法を提供す
る。
【００１４】本発明の半導体装置の製造方法において
は、前記第１及び第２群のリードが外部リードとして外
側に延在して形成されることを特徴とする。
【００１５】また、本発明の半導体装置の製造方法にお
いては、前記第１及び第２の導電板に、前記リードフレ
ームに設けられた樹脂封止ダムバーと略同一の平面形状
を有する樹脂封止ダムバーが形成されることを特徴とす
る。
【００１６】さらに、本発明の半導体装置の製造方法に
おいては、前記第１の絶縁体、第２の導電体、前記リー
ドフレームが前記半導体素子を置くためにそれぞれ中央
部に開口を備えたことを特徴とする。
【００１７】そして、本発明の半導体装置の製造方法に
おいては、前記第１の導電板、第２の導電板、及びリー
ドフレームの所定の箇所に積層加工時用の位置決め穴を
設けたことを特徴とする。
【００１８】
【作用】本発明の半導体装置によれば、接地系端子とし
て機能する外部リードを有する接地系金属プレーンと、
電源系端子として機能する外部リードを有する接地系金
属プレーンと、それぞれに対応する接地系、電源系リー
ドを除いた内部リード、外部リードを備えるリードフレ
ームと、を積層したリードフレームを用い、また、接地
系金属プレーン及び電源系金属プレーンは、リードフレ
ームと同一形状の樹脂封止ダムバーを備えていることに
より、電源路、接地路のインダクタンスの低減等電気的
特性を改善すると共に、接地系金属プレーン及び電源系
金属プレーンと各々対応する外部リードが予め一体とさ
れた半導体装置が得られることになり、従来タブを接合
するために行っていた電気溶接加工が不要とされ、その
結果、半導体装置の低コスト化を達成するものである。
【００１９】また、本発明の半導体装置においては、接
合部がないことから、溶接不良による接続不良や、半導
体装置をＩＲリフロー等の方法によって半田付実装を行
う際の熱ストレスによって破損するといった不良を生ず
ることがなく、信頼性の高い半導体装置を提供すること
ができる。
【００２０】さらに、本発明によれば、積層加工時、位
置決め穴に治具ピン等を用いて位置決めを行うことによ
り、リードフレームに積層する接地系・電源系金属プレ
ーンの各外部リードをリードフレームに対して高精度に
位置決めすることができる。
【００２１】同様にして本発明の半導体装置の製造方法
によれば、接地系金属プレーン及び電源系金属プレーン
と各々対応する外部リードが予め一体となった半導体装
置が得られ、従来例において、電気溶接加工等の接合加
工が不要となり、低コスト化を図ることができる。
【００２２】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００２３】
【実施例１】図１は本発明の一実施例に係る半導体装置
におけるリードフレームの構成部材を説明する斜視図、
図２は図１に示したリードフレームを用いた半導体装置
の部分断面図である。
【００２４】図１を参照して、本実施例の半導体装置に
おけるリードフレームの構成として、下から順に接地系
端子として作用する外部リード２を持つ接地系金属プレ
ーン１、環状の絶縁性接着テープ４、電源系端子として
機能する外部リード６を持つ電源系金属プレーン５、環
状の絶縁性接着テープ４、及び内部リード８、外部リー
ド９を備えるリードフレーム７が積層されてなる。
【００２５】図１に示すように、リードフレーム７は、
接地系金属プレーン１に設けられた外部リード２及び電
源系金属プレーン５に設けられた外部リード６のそれぞ
れに対応する内部及び外部リードが除かれており、これ
らを積層した後に、外部リードが全て揃う（整列する）
ように構成されている。
【００２６】また、接地系金属プレーン１及び電源系金
属プレーン５は、各々リードフレーム７と同一形状の樹
脂封止ダムバー３を備えている。
【００２７】そして、図２に示すように、接地系金属プ
レーン１の上面に半導体素子10が搭載され、半導体素子
10上の接地系電極から接地系金属プレーン１、電源系電
極から電源系金属プレーン５、信号系電極から各内部リ
ード８へワイヤボンディングが施され、各々電気的に接
続される。
【００２８】次に、樹脂封止にあたっては、前述のよう
に各金属プレーンはリードフレーム７と同一形状の樹脂
封止ダムバー３を備えていることにより、一括して樹脂
封止することができる。
【００２９】樹脂封止ダムバー３は、リードフレーム７
の樹脂封止ダムバー３の切断除去工程で同時に切断する
ことで容易に除去でき、各外部リードを所定の形状に成
形することで、半導体装置が完成する。
【００３０】以上本実施例によれば、接地系金属プレー
ン及び電源系金属プレーンと各々対応する外部リードが
予め一体となった半導体装置が得られ、従来接合するた
めに行っていた電気溶接加工が不要となり、その結果、
一個当たり例えば数十円程度低コスト化を図ることがで
きる。
【００３１】
【実施例２】本発明の第２の実施例について図を参照し
て説明する。図３は本発明の第２の実施例に係る半導体
装置におけるリードフレームの構成部材を説明する斜視
図である。
【００３２】本実施例では、積層する各部材、接地系金
属プレーン１、電源系金属プレーン５、リードフレーム
７に共通する位置決め穴13を設けられている点が前記第
１の実施例と相違している。本実施例においては、積層
加工時、積層する各部材に設けられた位置決め穴13に治
具ピンなどを用いて位置決めを行い加工する。
【００３３】このような構成とすることにより、リード
フレームに積層する接地系・電源系金属プレーンの各外
部リードをリードフレームに対して誤差±0.1mm以下の
高精度に位置決めすることができ、通常リードフレーム
で一体成形されるものと比べても、実用上問題ない位置
精度の半導体装置を提供できる。
【００３４】
【発明の効果】以上説明したように本発明は、接地系端
子として作用する外部リードを持つ接地系金属プレーン
と、電源系端子として作用する外部リードを持つ接地系
金属プレーンと、それぞれに対応する接地系、電源系リ
ードを除いた内部リード、外部リードを備えるリードフ
レームとを積層したリードフレームを用いたことによ
り、電源路、接地路のインダクタンスの低減等電気的特
性を改善すると共に、接地系金属プレーン及び電源系金
属プレーンと各々対応する外部リードがあらかじめ一体
となった半導体装置が得られ、電気溶接加工等の接合加
工が不要とされ、その結果、１個当りの低コスト化を図
ることができる。
【００３５】また、本発明においては、前記接地系金属
プレーン及び電源系金属プレーンは、リードフレームと
同一形状の樹脂封止ダムバーを備えたことにより（請求
項２）、接地系金属プレーン及び電源系金属プレーンと
各々対応する外部リードがあらかじめ一体となった半導
体装置が得られ電気溶接加工等の接合加工が不要とさ
れ、また、一括して樹脂封止を行えるため、製造コスト
の低減を図ることができる。
【００３６】さらに、本発明によれば、接合部がないこ
とから、溶接不良による接続不良や、半導体装置をＩＲ
リフロー等の方法によって半田付実装を行う際の熱スト
レスによって破損するといった不良を生ずることがな
く、信頼性の高い半導体装置を提供することができる。
【００３７】さらにまた、本発明においては、接地系金
属プレーン、電源系金属プレーン、リードフレームに共
通する位置決め穴を設け（請求項３）、積層加工時、こ
れに治具ピン等を用いて位置決めを行うことにより、リ
ードフレームに積層する接地系・電源系金属プレーンの
各外部リードをリードフレームに対して極めて高精度に
位置決めすることができる。
【００３８】そして、本発明の半導体装置の製造方法
（請求項４〜８）においても、接地系金属プレーン及び
電源系金属プレーンと各々対応する外部リードが予め一
体となった半導体装置が得られ、従来例において、従来
必要とされた電気溶接加工等の接合加工が不要となり、
製造工程を容易化して製造コストの低減を達成すると共
に、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置におけるリ
ードフレーム構成部材を示す斜視図である。
【図２】本発明の一実施例に係るリードフレームを用い
た半導体装置の部分断面図である。
【図３】本発明の第２の実施例に係る半導体装置におけ
るリードフレーム構成部材を示す斜視図である。
【図４】従来の半導体装置のリードフレーム構成部材を
示す斜視図である。
【図５】図４に示したリードフレームを用いた半導体装
置の部分断面図である。
【符号の説明】
１ 接地系金属プレーン ２ 接地系外部リード ３ 樹脂封止ダムバー ４ 絶縁性接着テープ ５ 電源系金属プレーン ６ 電源系外部リード ７ リードフレーム ８ 内部リード ９ 外部リード 10 半導体素子 11 ワイヤ 12 封止樹脂 13 位置決め穴 14 溶接タブ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】接地系端子として機能するリードが設けら
    れた接地系金属プレーンと、 電源系端子として機能するリードが設けられた電源系金
    属プレーンと、 前記接地系金属プレーン及び電源系金属プレーンのそれ
    ぞれリードに対応する位置にはリードが除かれたリード
    フレームと、 が積層して構成された半導体装置。
  2. 【請求項２】前記接地系金属プレーン及び電源系金属プ
    レーンが、リードフレームと同一形状の樹脂封止ダムバ
    ーを有することを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】前記接地系金属プレーン、電源系金属プレ
    ーン、及びリードフレームの所定の箇所に位置決め穴を
    設けたことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】１又は複数のリードから成る第１群のリー
    ドが設けられた第１の導電板の上に第１の絶縁体を配置
    し、 １又は複数のリードから成る第２群のリードが設けられ
    た第２の導電板を前記第１の絶縁体の上に配置し、 前記第２の導電板の上に第２の絶縁体を配置し、 前記第１及び第２の導電体の第１及び第２群のリードに
    対応する位置にはリードを欠くように形成されたリード
    フレームを前記第２の絶縁体の上に配置し、 前記第１の導電板上に配置された半導体素子の第１群の
    電極を前記第１の導電板に電気的に接続し、前記半導体
    素子の第２群の電極を前記第２の導電板に電気的に接続
    すると共に、前記半導体素子の他の群の電極を前記リー
    ドフレームのリードに電気的に接続してなる、 上記各工程を含む半導体装置の製造方法。
  5. 【請求項５】前記第１及び第２群のリードが外部リード
    として外側に延在して形成されることを特徴とする請求
    項４記載の半導体装置の製造方法。
  6. 【請求項６】前記第１及び第２の導電板に、前記リード
    フレームに設けられた樹脂封止ダムバーと略同一の平面
    形状を有する樹脂封止ダムバーが形成されることを特徴
    とする請求項４記載の半導体装置の製造方法。
  7. 【請求項７】前記第１の絶縁体、第２の導電体、前記リ
    ードフレームが前記半導体素子を置くためにそれぞれ中
    央部に開口を備えたことを特徴とする請求項４記載の半
    導体装置の製造方法。
  8. 【請求項８】前記第１の導電板、第２の導電板、及びリ
    ードフレームの所定の箇所に積層加工時用の位置決め穴
    を設けたことを特徴とする請求項４ないし７のいずれか
    一に記載の半導体装置の製造方法。
JP6254189A 1994-09-26 1994-09-26 半導体装置及びその製造方法 Expired - Lifetime JP2536459B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6254189A JP2536459B2 (ja) 1994-09-26 1994-09-26 半導体装置及びその製造方法
US08/531,119 US5726490A (en) 1994-09-26 1995-09-20 Semiconductor device
KR1019950031587A KR0175417B1 (ko) 1994-09-26 1995-09-25 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6254189A JP2536459B2 (ja) 1994-09-26 1994-09-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0897349A true JPH0897349A (ja) 1996-04-12
JP2536459B2 JP2536459B2 (ja) 1996-09-18

Family

ID=17261481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6254189A Expired - Lifetime JP2536459B2 (ja) 1994-09-26 1994-09-26 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5726490A (ja)
JP (1) JP2536459B2 (ja)
KR (1) KR0175417B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0847087A3 (en) * 1996-12-04 1999-11-17 Texas Instruments Incorporated A leadframe
US7821734B2 (en) 2006-11-29 2010-10-26 Toshiba Storage Device Corporation Head IC, read circuit and medium storage device
US7852584B2 (en) 2006-09-20 2010-12-14 Toshiba Storage Device Corporation Head IC, read circuit, and media storage device
US7859781B2 (en) 2007-11-09 2010-12-28 Toshiba Storage Device Corporation Head IC that adjusts the amplitude level of a read signal of a head

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892270A (en) * 1997-05-23 1999-04-06 Samsung Electronics Co., Ltd. Chip on board assembly without wire bonding
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2199988B (en) * 1987-01-12 1990-04-25 Intel Corp Multi-layer molded plastic ic package
JPH0360050A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体装置
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
JPH04199563A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体集積回路用パッケージ
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0847087A3 (en) * 1996-12-04 1999-11-17 Texas Instruments Incorporated A leadframe
US7852584B2 (en) 2006-09-20 2010-12-14 Toshiba Storage Device Corporation Head IC, read circuit, and media storage device
US7821734B2 (en) 2006-11-29 2010-10-26 Toshiba Storage Device Corporation Head IC, read circuit and medium storage device
US7859781B2 (en) 2007-11-09 2010-12-28 Toshiba Storage Device Corporation Head IC that adjusts the amplitude level of a read signal of a head

Also Published As

Publication number Publication date
KR0175417B1 (ko) 1999-02-01
KR960012450A (ko) 1996-04-20
JP2536459B2 (ja) 1996-09-18
US5726490A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
JPH05160339A (ja) 半導体装置の内部配線構造
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JP2002203939A (ja) 集積型電子部品及びその集積方法
JP2536459B2 (ja) 半導体装置及びその製造方法
JPH04213867A (ja) 電子部品搭載用基板フレーム
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
US6281043B1 (en) Fabrication of hybrid semiconductor devices
JP3398556B2 (ja) 半導体装置の製造方法
JPH1140563A (ja) 半導体装置およびその電気特性変更方法
JP2596399B2 (ja) 半導体装置
JPS6070752A (ja) 半導体装置の製造方法
JP2003092380A (ja) 半導体装置
JPH0722469A (ja) Ｔａｂ用テープキャリア
JP3061728B2 (ja) 半導体パッケージ
JP3024046B2 (ja) 半導体パッケージ
JPH07321285A (ja) 半導体装置およびその組立方法
JP2944247B2 (ja) 半導体装置
JP2700434B2 (ja) 半導体装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6343897B2 (ja)
JPH11312781A (ja) ブリッジ型半導体装置及びその製造方法
JP2000150777A (ja) 複合半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514