JPH0722469A - Tab用テープキャリア - Google Patents

Tab用テープキャリア

Info

Publication number
JPH0722469A
JPH0722469A JP5165674A JP16567493A JPH0722469A JP H0722469 A JPH0722469 A JP H0722469A JP 5165674 A JP5165674 A JP 5165674A JP 16567493 A JP16567493 A JP 16567493A JP H0722469 A JPH0722469 A JP H0722469A
Authority
JP
Japan
Prior art keywords
tape carrier
tape
semiconductor chip
conductor
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5165674A
Other languages
English (en)
Inventor
Toshiyuki Tsujii
利之 辻井
Tsutomu Tsunetomo
力 常友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5165674A priority Critical patent/JPH0722469A/ja
Publication of JPH0722469A publication Critical patent/JPH0722469A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 この発明は、実装された半導体チップの性能
試験に当り、テープ強度を低下させることなく、かつ、
この試験の準備作業も容易になすことができるTAB用
テープキャリアを提供する。 【構成】 電解メッキ用導体20が、テープ基材1のス
プロケットホール2の外側にスプロケットホール22の
並設方向に沿って設けられている。この電解メッキ用導
体20には、第2接続導体21を介して複数の電極子6
が連結されている。これらの電極子6のそれぞれには第
1接続導体8を介してリード5が連結されている。そこ
で、テープ基材1上に形成されたリード5、電極子6、
第1および第2接続導体8、21からなるリードパター
ンは電解メッキ用導体20により電気的に一体となって
いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、テープ基材上に半導
体チップとの接続用リードやこのリードを電解メッキす
るための導体がパターン状に形成されているTAB用テ
ープキャリアに関するものである。
【0002】
【従来の技術】半導体チップの電極を、テープキャリア
にパターン状に形成されたリードにボンディングし、半
導体チップとリードとをアセンブリするTape Au
tomated Bonding(以下TABという)
技術は知られている。
【0003】図8は従来のテープキャリアを示す平面図
である。図において、1はポリイミドフィルム等によっ
て構成される長尺なテープ基材、2はテープ基材1の両
側部に形成された、搬送用等のために用いられるスプロ
ケットホール、3は半導体チップTを封止樹脂でモール
ディングしてなる樹脂封止部、4は半導体チップTの4
方にテープ基材1を打ち抜いて形成されている打抜孔、
5は打抜孔4上を半導体チップT側に向かって複数形成
されている導電性のリードである。このリード5には半
導体チップTの電極とのボンディングを容易にするた
め、例えば錫メッキが施されている。
【0004】6はリード5を取り囲むように複数設けら
れた電極子、7はスプロケットホール2の内側にこれら
の電極子6を取り囲んで設けられた電解メッキ用導体、
8はリード5と電極子6とをそれぞれ接続する第1接続
導体、9は隣接する2つあるいは3つの電極子6毎に電
解メッキ用導体7と接続する第2接続導体である。10
はスプロケットホール2や打抜孔4が形成されたテープ
基材1上に、リード5、電極子6、電解メッキ用導体
7、第1および第2接続導体8、9が所定ピッチでパタ
ーン状に複数に形成されているテープキャリアである。
【0005】このように構成されたテープキャリア10
の製造方法について、図9乃至図11を参照しつつ説明
する。まず、図9に示すように、長尺のテープ基材1を
スリットパンチングしてスプロケットホール2、打抜孔
4を形成する。ついで、このテープ基材1に銅箔をラミ
ネートし、その後パターニングして、図10に示すよう
に、テープ基材1上にリード5、電極子6、電解メッキ
用導体7、第1および第2接続導体8、9からなるリー
ドパターンを形成する。ここで、各一定こま毎に同一パ
ターンの打抜孔4とリードパターンが形成され、リード
パターンは電気的に接続されている。ついで、テープキ
ャリア10を錫メッキ槽中に入れ、電解メッキ用導体7
を陰極として電解メッキを施し、リードパターンの銅箔
上に錫を析出させる。
【0006】一方、半導体チップTには、バンプメタラ
イズ技術を用いて金バンプが形成されている。そして、
半導体チップTのバンプにテープキャリア10のリード
パターンを位置合わせして、上から加熱したボンディン
グツールを押しつけて、図11に示すように、リード5
の先端部とバンプとを接合する。さらに、半導体チップ
Tを封止樹脂を用いてモールディングして樹脂封止部3
を形成し、図8に示すテープキャリア10を得る。
【0007】つぎに、テープキャリア10に搭載された
半導体チップTの性能試験について、図12乃至図14
を参照しつつ説明する。図12はテープキャリアの一部
を拡大して示す図、図13は半導体チップTの試験を連
続して行なう場合にテープキャリアの移動方法を説明す
る図、図14は個々の半導体チップTについて試験を行
なう場合のユニットテープキャリアの位置決め方法を説
明する図である。
【0008】図12において、11は第2接続導体9の
連結部9aをテープ基材1とともに打ち抜いて形成され
る断線孔である。また、図13において、12は断線孔
9が形成され、リール13に巻かれたテープキャリア1
0を試験のために巻き取る巻き取りリール、14は外周
に突起14aがスプロケットホール2と同一のピッチで
形成され、該突起14aをテープキャリア10のスプロ
ケットホール2に係合させながら回転して、このテープ
キャリア10を巻き取りリール13側に搬送する回転盤
である。
【0009】さらに、図14において、10aは断線孔
11が形成されたテープキャリア10を半導体チップT
毎にカットしたユニットテープキャリア、15はユニッ
トテープキャリア10aをセットして、このユニットテ
ープキャリア10a中の半導体チップTの試験を行なう
ための専用キャリアである。この専用キャリア15で
は、その突起15aをユニットテープキャリア10aの
スプロケットホール2に係合させて、このユニットテー
プキャリア10aの位置決めが行なわれる。
【0010】半導体チップTの性能試験は、半導体Tが
テープキャリア10にボンディングされた後、さらには
モールディング後(出荷前)に、半導体チップTが所定
の性能を有しているか否かを調べるためのものであり、
この性能試験では半導体チップTの入力電極に所定の電
気信号を入力し、その出力電極から所定の出力信号が出
力されるか否かが試験される。したがって、試験に当
り、第1および第2接続導体8、9によって互いに短絡
されているリード5の短絡は解除される必要がある。こ
のために、複数の断線孔11が第2接続導体9の連結部
9aを打ち抜くように設けられている。なお、テープキ
ャリア10は試験装置(図示せず)にセットされ、その
電極子6にプローブピン(図示せず)を接触させて、試
験されている。
【0011】ここで、性能試験を複数の半導体チップT
に対して連続して行なう場合は、図13で示されるよう
に、回転盤14の凸起14aを断線孔11が形成された
テープキャリア10のスプロケットホール2に係合さ
せ、この回転盤14を回転させて、このテープキャリア
10を巻き取りリール12側に巻き取りつつ、半導体チ
ップTの試験が行なわれる。また、性能試験を個々の半
導体チップTごとに行なう場合には、図14で示される
ように、断線孔11が形成されたユニットテープキャリ
ア10aを、そのスプロケットホール2を専用キャリア
15の凸起15aに係合させた状態で専用キャリア15
内に位置決めして、半導体チップTの試験が行なわれ
る。
【0012】その後、半導体チップTが実装されたテー
プキャリア10は、巻き取りリール12に巻き取られた
状態、あるいは、ユニットテープキャリア10aに切り
取られた状態で、使用者に供給される。そこで、使用者
は、図15に示すように、リード5を切断して、半導体
チップTをモールディングした樹脂封止部3からリード
5が突出してなる半導体装置16を取り出し、実装基板
上に実装することになる。
【0013】なお、半導体チップTの性能試験におい
て、突起14aをスプロケットホール2に係合させてテ
ープキャリア10を搬送するように説明しているが、電
解メッキ工程、ボンディング工程等においても、同様に
してテープキャリア10の搬送を行うことができる。
【0014】
【発明が解決しようとする課題】しかしながら、従来の
テープキャリア10においては、半導体チップTの性能
試験を行なう場合に、テープキャリア10に複数の断線
孔11を設ける必要があるため、試験時のテープキャリ
ア10の強度が低下してしまうという課題があった。特
に、多ピンの半導体チップTの場合、断線孔11が多く
なるため、試験時のテープキャリア10の強度は著しく
低下していた。また、このテープキャリア10におい
て、複数の断線孔11を第1接続導体9の連結部9aを
正確に打ち抜くように形成するのは容易な作業ではない
という課題があった。
【0015】この発明は上記のような課題を解消するた
めになされたもので、半導体チップの性能試験にあた
り、テープ強度を低下させることがなく、かつこの試験
の準備作業も容易になすことができるTAB用テープキ
ャリアを提供することを目的とする。
【0016】
【課題を解決するための手段】この発明の第1の発明
は、両側にスプロケットホールが所定ピッチで並設され
たテープ基材上に、半導体チップのバンプとの接続用の
複数のリードと、複数の電極子と、電解メッキ用導体
と、複数のリードと複数の電極子とをそれぞれ接続する
複数の第1接続導体と、複数の電解子と電解メッキ用導
体とを接続する複数の第2接続導体とがパターン状に形
成されているTAB用テープキャリアにおいて、電解メ
ッキ用導体が、テープ基材のスプロケットホールの外側
にスプロケットホールの並設方向に沿って延設されてい
るものである。
【0017】また、この発明の第2の発明は、両側にス
プロケットホールが所定ピッチで並設されたテープ基材
上に、電解メッキが施された複数のリードと、複数の電
極子と、複数のリードと複数の電極子とをそれぞれ接続
する複数の第1接続導体とがパターン状に形成されてい
るTAB用テープキャリアにおいて、複数のリードにボ
ンディングされた半導体チップと、半導体チップをモー
ルディングした樹脂封止部と、複数の電極子のそれぞれ
からスプロケットホールを迂回してテープ基材の両側端
まで独立して延設された第2接続導体とを備えたもので
ある。
【0018】
【作用】この発明の第1の発明においては、複数のリー
ドはそれぞれ第1接続導体、電極子および第2接続導体
を介して電解メッキ用導体に接続されて、電気的に一体
のパターンを構成しており、電解メッキ工程において電
解メッキ用導体を陰極に接続することにより、複数のリ
ード上には例えば錫メッキ層が一括して形成される。そ
して、半導体チップを実装する際に、半導体チップのバ
ンプ(金バンプ)とリード(錫メッキ層)とはAu−S
n共晶反応により簡易にかつ強固に接合される。また、
電解メッキ用導体をテープ基材のスプロケットホールの
外側にスプロケットホールの並設方向に沿って延設して
いるため、リードに電解メッキを施した後、このスプロ
ケットホールの外側でこの電解メッキ用導体を切り離す
ことにより、複数のリードの相互の電気的な短絡は解消
される。したがって、その後このテープキャリアに実装
される半導体チップの性能試験を容易に確実に行なうこ
とができる。さらに、電解メッキ用導体が切り離された
テープキャリア側には、スプロケットホールがそのまま
残されるため、このスプロケットホールを利用してテー
プキャリアの移動や位置決めを容易に行なうことができ
る。
【0019】また、この発明の第2の発明においては、
第2接続導体が複数の電極子のそれぞれからスプロケッ
トホールを迂回してテープ基材の両側端まで独立して延
設されているので、複数のリードの相互の電気的な短絡
は解消され、半導体チップの性能試験を容易に確実に行
なうことができる。さらに、両側にスプロケットホール
が設けられているので、このスプロケットホールを利用
してテープキャリアの移動や位置決めを容易に行なうこ
とができる。
【0020】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.図1はこの発明の実施例1に係るテープキャ
リアを示す平面図、図2はこの発明の実施例1に係るテ
ープキャリアの半導体チップ実装状態を示す平面図、図
3は試験用に両端部がカットされたテープキャリアを示
す平面図、図4は両端部がカットされたテープキャリア
のリール巻き取り状態を示す斜視図である。なお、図8
乃至図15で示した従来のテープキャリアと同一または
相当部分には同一符号を付し、その説明を省略する。
【0021】図において、20はテープ基材1のスプロ
ケットホール2の外側にスプロケットホール2の並設方
向に沿って延設された電解メッキ用導体、21は電極子
6のそれぞれからスプロケットホール2を迂回して電解
メッキ用導体20に接続するように形成された第2接続
導体である。22はスプロケットホール2や打抜孔4が
形成されたテープ基材1上に、リード5、電極子6、第
1および第2接続導体8、21、電解メッキ用導体20
が所定ピッチでパターン状に複数形成されているテープ
キャリアである。
【0022】つぎに、この実施例1によるテープキャリ
アの製造方法について説明する。まず、長尺のテープ基
材1をスリットパンチングし、図9に示されるようにテ
ープ基材1にスプロケットホール2および打抜孔4を所
定ピッチで形成する。ついで、銅箔をラミネートしてテ
ープ基材1と銅箔とを一体化し、その後パターニング
し、図1に示すリードパターンを形成する。そこで、テ
ープ基材1上に各一定こま毎に同一パターンの打抜孔4
とリードパターンが形成されたテープキャリア22が得
られる。そして、電解メッキ用導体20はスプロケット
ホール2の外側にスプロケットホール2の並設方向に沿
って延設されており、各リード5は第1接続導体8、電
極子6および第2接続導体21を介して電解メッキ用導
体20に接続されている。
【0023】ついで、テープキャリア22を錫メッキ槽
中に入れ、電解メッキ用導体20を陰極として電解メッ
キを施して、リードパターンの銅箔上に錫を析出させ
る。そして、半導体チップTのバンプにテープキャリア
22のリードパターンを位置合わせして、上からボンデ
ィングツールを押しつけて、リード5の先端部とバンプ
とを接合する。その後、半導体チップTをモールディン
グして、図2に示すように、樹脂封止部3を形成する。
【0024】つぎに、この半導体チップTを実装したテ
ープキャリア22を使用して、その半導体チップTの性
能試験を行なう場合には、まず、テープキャリア22を
そのカッティングラインC1、C1に沿ってカットし、
このテープキャリア22から電解メッキ用導体20を切
り落とす。そこで、図3に示すように、両側にスプロケ
ットホール2が設けられ、各リード5が第1接合導体8
を介して電極子6に接続され、第2接続導体21が各電
極子6からスプロケットホール2を迂回してテープ基材
1の両端部まで延出し、さらにリード5の先端部に半導
体チップTをモールディングしてなる樹脂封止部3が設
けられたテープキャリア22Aが得られる。この場合、
リードパターンを電気的に一体化していた電解メッキ用
導体20が切り落とされるため、リード5の短絡が解除
される。そして、テープキャリア22A側にはスプロケ
ットホール2が残されているため、このテープキャリア
22Aのハンドリングも容易に行なわれる。
【0025】したがって、図4で示されるようにリール
13に巻かれたテープキャリア22Aを、従来技術と同
様に、そのスプロケットホール2に回転盤14の突起1
4aを係合させつつ、巻き取りリール12側に巻き取ら
せるようにすれば、このテープキャリア22A中の半導
体チップTの性能テストを連続的に容易に行なうことが
できる。なお、この性能試験は、テープキャリア22A
の電極子6に試験装置に連結される測定治具を取付けて
なされる。
【0026】また、例えば、3つずつの半導体チップT
について性能試験を行なう場合には、テープキャリア2
2Aをカットして、半導体チップTを3つずつ有する短
冊状のユニットテープキャリアを形成する。つぎに、こ
のユニットテープキャリアを専用キャリア(図示せず)
内に位置決めして、半導体チップTの性能試験を行なえ
ばよい。この場合、ユニットテープキャリアは、そのス
プロケットホール2を専用キャリアの突起に係合させる
ことにより、この専用キャリアに容易に位置決めされ
る。
【0027】このようにして半導体チップTの性能試験
が終了したテープキャリア22Aは、巻き取りリール1
2に巻き取られた状態、あるいはユニットテープキャリ
アに切り取られた状態で、使用者に供給される。そこ
で、使用者は、リード5を切断して、半導体チップTを
モールディングしてなる樹脂封止部3からリード5が突
出する半導体装置16を得て、実装基板上に実装するこ
とになる。
【0028】以上のように、この実施例1によれば、複
数のリード5がそれぞれ第1接続導体8、電極子6およ
び第2接続導体21を介して電解メッキ用導体20に接
続され、電気的に一体のパターンを構成しているので、
複数のリード5に半導体チップTのボンディングのため
の錫メッキを簡易に均一に施すことができる。
【0029】また、電解メッキ用導体20がテープ基材
1のスプロケットホール2の外方にスプロケットホール
2の並設方向に沿って延設しているので、スプロケット
ホール2の外側でカッティングラインC1に沿って電解
メッキ用導体20をテープ基材1とともに切り落とすと
いう簡単な工程によって、テープキャリア22Aやユニ
ットテープキャリアを容易に形成でき、半導体チップT
の性能試験を確実に行うことができる。
【0030】さらに、テープキャリア20、テープキャ
リア22A、ユニットテープキャリア等にはスプロケッ
トホール2が残されているため、このスプロケットホー
ル2を利用してこのテープキャリアの移動や位置決めが
容易になされ、メッキ工程、ボンディング工程、モール
ディング工程、試験工程等における自動化を図ることが
できる。この際、テープキャリアには複数の断線孔を打
ち抜く必要がないため、その強度が低下することもな
い。
【0031】実施例2.図5はこの発明の実施例2に係
るテープキャリアの半導体チップ実装状態を示す平面
図、図6は試験用に端部がカットされたテープキャリア
を示す平面図、図7はテープキャリアを試験のために専
用ケースに入れようとしている状態を示す斜視図であ
る。
【0032】図において、23は電解メッキ用導体であ
り、この電解メッキ用導体23は、スプロケットホール
2の外側にスプロケットホール2の並設方向に沿って設
けられた第1メッキ用導体23aと、両側の第1メッキ
用導体23a、23aを接続するように隣接するリード
パターン間に設けられた第2メッキ用導体23bとから
なり、第1および第2メッキ用導体23a、23bによ
りリードパターンを取り囲むように構成されている。ま
た、この電解メッキ用導体23には、第2接続導体21
を介して各電極子6が接続されている。なお、他のリー
ドパターンの構成は、上記実施例1と同様の構成であ
る。
【0033】24はスプロケットホール2や打抜孔4が
形成されたテープ基材1上に、リード5、電極子6、第
1および第2接続導体8、21、電解メッキ用導体23
が所定ピッチでパターン状に複数形成され、さらに半導
体チップTが実装されているテープキャリアである。2
5は電解メッキ用導体23をテープ基材1から切り離し
たテープキャリアである。26はテープキャリア25を
収納する専用キャリアであり、この専用キャリア26に
はテープキャリア25のスプロケットホール2に係合
し、このテープキャリア25を位置決めする複数の突起
26aが設けられている。
【0034】このように構成されたテープキャリア24
は、上記実施例1と同様にして得ることができる。すな
わち、テープ基材1をスリットパンチングし、銅箔ラミ
ネーティングし、パターニングした後、電解メッキ用導
体23を陰極に接続して電解メッキを施す。さらに、半
導体チップTをボンディングし、モールディングして、
図5に示すテープキャリア24を得る。
【0035】つぎにこのテープキャリア24を使用し
て、その半導体チップTの性能試験を行なう場合の動作
について説明する。まず、テープキャリア24をそのカ
ッティングラインC2に沿ってカットし、このテープキ
ャリア24から電解メッキ用導体23の第1メッキ導体
23aを切り落とす。つぎに、第1メッキ導体23aが
切り落とされたテープキャリア24をそのカッティング
ラインC3に沿ってカットし、このテープキャリア24
から第2メッキ導体23bを切り落とし、図6で示され
るような、テープキャリア25を形成する。この場合、
リードパターンを電気的に一体化させていた電解メッキ
用導体23が切り落とされるため、このテープキャリア
25では、リード5の短絡が解除される。また、この場
合、テープキャリア25側にはスプロケットホール2が
残されるため、このテープキャリア25の位置決めも容
易となる。
【0036】したがって、図7で示されるように、この
テープキャリア25を、そのスプロケットホール2を突
起26aに係合させるようにして専用キャリア26に位
置決めした後、測定治具をこのテープキャリア25の電
極子6に取り付け、試験装置によりテープキャリア25
中の半導体チップTの性能試験が行なわれる。
【0037】以上のように、この実施例2においても、
電解メッキ用導体23の第1メッキ導体23aをテープ
基材1のスプロケットホール2の外方に形成しているた
め、テープキャリア24中の半導体チップTの性能試験
に当り、カッティングラインC2、C3に沿って電解メ
ッキ用導体23の第1メッキ導体23aおよび第2メッ
キ導体23bをテープ基材1とともに切り落とすという
簡単な動作によって、スプロケットホール2を残した状
態でテープキャリア25を容易に形成することができ
る。したがって、このテープキャリア25においても上
記実施例1のテープキャリアと同様の効果を得ることが
できる。
【0038】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
【0039】この発明の第1の発明は、両側にスプロケ
ットホールが所定ピッチで並設されたテープ基材上に、
半導体チップのバンプとの接続用の複数のリードと、複
数の電極子と、電解メッキ用導体と、複数のリードと複
数の電極子とをそれぞれ接続する複数の第1接続導体
と、複数の電解子と電解メッキ用導体とを接続する複数
の第2接続導体とがパターン状に形成されているTAB
用テープキャリアにおいて、電解メッキ用導体が、テー
プ基材のスプロケットホールの外側にスプロケットホー
ルの並設方向に沿って延設されているので、リードパタ
ーンが電気的に一体となり、リードパターン上にボンデ
ィング用の電解メッキ層を簡易に均一に形成することが
できる。また、半導体チップを実装した際には、電解メ
ッキ用導体をテープ基材とともに切り落とすという簡単
な作業で、半導体チップ側にスプロケットホールを残し
た状態で半導体チップの性能試験の準備ができ、かつ、
この場合、テープ基材に多数の断線孔を設ける必要もな
いため、試験時にテープキャリアの強度が低下するとい
う不都合も生じない。
【0040】また、この発明の第2の発明は、両側にス
プロケットホールが所定ピッチで並設されたテープ基材
上に、電解メッキが施された複数のリードと、複数の電
極子と、複数のリードと複数の電極子とをそれぞれ接続
する複数の第1接続導体とがパターン状に形成されてい
るTAB用テープキャリアにおいて、複数のリードにボ
ンディングされた半導体チップと、半導体チップをモー
ルディングした樹脂封止部と、複数の電極子のそれぞれ
からスプロケットホールを迂回してテープ基材の両側端
まで独立して延設された第2接続導体とを備えているの
で、上記第1の発明と同様の効果を奏するとともに、ス
プロットホールを案内としてテープキャリアの移動等が
可能となり、ハンドリングが容易となり、製造の自動化
を図ることができる。
【図面の簡単な説明】
【図1】この発明の実施例1に係るテープキャリアを示
す平面図である。
【図2】この発明の実施例1に係るテープキャリアの半
導体チップ実装状態を示す平面図である。
【図3】この発明の実施例1に係る試験用に両端部がカ
ットされたテープキャリアを示す平面図である。
【図4】この発明の実施例1に係る両端部がカットされ
たテープキャリアのリール巻き取り状態を示す斜視図で
ある。
【図5】この発明の実施例2に係るテープキャリアの半
導体チップ実装状態を示す平面図である。
【図6】この発明の実施例2に係る試験用に端部がカッ
トされたテープキャリアを示す平面図である。
【図7】図6のテープキャリアを試験のために専用ケー
スに入れようとしている状態を示す斜視図である。
【図8】従来のテープキャリアの一例を示す平面図であ
る。
【図9】テープ基材をスリットパンチングした状態を示
す平面図である。
【図10】テープ基材にラミネートされた銅箔をパター
ニングして形成されたリードパターンを示す平面図であ
る。
【図11】図10のテープキャリアに半導体チップをボ
ンディングした状態を示す平面図である。
【図12】図11のテープキャリアの一部を拡大して示
した図である。
【図13】試験を連続して行なう場合に、テープキャリ
アの移動方法を説明する斜視図である。
【図14】個々の半導体チップについて試験を行なう場
合に、ユニットテープキャリアの位置決め方法を説明す
る斜視図である。
【図15】テープキャリアから半導体装置の切り出し説
明する平面図である。
【符号の説明】
1 テープ基材 2 スプロケットホール 3 樹脂封止部 5 リード 6 電極子 8 第1接続導体 20 電解メッキ用導体 21 第2接続導体 23 電解メッキ用導体 T 半導体チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 両側にスプロケットホールが所定ピッチ
    で並設されたテープ基材上に、半導体チップのバンプと
    の接続用の複数のリードと、複数の電極子と、電解メッ
    キ用導体と、前記複数のリードと前記複数の電極子とを
    それぞれ接続する複数の第1接続導体と、前記複数の電
    極子と前記電解メッキ用導体とを接続する複数の第2接
    続導体とがパターン状に形成されているTAB用テープ
    キャリアにおいて、前記電解メッキ用導体が、前記テー
    プ基材の前記スプロケットホールの外側に前記スプロケ
    ットホールの並設方向に沿って延設されていることを特
    徴とするTAB用テープキャリア。
  2. 【請求項2】 両側にスプロケットホールが所定ピッチ
    で並設されたテープ基材上に、電解メッキが施された複
    数のリードと、複数の電極子と、前記複数のリードと前
    記複数の電極子とをそれぞれ接続する複数の第1接続導
    体とがパターン状に形成されているTAB用テープキャ
    リアにおいて、前記複数のリードにボンディングされた
    半導体チップと、前記半導体チップをモールディングし
    た樹脂封止部と、前記複数の電極子のそれぞれから前記
    スプロケットホールを迂回して前記テープ基材の両側端
    まで独立して延設された第2接続導体とを備えたことを
    特徴とするTAB用テープキャリア。
JP5165674A 1993-07-05 1993-07-05 Tab用テープキャリア Pending JPH0722469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5165674A JPH0722469A (ja) 1993-07-05 1993-07-05 Tab用テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5165674A JPH0722469A (ja) 1993-07-05 1993-07-05 Tab用テープキャリア

Publications (1)

Publication Number Publication Date
JPH0722469A true JPH0722469A (ja) 1995-01-24

Family

ID=15816881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165674A Pending JPH0722469A (ja) 1993-07-05 1993-07-05 Tab用テープキャリア

Country Status (1)

Country Link
JP (1) JPH0722469A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018949A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지용 회로기판
JP2010192933A (ja) * 2010-05-10 2010-09-02 Oki Semiconductor Co Ltd テープ基板
US8698314B2 (en) 2007-08-31 2014-04-15 Oki Semiconductor Co., Ltd. Semiconductor wiring patterns

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018949A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지용 회로기판
US8698314B2 (en) 2007-08-31 2014-04-15 Oki Semiconductor Co., Ltd. Semiconductor wiring patterns
US9171802B2 (en) 2007-08-31 2015-10-27 Lapis Semiconductor Co., Ltd. Semiconductor wiring patterns
US9502352B2 (en) 2007-08-31 2016-11-22 Lapis Semiconductor Co., Ltd. Semiconductor wiring patterns
JP2010192933A (ja) * 2010-05-10 2010-09-02 Oki Semiconductor Co Ltd テープ基板

Similar Documents

Publication Publication Date Title
US5023202A (en) Rigid strip carrier for integrated circuits
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
JPH11191577A (ja) テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
US6300577B1 (en) Film carrier and method of burn-in testing
US6127196A (en) Method for testing a tape carrier package
JPH0722469A (ja) Tab用テープキャリア
JP2536459B2 (ja) 半導体装置及びその製造方法
JPS6190453A (ja) フイルムキャリヤーテープ
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
JP3693287B2 (ja) チップキャリア配置体を製造する方法
JPH02156547A (ja) フレキシブル基板と集積回路のテスト方法
JPH02188939A (ja) 半導体装置の製造方法
JP2500574B2 (ja) フィルムキャリヤ―を用いた半導体装置の製造方法
JPH04266036A (ja) プラスチックパッケージされてなる半導体装置
JPH02129941A (ja) キヤリアテープ
JPS614263A (ja) 自動ギヤングボンデイング用接続テ−プ
JPS62128133A (ja) 半導体装置の製造方法
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JPH0445986B2 (ja)
JPH01194430A (ja) Tab用テープキヤリア
JPS6373531A (ja) キヤリア・テ−プ
JPH02252251A (ja) フィルムキャリヤーテープ
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0314225B2 (ja)
JPH04127550A (ja) Tab形半導体集積回路装置のエージング方法およびそれに用いるエージング用フィルム