JP3842356B2 - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法 Download PDFInfo
- Publication number
- JP3842356B2 JP3842356B2 JP33782796A JP33782796A JP3842356B2 JP 3842356 B2 JP3842356 B2 JP 3842356B2 JP 33782796 A JP33782796 A JP 33782796A JP 33782796 A JP33782796 A JP 33782796A JP 3842356 B2 JP3842356 B2 JP 3842356B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- surface roughness
- heat sink
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本願発明は、半導体チップが搭載されるダイパットと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】
たとえば、モータドライブ用パワーIC、ある種のゲートアレイ、超LSIなど、駆動時に生じる発熱量の大きい樹脂パッケージ型半導体装置には、樹脂パッケージ内に金属放熱板を組み込み、放熱性を高めたものがある。
【0003】
上記放熱板の放熱特性を十分に活かすためには、上記放熱板が上記ダイパッドに対して強固に接合されていることが望まれる。そこで、上記放熱板と上記ダイパッドとを強固に接合するために様々な方法が検討されているが、上記放熱板あるいは上記ダイパッドの表面粗度に着目し、これら表面粗度と接合強度との関係が検討されることはなかった。
【0004】
一般に、上記ダイパッドとしては、上記放熱板との接合面の最頂部位置と最深部位置との差で表される最大面粗度が0.1〜0.2μm程度のものを用い、上記放熱板としては、上記ダイパッドとの接合面の最大面粗度が上記ダイパッドと同等のもの、あるいは上記ダイパッドよりも最大面粗度が若干大きいものを用いている。また、上記放熱板は、上記ダイパッドに対し、その下面中央にいわゆる超音波接合により接合されている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のような値の最大面粗度を有するダイパッドと放熱板とを接合する場合には、互いの接合面の最大面粗度が小さいために超音波接合によっては十分な剛性をもって上記ダイパッドと上記放熱板とを接合することができないのが現状である。このため、上記放熱板が本来有する放熱特性を十分に活かすことができない。
【0006】
本願発明は、上記した事情のもとで考え出されたものであって、半導体チップが搭載されるダイパッドと、半導体チップから発生する熱を外部に放出する放熱板と、が強固に接合されている半導体装置、およびその製造方法を提供することをその課題とする。
【0007】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0008】
すなわち、本願発明の第1の側面に係る半導体装置は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置であって、上記放熱板および上記ダイパッドの少なくとも一方の接合面は、最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するとともに、上記放熱板は、上記ダイパッドに対し、超音波接合されていることを特徴としている。
【0009】
好ましい実施の形態に係る半導体装置においては、上記放熱板は、上記ダイパッドに対し、その下面中央部の限定された領域において接合されている。
【0010】
超音波を利用して金属どうしを相互に接合する場合には、接合界面の面粗度が大きい方が接合強度が高いと考えられる。というのは、超音波を利用した金属どうしの接合は、金属の相互拡散により接合面において合金が形成されることにより行われるからである。このため、超音波を利用した金属どうしの接合方法では、接合界面の面粗度が大きい、すなわち表面積が大きいと接合面において金属が拡散しうる有効面積、すなわち実質的な接触面積が大きくなるために接合強度が大きくなると考えられる。
【0011】
したがって、上記した半導体装置は、上記放熱板および上記ダイパッドの少なくとも一方の接合面は、最大面粗度が0.5μm以上、および/または平均面粗度が0.4μm以上の面粗度を有し、従来より用いられている放熱板およびダイパッドの接合面の最大面粗度および/または平均面粗度よりも面粗度の大きいものが用いられているので、上記ダイパッドと上記放熱板との間に従来よりも大きい接合強度が得られる。このことは、面粗度が略一定の銅により形成されたダイパッドと、様々な面粗度の銅製の放熱板とを超音波接合し、このときの接合強度を引き剥がし試験によって測定した結果から確認されている。
【0012】
なお、上記最大面粗度および平均面粗度は、いわゆる面粗度計などによって測定することができ、上記放熱板および上記ダイパッドの面粗度を調整する方法としては、従来から用いられている最大面粗度が0.1〜0.2μm程度の銅板の表面に金属製などのロールブラシによる処理を施して所望の値にまで面粗度を高める方法が考えられる。また、上記ダイパッドとしてニッケル−鉄合金、たとえばニッケルの含有率が42%のいわゆる42アロイを用いても略同様の結果が得られる。
【0013】
また、本願発明の第2の側面に係る半導体装置の製造方法は、リードフレームに形成されたダイパッドと、このダイパッドに搭載される半導体チップから発生する熱を外部に放出するための放熱板と、を接合する工程を含む半導体装置の製造方法であって、上記放熱板および/または上記ダイパッドとしては、その接合面の最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するものを用い、上記放熱板を上記ダイパッドに対して超音波接合することを特徴としている。
【0014】
このような半導体装置の製造方法によって製造された半導体装置は、上述した第1の側面に係る半導体装置と同様の効果を奏することができる。
【0015】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0016】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0017】
図1は、本願実施形態に係る半導体装置10の一例を表す断面図、図2は、上記半導体チップ13の製造に用いられるリードフレーム20に形成されたダイパッド12の下面に放熱板14を接合した状態の平面図、図3は、ダイパッド12の下面に放熱板14を超音波接合法によって接合している様子を示す断面図、図4は、図2のダイパッド12に半導体チップ13を実装し、この半導体チップ13と内部リード16とをワイヤ17を用いて結線した状態の平面図、図5は、図4のリードフレーム20を金型3に挟持した状態の断面図である。
【0018】
図1に示すように、上記半導体装置10は、半導体チップ13がボンディングされるダイパッド12と、この半導体チップ13の上面に形成された上面電極(図示せず)とワイヤ17を介して電気的に導通するように結線された複数本の内部リード15と、上記半導体チップ13ないし上記内部リード15を封止する樹脂パッケージ11と、上記各内部リード15と連続して上記樹脂パッケージ11の外部に延出する外部リード16と、上記ダイパッド12の下面に接合される放熱板14と、を備えて構成されている。
【0019】
図2に良く表れているように、上記ダイパッド12は、たとえば銅やニッケル合金などの金属によって平面視形状が矩形状に形成されている。
【0020】
図2に良く表れているように、上記放熱板14は、たとえば銅などの金属によって平面視形状が矩形状に形成されており、上記ダイパッド12よりも大の面積を有している。また、図1に良く表れているように、上記放熱板14は、その下面が上記樹脂パッケージ11の下面に露出させられている。
【0021】
上記ダイパッド12および/または上記放熱板14としては、接合面の最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するものが用いられる。また、上記ダイパッド12と上記放熱板14とは、超音波接合法により接合することが好適であるが、これに限らず、スポット溶接を採用することもできる。なお、上記放熱板14と上記ダイパッド12との間の接合部分は、図中において符号19で示されている。
【0022】
なお、上記放熱板および上記ダイパッドの面粗度を調整する方法としては、従来から用いられている最大面粗度が0.1〜0.2μm程度の銅板の表面に金属製などのロールブラシによる処理を施して所望の値にまで面粗度を高める方法が考えられる。
【0023】
次に、上記半導体装置10の製造方法について説明する。便宜上、図2を参照しながらリードフレーム20について説明する。
【0024】
幅方向に位置するサイドフレーム21,21間を掛け渡すようにしてサポートリード23によって支持された平面視矩形状のダイパッド12が形成されている。そして、サイドフレーム21,21間を掛け渡すようにして、上記ダイパッド12に対してフレームの長手方向両側に形成されている各タイバー22,22によってこのタイバー22よりも外側に延びる外部リード16および内側に延びる内部リード15が一体につなげられている。このリードフレーム20は、ニッケル合金あるいは銅を材質とする金属薄板に打ち抜きプレス加工を施すことによって作成されている。
【0025】
ところで、上記ダイパッド12は、リードフレーム20のその他の部分、すなわち、たとえば内部リード15と同一平面内に位置するのはなく、図1および図3に示されるように、内部リード15に対して若干、たとえば200〜400μmダウンオフセットされている。
【0026】
図2に示すように、平面矩形状に形成された上記放熱板14は、上記ダイパッド12の下面に位置するとともに、上記各内部リード15の下面に所定量重なるように配される。なお、上記放熱板14は、放熱性の観点から銅または銅合金が好適であるが、これには限定されない。また、その形状も様々に設計変更可能であり、たとえば円形状であってもよい。
【0027】
また、上述したように、上記ダイパッド12および/または上記放熱板14としては、接合面の最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するものが用いられる。なお、上記した最大面粗度および面粗度は、いわゆる面粗度計を用いて容易に測定することができる。
【0028】
次に、図3に示すように、上記放熱板14が、上記ダイパッド12に対し、その下面中央の限定された領域に接合される。この接合方法としては、たとえば超音波接合が採用される。具体的には、支持台24上に載置した放熱板14の上面にリードフレーム20のダイパッド12を重ね、超音波ホーン25に接続された押圧ツール26をダイパッド12の上面中央部に押し付けて押圧ツール26から超音波振動を供給する。本実施形態においては、ダイパッド12の上面中央部の3×3μm程度の面積を有する矩形領域に、振動数、振幅が各々40kHz、10μm程度の超音波を約0.1〜0.2秒間供給する。なお、ダイパッド12の超音波を供給する領域およびその面積は様々に設計変更可能であり、上記ダイパッド12に供給する超音波の振動数および振幅もまた様々に設計変更可能である。
【0029】
上記の条件のもとでダイパッド12の上面中央部に超音波を供給した場合には、接合面において金属の相互拡散が起こり、金属の相互拡散によって接合面が合金化される。このようにして上記ダイパッド12と上記放熱板14とは互いに接合される。
【0030】
続いて、図4に示すように、上記のようにして放熱板14が接合されたダイパッド12に半導体チップ13をボンディングし、この半導体チップ13の上面に形成された上面電極(図示せず)と上記各内部リード15の上面とをワイヤ17を用いて結線する。
【0031】
さらに、図5に示すように、合わせ状態において上記ダイパッド12および上記半導体チップ13を収容可能なキャビティ4を形成する上下の金型30,31によって、図5に示すリードフレーム22のタイバー26の部分をはさみ付けて上記キャビティ4内に上記半導体チップ13を収容する。そして、上記上下の金型30,31の型締めを行う。
【0032】
なお、上記した上下の金型30、31のコーナー部には、ランナを介してキャビティ空間内に樹脂材料を供給するためのゲート(図示せず)が形成されており、型締めが行われた上下の金型30,31には、樹脂が注入される前からヒータなどによって熱が与えられている。
【0033】
次いで、上記ゲートからランナを介してエポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ4内に注入し、上記金型30,31に与えられた熱によって注入された樹脂を硬化させ、樹脂パッケージ10を形成させる。
【0034】
最後に、リードフレーム20に対するハンダメッキ、樹脂パッケージ11に対する標印、タイバーカット、リードカット、リードフォーミング等の工程を経て、図1に示したような単位半導体装置10が得られる。
【0035】
このようにして形成された半導体装置10は、上記ダイパッド12と上記放熱板14との接合界面の面粗度が大きいもの、すなわち表面積の大きいものを用いているため、接合面において金属が拡散しうる有効面積、すなわち実質的な接触面積が大きくなり上記ダイパッド12と上記放熱板14との間の接合強度が大きくなると考えられる。
【0036】
ここで、本願発明の半導体装置10のダイパッド12に対する放熱板14の接合強度について考察する。本願発明者は、様々な平均面粗度を有する放熱板14を用い、これらの放熱板14のダイパッド12に対する接合強度を引き剥がし試験による引き剥がし強度を測定することにより上記ダイパッド12に対する上記放熱板14の接合強度を調べた。
【0037】
上記放熱板14として、0.25μm以上の平均面粗度を有する銅により形成されたものを用い、ダイパッド12としては、0.1〜0.2μmの最大面粗度を有する銅により形成されたものを用いた。そして、図3に示すように、上記放熱板14と上記ダイパッド12との接合は、支持台24上に載置した放熱板14の上面にダイパッド12を重ね、超音波発生装置の超音波ホーン25に接続された押圧ツール26をダイパッド12の上面中央部の3×3mmの矩形領域に押し付けて押圧ツール26に超音波振動を供給することにより行った。なお、上記ダイパッド12の限定された領域に供給される超音波の振動数および振幅は、各々約40kHzおよび約10μm、上記ダイパッド12に対する超音波の供給時間は、約0.1〜0.2秒であり、上記放熱板14と上記ダイパッド12の最大面粗度および平均面粗度は、面粗度計により測定した。
【0038】
上記の条件により接合された上記放熱板14と上記ダイパッド12との間の接合強度を引き剥がし試験により測定し、このときの上記放熱板14の平均面粗度と、引き剥がし強度(接合強度)との関係を図6に示す。
【0039】
図6に示すように、放熱板14として平均面粗度が0.4μm以上、より具体的には、平均面粗度が0.42μm以上の銅を用いた場合には、上記条件による上記放熱板14と上記ダイパッド12との間の接合強度が格段に大きくなる。すなわち、放熱板14として平均面粗度が0.42μm以上の銅を用いた場合には、従来用いられていた放熱板(最大面粗度が0.1〜0.2μm)に比べて接合強度が約4倍に向上している。
【0040】
したがって、上記放熱板14を上記ダイパッド12に対して超音波接合法を用いて接合する場合には、上記放熱板14として平均面粗度が0.4μm以上の銅を用いることが好ましい。また、平均面粗度が0.4μmのときの最大面粗度は約0.5μmであり、放熱板14として最大面粗度は約0.5μm以上の銅を用いることが好ましい。
【0041】
また、本願発明者の実験によって上記ダイパッド12として42重量%のニッケルを含む、いわゆる42アロイを用いた場合にも略同様の結果が得られている。
【0042】
なお、本願発明者の実験では、上記放熱板14の平均面粗度は略0.4μm以上の場合に良好な接合強度が得られているが、上記ダイパッド12の平均面粗度が略0.4μm以上の場合にも良好な接合強度が得られると推測される。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の一例を表す断面図である。
【図2】上記半導体装置の製造に用いるリードフレームに形成されたダイパッドの下面に放熱板を接合した状態の部分平面図である。
【図3】ダイパッドの下面に放熱板を超音波接合法によって接合している様子を示す断面図である。
【図4】図2のダイパッドに半導体チップを実装し、この半導体チップと内部リードとを結線じた状態の平面図である。
【図5】図4のリードフレームを上下の金型の間に挟持し状態の断面図である。
【図6】放熱板の平均面粗度と引き剥がし強度(接合強度)との関係を表すグラフである。
【符号の説明】
10 半導体装置
12 ダイパッド
13 半導体チップ
14 放熱板
19 接合部分
Claims (3)
- 半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置であって、
上記放熱板および上記ダイパッドの少なくとも一方の接合面は、最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するとともに、
上記放熱板は、上記ダイパッドに対し、超音波接合されていることを特徴とする、半導体装置。 - 上記放熱板は、上記ダイパッドに対し、その下面中央部の限定された領域において接合されている、請求項1に記載の半導体装置。
- リードフレームに形成されたダイパッドと、このダイパッドに搭載される半導体チップから発生する熱を外部に放出するための放熱板と、を接合する工程を含む半導体装置の製造方法であって、
上記放熱板および/または上記ダイパッドとしては、その接合面の最頂部位置と最深部位置との差で表される最大面粗度が0.5μm以上、および/または互いに隣接する頂部位置と深部位置との差の平均値で表される平均面粗度が0.4μm以上の面粗度を有するものを用い、上記放熱板を上記ダイパッドに対して超音波接合することを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33782796A JP3842356B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33782796A JP3842356B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10178128A JPH10178128A (ja) | 1998-06-30 |
JP3842356B2 true JP3842356B2 (ja) | 2006-11-08 |
Family
ID=18312344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33782796A Expired - Fee Related JP3842356B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3842356B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000064084A (ja) * | 1998-08-20 | 2000-02-29 | Kobe Steel Ltd | 電子部品の放熱板用めっき材 |
JP2006222406A (ja) | 2004-08-06 | 2006-08-24 | Denso Corp | 半導体装置 |
JP2007088030A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2013018003A (ja) * | 2011-07-07 | 2013-01-31 | Hitachi Ltd | 金属接合構造とその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3572628B2 (ja) * | 1992-06-03 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2665169B2 (ja) * | 1994-10-24 | 1997-10-22 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1996
- 1996-12-18 JP JP33782796A patent/JP3842356B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10178128A (ja) | 1998-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11387162B2 (en) | Discrete power transistor package having solderless DBC to leadframe attach | |
JP3572628B2 (ja) | 半導体装置及びその製造方法 | |
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
CN104025287B (zh) | 半导体装置 | |
JP2002134676A (ja) | リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 | |
TW200913198A (en) | Pre-molded clip structure | |
JP6688725B2 (ja) | 半導体装置の製造方法 | |
JP3842356B2 (ja) | 半導体装置、およびその製造方法 | |
JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
JP3616469B2 (ja) | 半導体装置およびその製造方法 | |
JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
JP3813680B2 (ja) | 半導体装置の製造方法 | |
JP3566479B2 (ja) | 半導体装置の製造方法、およびこの方法により製造される半導体装置 | |
US11935818B2 (en) | Method of producing electronic components, corresponding electronic component | |
JP2000068430A (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
JPH1140722A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
JP3732604B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JPH09129813A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP2022180224A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JPH10173104A (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP3516710B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3548671B2 (ja) | 半導体装置およびその製造方法 | |
JPH0817998A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100818 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110818 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |