JP3566479B2 - 半導体装置の製造方法、およびこの方法により製造される半導体装置 - Google Patents

半導体装置の製造方法、およびこの方法により製造される半導体装置 Download PDF

Info

Publication number
JP3566479B2
JP3566479B2 JP176097A JP176097A JP3566479B2 JP 3566479 B2 JP3566479 B2 JP 3566479B2 JP 176097 A JP176097 A JP 176097A JP 176097 A JP176097 A JP 176097A JP 3566479 B2 JP3566479 B2 JP 3566479B2
Authority
JP
Japan
Prior art keywords
heat sink
frame
semiconductor device
die pad
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP176097A
Other languages
English (en)
Other versions
JPH10200025A (ja
Inventor
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP176097A priority Critical patent/JP3566479B2/ja
Publication of JPH10200025A publication Critical patent/JPH10200025A/ja
Application granted granted Critical
Publication of JP3566479B2 publication Critical patent/JP3566479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は、半導体チップが搭載されるダイパットと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置を製造するための方法、およびこの方法により製造される半導体装置に関する。
【0002】
【従来の技術】
たとえば、モータドライブ用パワーIC、ある種のゲートアレイ、超LSIなど、駆動時に生じる発熱量の大きい樹脂パッケージ型半導体装置には、樹脂パッケージ内に金属放熱板を組み込み、放熱性を高めたものがある。
【0003】
上記金属放熱板は、半導体チップが搭載されるダイパッドに対して超音波接合法あるいはスポット溶接などによって接合されている。具体的には、以下の工程を経て上記金属放熱板が上記ダイパッドに対して接合される。
【0004】
先ず、ダイパッドが形成されたリードフレームの位置決め穴に支持台に設けられた位置決めピンを挿通し、上記支持台上に上記リードフレームを載置して上記支持台に対して上記リードフレームの位置決めを行う。次に、作業者の手作業によって金属個片、すなわち金属放熱板の位置決めを行い、超音波接合法あるいはスポット溶接などによって上記金属放熱板と上記ダイパッドとを接合する。
【0005】
【発明が解決しようとする課題】
しかしながら、上記金属個片の上記ダイパッドに対する位置決めを行う作業は、作業者の手作業によって行われ、また上記金属個片は極めて小さいために、上記金属放熱板としての金属個片を上記ダイパッドの所望の位置に載置して精度良く接合することが困難であり、作業効率も極めて悪い。
【0006】
また、上記放熱板としての金属個片を上記ダイパッド上に載置する工程を自動化させることも考えられるが、上記工程を自動化させるためには大幅な設備変更を余儀なくされ、コストアップを招来する。
【0007】
本願発明は、上記した事情のもとで考え出されたものであって、リードフレームに形成されたダイパッド上に容易かつ正確に放熱板を載置することができるとともに、作業性を向上することができる半導体装置の製造方法、およびこの方法により製造される半導体装置を提供することをその課題とする。
【0008】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0009】
すなわち、本願発明の第1の側面に係る半導体装置の製造方法は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置を製造するための方法であって、ダイパッドが形成されたリードフレームの位置決め穴に支持台に設けられた位置決めピンを挿通し、上記支持台上に上記リードフレームを載置して上記支持台に対して上記リードフレームの位置決めを行う工程と、サポートリードによって放熱板が吊設支持された放熱板用フレームに形成された位置決め穴に支持台に設けられた位置決めピンを挿通することによって上記リードフレーム上に重ねて上記ダイパッドと対応する位置に上記放熱板の位置決めを行う工程と、上記放熱板と上記ダイパッドとを超音波接合法によって接合するとともに、超音波の供給によって上記サポートリードを切断し、上記放熱板用フレームから上記放熱板を切り離す工程と、を含むことを特徴としている。
【0010】
好ましい実施の形態に係る半導体装置の製造方法においては、上記放熱板用フレームとして、上記サポートリードの最小幅が上記放熱板用フレームの厚みよりも小さく設定されているものを用いる。
【0011】
本願発明に係る半導体装置の製造方法によれば、上記リードフレームに形成されたダイパッド上に上記放熱板を載置して超音波を供給した場合に、上記放熱板が上記放熱板用フレームのサポートリードに対して垂直あるいは平行方向に微振動を行い、この微振動によって上記サポートリードの最小幅部分に応力が集中して上記放熱板が上記放熱板用フレームから切り離されるように構成されている。
【0012】
すなわち、本願発明に係る半導体装置の製造方法は、上記放熱板を上記ダイパッドに接合するために上記放熱板に対して超音波を供給することにより、供給された超音波振動に起因した上記放熱板の振動を利用して上記放熱板を上記放熱板用フレームから切り離すことができる。したがって、上記放熱板用フレームに放熱板を形成したにも関わらず上記放熱板用フレームから上記放熱板を切り離すといった工程を必要とはしない。
【0013】
また、上述した半導体装置の製造方法によれば、上記放熱板を有する放熱板用フレームの位置決め穴を上記支持台に設けられた位置決めピンに挿通して上記リードフレーム上に上記放熱板用フレームを載置するといった極めて容易な作業により、ダイパッドに対して複数の放熱板の位置決めを一度に行うことができ、煩雑な手作業も必要としないために、極めて作業性が向上する。また、上述した上記放熱板の位置決め作業は、位置決めピンに上記放熱板用フレームに形成された位置決め穴を挿通することにより行われるので、所望の位置に正確に上記ダイパッドに対して上記放熱板を載置させることができる。
【0014】
なお、上記した位置決め作業は、簡易な設備変更によって自動的に行うように設計することも可能であり、この場合、さらに作業性が向上する。
【0015】
また、本願発明の第2の側面に係る半導体装置は、請求項1または2に記載の半導体装置の製造方法によって製造されたことを特徴としている。
【0016】
上述したように、上記半導体装置は、上記放熱板が上記ダイパッドの所望位置に正確に接合さているとともに、極めて作業効率良く製造することができる。
【0017】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0018】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0019】
図1は、本実施形態に係る半導体装置の製造方法により製造された半導体装置10の一例を表す断面図、図2は、上記半導体装置10の断面図、図3は、支持台3に対してリードフレーム20および放熱板用フレーム14Aの位置決めを行っている状態を表すの図、図4は、上記リードフレーム20のダイパッド12に放熱板14を超音波接合している状態を表すの図、図5は、上記半導体チップ13の製造に用いられるリードフレーム20に形成されたダイパッド12の下面に放熱板14を接合した状態の平面図、図6は、図5のダイパッド12に半導体チップ13を実装し、この半導体チップ13と内部リード16とをワイヤ17を用いて結線した状態の平面図、図7は、図6のリードフレーム20を金型3に挟持した状態の断面図である。
【0020】
図1、図2および図3に示すように、上記樹脂パッケージ型半導体装置1は、半導体チップ13が搭載されるダイパッド12と、上記半導体チップ13から発生する熱を外部に放出するための放熱板14と、上記半導体チップ13と電気的に導通させられる複数本の内部リード16と、上記半導体チップ13ないし上記各内部リード16を包み込む樹脂パッケージ19と、を備えて構成されている。
【0021】
図4および図5に良く表れているように、上記放熱板14は、上記ダイパッド12の下面に接合される長矩形状の接合部14aと、この接合部14aの両端縁から上記接合部14aの長手方向に一体的に延出して形成された放熱部14bと、を備えて構成されている。上記接合部14aは、上記ダイパッド12よりも幅狭に形成されており、上記放熱部14bは、上記接合部14aよりも幅広に形成されている。また、上記放熱部14bには、円形状の貫通孔14cが形成されている。
【0022】
図2および図6に示すように、上記半導体チップ13の上面と、上記内部リード16の先端部の上面とは、ワイヤ17を介して電気的に導通するように結線されている。
【0023】
図3に良く表れているように、上記ダイパッド12の両側縁からは、一体的に耳片12Aが形成されており、図2に良く表れているように、この耳片12Aの先端部が屈曲形成されて回路基板上に面実装可能に構成さてれいる。また、この耳片12Aは、回路基板に実装されて上記半導体チップ13から発生した熱を回路基板に放熱するように構成されている。
【0024】
さらに、上記ダイパッド12、半導体チップ13、内部リード16、およびワイヤ17は、エポキシ樹脂などの熱硬化性樹脂によって樹脂パッケージングされており、樹脂パッケージ19の側面からは内部リード16に一体的に延出して外部リード11が形成されている。
【0025】
次に、図3ないし図7を参照しながら上記半導体装置10の製造方法について説明する。便宜上、図3および図5を参照しながらリードフレーム20、放熱板用フレーム14Aについて説明する。
【0026】
図3および図5に示すように、上記リードフレーム20は、幅方向両側のサイドフレーム23,23および長手方向等間隔に上記サイドフレーム23,23間を掛け渡すように形成されるクロスフレーム24,24によって囲まれる矩形領域25内に、上記樹脂パッケージ型半導体装置1の構成部分となるべきリード11,16あるいはダイパッド12などが打ち抜き形成されている。矩形状に形成されたダイパッド12の両側縁からは、一体的に耳片12A,12Aが形成されており、この耳片12Aの端縁が支持リード28を介してクロスフレーム24に連結されている。矩形領域25内には、上記サイドフレーム23,23間を掛け渡すようにしてタイバー26が形成されている。ダイバー26の内側には、基端が連結されているとともに、先端部が上記ダイパッド12の周縁に向けて延びる複数本の内部リード16が形成されている。タイバー26の外側には、各内部リード16に連続して延びる複数本の外部リード11が形成されており、各外部リード11の外端部は、支持リード28を介してクロスフレーム24に連結されている。また、上記サイドフレーム23,23には、後述する支持台3に対して位置決めを行うための位置決め穴29,29が形成されている。
【0027】
なお、上記ダイパッド12は、その裏面側に放熱板14を取り付けた状態において上記放熱板14の周縁部の上面が内部リード16の先端部の下面と接触しないように上記リードフレーム20のその他の部分、たとえば上記内部リード16対してダウンオフセットされている。
【0028】
図3に示すように、上記放熱板用フレーム14Aは、幅方向両側のサイドフレーム20a,20aおよび長手方向等間隔に上記サイドフレーム20a,20a間を掛け渡すように形成されるクロスフレーム21,21によって囲まれる長矩形領域25A内に、上記樹脂パッケージ型半導体装置10の構成部分となるべき放熱板14が打ち抜き形成されている。上記放熱板14は、サポートリード27,27を介して上記サイドフレーム20a,20aに吊設支持されており、上述したように、上記ダイパッド12に接合される長矩形状の接合部14aと、この接合部14aの両端縁から上記接合部14aの長手方向に一体的に延出して形成された放熱部14bと、を備えて構成されているとともに、上記放熱部14bには貫通孔14cが形成されている。上記サポートリード27は、上記サイドフレーム20aから放熱板14に向かうにつれて細幅になるように形成されており、その最小幅が上記放熱板14の厚みよりも小さく、好ましくは上記放熱板14の厚みの約90%の幅に設定されている。さらに、上記サイドフレーム20a,20aの適部には、上記リードフレーム20に形成されたダイパッド12に対して上記放熱板14の位置決めを行えるように位置決め穴22,22が形成されている。
【0029】
先ず、図3に示すように、上記リードフレーム20の位置決め穴29,29に支持台3に設けられた位置決めピン30を挿通し、上記支持台3上に上記リードフレーム20を載置して上記支持台3に対して上記リードフレーム20の位置決めを行う。
【0030】
次いで、上記放熱板用フレーム14Aに形成された位置決め穴22,22に上記位置決めピン30を挿通することによって上記リードフレーム20上に重ねて上記ダイパッド12と対応する位置に上記放熱板14の位置決めを行う。
【0031】
上記した極めて簡易な作業によって、ダイパッド12に対して一度に複数の放熱板14の位置決めを行うことができ、煩雑な手作業を必要としないために、極めて作業性が向上する。
【0032】
また、上述した上記放熱板14の位置決め作業は、位置決めピン30に上記放熱板用フレーム14Aに形成された位置決め穴22,22を挿通することにより行われるので、上記放熱板14の上記ダイパッド12に対する位置決めを正確に行うことができる。
【0033】
続いて、上記ダイパッド12と上記放熱板14とを接合する。具体的には、図4に示すように、超音波ホーン31に接続された押圧ツール32を上記放熱板14の中央部に圧しつけて押圧ツール32に水平方向成分を有する超音波振動を供給する。上記押圧ツール32に供給された超音波振動は、上記放熱板14に与えられ、上記放熱板14に対する超音波振動の供給によって上記放熱板14と上記ダイパッド12との間で金属の相互拡散が起こり、上記放熱板14と上記ダイパッド12とが接合される。このとき、上記放熱板14は、供給される超音波振動によって水平方向(上記放熱板14の長手方向と同方向または垂直方向)に微振動し、上記放熱板14を上記放熱板用フレーム14Aのサイドフレー20a,20aに吊設支持しているサポートリード27,27の最細部に応力が集中してこの部位が切断される。
【0034】
すなわち、本実施形態に係る半導体装置の製造方法は、上記放熱板14を上記ダイパッド12に接合するために上記放熱板14に対して超音波振動を供給することにより、供給された超音波振動に起因した上記放熱板14の振動を利用して上記放熱板14を上記放熱板用フレーム14Aがら切り離すことができる。したがって、金属個片としてではなく上記放熱板用フレーム14Aに放熱板14を形成したにも関わらず上記放熱板用フレーム14Aから上記放熱板14を切り離すといった工程を必要とはしない。
【0035】
次に、図5に良く表れているように、上記放熱板14から上記放熱板用フレーム14A(サイドフレーム20a,20aおよびクロスフレーム21、21)を取り除き、上記ダイパッド12に上記放熱板14が接合されたリードフレーム20をひっくり返した状態にする。
【0036】
なお、本実施形態においては、上記リードフレーム20の半導体装置10の構成要素となるべき1単位分の領域に対して、上記放熱板用フレーム14Aには上記放熱板14が2単位分打ち抜き形成されている。すなわち、上記リードフレーム20上に上記放熱板用フレーム14Aを位置決めした状態においては、上記放熱板14は一つ飛ばしで上記放熱板用フレーム14Aに形成された放熱板14の半分が上記ダイパッド12に対応した位置に位置決めされている。したがって、本実施形態において説明した放熱板用フレーム14Aは、この放熱板用フレーム14Aに形成された放熱板14のうちの半分を上記ダイパッド12と接合し、次のリードフレーム20に対して先のリードフレーム20から半ピッチずらせて次のリードフレーム20に対して位置決めを行うことにより次のリードフレーム20のダイパッド12と放熱板14とが接合される。このように形成された放熱板用フレーム14Aは、リードフレーム20の半導体装置10の構成要素となるべき1単位分の領域に対して、放熱板14が1単位分形成されている場合に比べて格段に板取効率が良い。
【0037】
続いて、図6に良く表れているように、上記半導体チップ13の上面に形成された上面電極(図示せず)と、これに対応する上記内部リード16の先端部の上面とを電気的に導通するようにワイヤ17を用いて結線する。
【0038】
さらに、図7に示すように、合わせ状態において上記ダイパッド12および上記半導体チップ13を収容可能なキャビティ4を形成する上下の金型30,31によって、図6に示すリードフレーム20のタイバー26の部分をはさみ付けて上記キャビティ4内に上記半導体チップ13を収容する。そして、上記上下の金型30,31の型締めを行う。
【0039】
なお、上記した上下の金型30、31のコーナー部には、ランナを介してキャビティ空間内に樹脂材料を供給するためのゲート(図示せず)が形成されており、型締めが行われた上下の金型30,31には、樹脂が注入される前からヒータなどによって熱が与えられている。
【0040】
次いで、上記ゲートからランナ(図示せず)を介してエポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ4内に注入し、上記金型30,31に与えられた熱によって注入された樹脂を硬化させ、樹脂パッケージ19を形成させる。
【0041】
最後に、リードフレーム20に対するハンダメッキ、樹脂パッケージ11に対する標印、タイバーカット、リードカット、リードフォーミング等の工程を経て、図1および図2に示したような単位半導体装置10が得られる。
【0042】
なお、本実施形態における上記放熱板14は、幅狭の接合部14aと幅広の放熱部14bとを備えて構成されていたが、これには限定されず、上記放熱板14は、矩形状、あるいは円形状などであってもよく、様々に設計変更可能である。また、上記放熱部14bに形成された貫通孔14cは選択的事項であり、設計変更可能である。
【0043】
また、本実施形態においては、上記半導体装置10は、上記放熱板14が上記樹脂パッケージ19内にか完全に包み込まれていたが、上記放熱板14が上記樹脂パッケージ19から露出するタイプの半導体装置であってもよい。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の製造方法により製造された半導体装置の一例を表す断面図である。
【図2】上記半導体装置の断面図である。
【図3】支持台に対してリードフレームおよび放熱板用フレームの位置決めをしている状態を表すの図である。
【図4】上記リードフレームのダイパッドに放熱板を超音波接合している状態を表すの図である。
【図5】上記半導体チップの製造に用いられるリードフレームに形成されたダイパッドに放熱板を接合した状態の平面図である。
【図6】図5のダイパッドに半導体チップを実装し、この半導体チップと内部リードとをワイヤを用いて結線した状態の平面図である。
【図7】図6のリードフレームを金型に挟持した状態の断面図である。
【符号の説明】
3 支持台
10 半導体装置
11 外部リード
12 ダイパッド
13 半導体チップ
14 放熱板
14A 放熱板用フレーム
16 内部リード
22 位置決め穴(放熱板用フレームの)
27 サポートリード
29 位置決め穴(リードフレームの)
30 位置決めピン(支持台の)

Claims (3)

  1. 半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備える半導体装置を製造するための方法であって、
    ダイパッドが形成されたリードフレームの位置決め穴に支持台に設けられた位置決めピンを挿通し、上記支持台上に上記リードフレームを載置して上記支持台に対して上記リードフレームの位置決めを行う工程と、
    サポートリードによって放熱板が吊設支持された放熱板用フレームに形成された位置決め穴に支持台に設けられた位置決めピンを挿通することによって上記リードフレーム上に重ねて上記ダイパッドと対応する位置に上記放熱板の位置決めを行う工程と、
    上記放熱板と上記ダイパッドとを超音波接合法によって接合するとともに、超音波の供給によって上記サポートリードを切断し、上記放熱板用フレームから上記放熱板を切り離す工程と、
    を含むことを特徴とする、半導体装置の製造方法。
  2. 上記放熱板用フレームとして、上記サポートリードの最小幅が上記放熱板用フレームの厚みよりも小さく設定されているものを用いる、請求項1に記載の半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法によって製造されたことを特徴とする、半導体装置。
JP176097A 1997-01-09 1997-01-09 半導体装置の製造方法、およびこの方法により製造される半導体装置 Expired - Fee Related JP3566479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP176097A JP3566479B2 (ja) 1997-01-09 1997-01-09 半導体装置の製造方法、およびこの方法により製造される半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP176097A JP3566479B2 (ja) 1997-01-09 1997-01-09 半導体装置の製造方法、およびこの方法により製造される半導体装置

Publications (2)

Publication Number Publication Date
JPH10200025A JPH10200025A (ja) 1998-07-31
JP3566479B2 true JP3566479B2 (ja) 2004-09-15

Family

ID=11510545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP176097A Expired - Fee Related JP3566479B2 (ja) 1997-01-09 1997-01-09 半導体装置の製造方法、およびこの方法により製造される半導体装置

Country Status (1)

Country Link
JP (1) JP3566479B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682067B1 (ko) * 2015-08-26 2016-12-02 제엠제코(주) 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10331453B4 (de) * 2003-07-10 2007-09-27 Premier Devices Germany Gmbh Verfahren zum Erzeugen wenigstens einer Wärmebrücke in einem Substrat
TWI262041B (en) 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682067B1 (ko) * 2015-08-26 2016-12-02 제엠제코(주) 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지

Also Published As

Publication number Publication date
JPH10200025A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
JP4699353B2 (ja) 代替のflmpパッケージ設計およびそのパッケージ製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
JP6076675B2 (ja) 半導体装置
TW200913198A (en) Pre-molded clip structure
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
US6617200B2 (en) System and method for fabricating a semiconductor device
JP2007123579A (ja) 半導体装置およびその製造方法ならびにその実装構造
JP3566479B2 (ja) 半導体装置の製造方法、およびこの方法により製造される半導体装置
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP3688760B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP3842356B2 (ja) 半導体装置、およびその製造方法
JPH06104295A (ja) ハイブリッドicのはんだ付け方法
CN111146096B (zh) 一种双面散热半导体器件及其单次回流的焊接方法
JP3813680B2 (ja) 半導体装置の製造方法
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JP3732604B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JPH10209194A (ja) 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置
JP4201060B2 (ja) 半導体装置、およびその製造方法
JPH0945838A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2010098165A (ja) 半導体装置、半導体装置の製造方法、及び、リードフレームユニット
JP2004153004A (ja) 混成集積回路装置およびその製造方法
JPH10173104A (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JP2000277675A (ja) 放熱板の接合方法及びそれに使用する放熱板フレーム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Effective date: 20040610

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120618

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130618

LAPS Cancellation because of no payment of annual fees