KR101682067B1 - 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지 - Google Patents

초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지 Download PDF

Info

Publication number
KR101682067B1
KR101682067B1 KR1020150119991A KR20150119991A KR101682067B1 KR 101682067 B1 KR101682067 B1 KR 101682067B1 KR 1020150119991 A KR1020150119991 A KR 1020150119991A KR 20150119991 A KR20150119991 A KR 20150119991A KR 101682067 B1 KR101682067 B1 KR 101682067B1
Authority
KR
South Korea
Prior art keywords
heat slug
lead frame
ultrasonic welding
slug
semiconductor package
Prior art date
Application number
KR1020150119991A
Other languages
English (en)
Inventor
최윤화
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020150119991A priority Critical patent/KR101682067B1/ko
Application granted granted Critical
Publication of KR101682067B1 publication Critical patent/KR101682067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 히트 슬러그와 리드프레임이 초음파 융착에 의해 접합된 형태로 구성되는 반도체 패키지에 관한 것이다.

Description

초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지{SEMICONDUCTOR PACKAGE WITH HEAT SLUG AND LEADFRAME BONDED USING ULTRASONIC WELDING}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 히트 슬러그와 리드프레임이 초음파 융착에 의해 접합된 형태로 구성되는 반도체 패키지에 관한 것이다.
반도체 패키지는 리드프레임 패드 위에 반도체 칩을 실장하고, 반도체 칩과 기판에 형성된 리드를 클립 또는 와이어로 본딩하여 연결한다. 클립 또는 와이어 본딩이 완료되면 주변을 EMC(Epoxy molding compoind)와 같은 열경화성 봉지재를 몰딩하여 패키지 바디를 형성함에 따라 반도체 패키지 제작이 완료된다.
위와 같은 구조를 갖는 반도체 패키지의 경우 전류가 흐르면서 많은 열이 발생하게 되는데, 이러한 열을 외부로 배출하기 위해 클립이나 리드프레임에 열전도성 금속재인 히트 슬러그를 부착하고, 상기 히트 슬러그를 EMC 소재 패키지 바디 외측으로 노출되도록 하여 방열 효과를 높인다.
도 1 에는 종래 이와 같은 히트 슬러그를 구비하는 반도체 패키지의 구조가 평면도(a), 측면도(b) 및 정면도(c)로 도시된다. 도시된 바와 같이, 종래의 반도체 패키지는 최하층에 히트 슬러그(3)가 배치되고, 상기 히트 슬러그(3)의 상부 표면에는 반도체 칩(1)이 접착재(2)로 부착 고정된다. 그리고, 좌우에는 다수개의 리드프레임(4;보다 구체적으로는 타이바)이 배치되며, 각 리드프레임(4)과 반도체 칩(1)은 와이어(7) 또는 클립에 의해 상호 연결된다. 여기서, 상기 히트 슬러그(3)와 리드프레임(4)은 리벳(5;rivet)에 의해 상호 접합된다.
일반적으로 반도체 패키지에 사용되는 리드프레임은 두께가 0.254mm인 것이 주로 사용되는데, 금속의 두께가 얇을수록 열전달이 좋지 않으므로 종래에는 0.245mm 두께의 리드프레임에서 패드(pad) 부분을 잘라내고 타이바(tie bar) 부분에 0.5mm 두께의 슬러그를 리벳으로 접합하여 패키지를 구성하였다.
이에 따라, 종래에는 기존 리드프레임에서 패드를 잘라내는 스탬핑 공정과 리벳 접합 공정이 추가되어 설비 투자 비용이 증가되고 공정이 복잡해지는 단점이 존재하였다. 또한, 리벳을 이용한 접합은 제작 비용이 매우 높고 작업 공정이 복잡할 뿐만 아니라 패키지 완성품의 전체적인 제품 품질이 저하되는 단점이 존재하였다.
미국 특허 제5,666,003호 미국 특허 제6,093,960호 미국 특허 제5,596,231호
본 발명은 상기한 바와 같은 종래 반도체 칩 패키지의 히트 슬러그와 리드프레임 접합 방법의 단점을 해결하기 위해 창안된 것으로, 히트 슬러그와 리드프레임을 초음파 융착에 의해 접합함으로써 작업 공정 단순화 및 제작 비용 절감 효과를 가져올 수 있으며, 두꺼운 히트 슬러그와 리벳 사용을 배제하고 비교적 얇은 히트 슬러그를 사용하여 열적 성능을 향상시킬 수 있는 반도체 패키지를 제공하는 것을 과제로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 반도체 칩과, 리드프레임 및 히트 슬러그를 포함하는 반도체 패키지로서, 상기 리드프레임과 히트 슬러그가 초음파 융착에 의해 접합된 것을 특징으로 한다.
여기서, 상기 리드프레임은 패드 및 타이바를 포함하여 구성되되, 상기 히트 슬러그는 상기 리드프레임의 패드 하면에 초음파 융착되는 것이 바람직하다. 그리고, 상기 패드의 상부 표면에는 요홈이 형성된 것이 바람직하다. 그리고, 상기 패드의 상부 표면에 상기 반도체 칩이 접착재로 고정 배치된다.
한편, 상기 히트 슬러그의 크기는 패드의 크기 보다 작거나 같을 수도 있고, 패드의 크기 보다 더 클 수도 있다. 상기 히트 슬러그의 크기가 패드의 크기 보다 큰 경우 리드는 히트 슬러그의 상측에 배치되는 것이 바람직하다.
한편, 상기 리드프레임은 패드를 포함하지 않고 타이바만 포함하여 구성될 수도 있고, 이 경우, 상기 히트 슬러그는 상기 리드프레임의 타이바 하면에 초음파 융착된다. 그리고, 상기 히트 슬러그의 상부 중앙에 반도체 칩이 접착재에 의해 고정 배치된다.
여기서, 상기 타이바는 히트 슬러그의 좌우 양측 상부 표면에 각각 초음파 융착에 의해 접합된다. 이 경우, 리드는 히트 슬러그의 측면에 배치될 수도 있고, 히트 슬러그의 상측에 배치될 수도 있다.
한편, 상기 히트 슬러그의 상부 표면 중 네 모서리 부분에 4개의 타이바가 각각 초음파 융착에 의해 접합될 수도 있는데, 이 경우, 리드는 히트 슬러그의 네 측면에 배치될 수도 있고, 히트 슬러그의 상측에 배치될 수도 있다.
상기한 바와 같은 본 발명에 따르면, 히트 슬러그와 리드프레임을 초음파 융착에 의해 접합함으로써 리벳에 의해 접합하는 경우 보다 작업 공정 단순화 및 제작 비용 절감 효과를 가져올 수 있으며, 두꺼운 히트 슬러그와 리벳 사용을 배제하고 비교적 얇은 히트 슬러그를 사용하여 열적 성능을 향상시킬 수 있다.
도 1 은 종래 히트 슬러그를 포함하는 반도체 패키지의 구성도,
도 2 는 본 발명의 바람직한 제1실시예에 따른 반도체 패키지의 제조 과정을 모식적으로 나타낸 도면,
도 3 은 본 발명의 바람직한 제1실시예에 따른 반도체 패키지의 구성도,
도 4a 내지 4c 는 본 발명의 바람직한 제1실시예에 따른 히트 슬러그와 리드프레임 패드의 크기에 따른 다양한 배치 구조를 나타낸 도면,
도 5 는 본 발명의 바람직한 제2실시예에 따른 반도체 패키지의 제조 과정을 모식적으로 나타낸 도면,
도 6a 내지 6e 는 본 발명의 바람직한 제2실시예에 따른 반도체 패키지의 다양한 배치 구조를 나타낸 도면이다.
이하, 본 발명에 따른 초음파 융착을 이용한 반도체 패키지의 구성 및 작용을 첨부된 도면과 바람직한 실시예를 참조로 상세히 설명한다.
도 2 에는 본 발명의 바람직한 제1실시예에 따른 반도체 패키지의 제조 과정 및 그에 따라 완성된 반도체 패키지의 구성도가 도시된다.
도 2 에 도시된 바와 같이, 본 발명의 바람직한 제1실시예는 패드(40b) 및 타이바(40c) 를 포함하는 리드프레임(40)의 하측, 보다 구체적으로는, 리드프레임(40)의 패드(40b) 하면에 히트 슬러그(30)를 배치하고, 리드프레임(40) 패드(40b)의 상부 표면을 초음파 진동 혼(H)으로 가압하여 초음파 융착에 의해 패드(40b)와 슬러그를 상호 접합한다.
이와 같이 초음파 융착을 이용하면 별도의 리벳 체결 공정이 배제되기 때문에 히트 슬러그(30)와 리드프레임(40)의 패드(40b) 간의 접착이 용이하고 제작비를 절감할 수 있다.
특히, 종래에는 0.245mm 두께의 리드프레임(40)에서 패드(40b) 부분을 제거하고 타이바(40c) 부분에 0.5mm 두께의 슬러그를 접합하였으나, 본 발명에 따르면, 0,245mm 두께의 패드(40b) 부분 하면에 바로 0.245mm 두께의 슬러그를 접합하여 전체 두께를 5mm로 맞추어 줌으로써 열적 성능을 높이면서도 패드(40b)의 절단 작업 생략으로 공정을 단순화할 수 있고, 두께가 얇은 슬러그를 사용함으로써 재료 절감 등의 효과를 가져올 수 있다. 또한, 필요에 따라 슬러그의 두께를 변화시켜 규격화되지 않은 다양한 두께의 리드프레임(40) 및 슬러그 접합체를 생산해 낼 수 있다.
한편, 바람직하게는 초음파 융착에 사용되는 혼(H)의 표면에 요철을 형성하여, 초음파 융착 후 리드프레임(40)의 패드(40b) 상부 표면에 도 2 의 원 내부에 도시된 바와 같이 V자형 요홈(G)이 형성되도록 하는 것이 좋다. 이러한 요홈(G)을 형성하면 추후 리드프레임(40)의 패드(40b) 상에 반도체 칩(10)을 접착재(20)로 고정하는 경우 요홈(G)에 접착재(20)가 들어가서 경화됨에 따라 반도체 칩(10)과 패드(40b) 간 접착력이 향상되는 효과를 가져올 수 있다.
도 3 에는 위와 같이 초음파 융착에 의해 히트 슬러그(30)와 리드프레임(40)의 패드(40b)가 상호 접합되어 형성되는 반도체 패키지의 완성도가 도시된다. 도 3 의 (a)에 도시된 바와 같이, 리드프레임(40)의 패드(40b) 하면에는 히트 슬러그(30)가 초음파 융착에 의해 접합되고, 패드(40b)의 상측에는 접착재(20)에 의해 반도체 칩(10)이 고정 배치된다. 그리고 상기 반도체 칩(10)과 리드(40a)는 와이어(70)에 의해 상호 연결되고, 리드(40a)의 단부를 제외한 나머지 부분은 EMC 소재의 봉지제로 충진되어 패키지 바디(60)를 형성한다.
여기서, 상기 히트 슬러그(30)는 외부로 열을 효과적으로 방출할 수 있도록, 도 3 의 (a)에 도시된 바와 같이, 외측(도면에서는 하측) 표면이 패키지 바디(60)의 외부로 노출된 형태로 구성될 수도 있고, 도 3 의 (b)에 도시된 바와 같이 히트 슬러그(30)가 패키지 바디(60)의 내부에 삽인된 형태로 구성될 수도 있다.
도 4a 내지 도 4c 에는 이러한 초음파 융착을 이용한 히트 슬러그(30) 및 리드프레임(40) 접합형 반도체 패키지의 다양한 배치 구조가 예로서 도시된다. 도 4a는 리드프레임(40)의 하면에 슬러그가 배치된 상태를 분해 사시도로 도시한 도면이다. 도 4a 에 도시된 바와 같이 리드프레임(40)은 패드(40b) 및 타이바(40c)를 포함하며, 리드프레임(40)의 패드(40b) 하면에 히트 슬러그(30)가 배치되어 초음파 융착에 의해 접합된다.
이때, 상기 히트 슬러그(30)의 크기에 따라 리드프레임(40)의 배치 구조가 달라질 수 있다. 도 4b 는 히트 슬러그(30)가 리드프레임(40)의 패드(40b) 크기 보다 작거나 같은 경우의 배치도이고, 도 4c 는 히트 슬러그(30)가 리드프레임(40)의 패드(40b) 크기 보다 큰 경우의 배치도이다. 일반적으로 히트 슬러그(30)는 크기가 클 수록 열적 성능이 좋아진다. 이를 위해 히트 슬러그(30)를 패드(40b) 보다 더 크게 하는 것이 바람직한데, 도 4b 에 도시된 바와 같이 일반적인 배치에서는 리드(40a)가 가로막고 있어서 히트 슬러그(30)의 크기를 확장하는 것이 어렵다. 따라서, 히트 슬러그(30)의 크기가 리드프레임(40)의 패드(40b) 크기 보다 큰 경우에는 도 4c 에 도시된 바와 같이 리드프레임(40)의 리드(40a)들이 히트 슬러그(30) 상측에 배치된 형태로 구성하는 것이 바람직하다. 이때 리드(40a)들은 쇼트(short)되지 않도록 상기 히트 슬러그(30)와 0.005 내지 0.3mm 정도의 갭을 가지고 이격 배치되어야 한다.
한편, 도 5 에는 본 발명의 바람직한 제2실시예에 따른 반도체 패키지의 제조 과정이 도시된다. 본 실시예는 패드(40b)를 포함하지 않는 리드프레임(40)에 히트 슬러그(30)가 접합되는 형태로서, 도 5 에 도시된 바와 같이, 슬러그의 상측 단부에 리드프레임(40)의 타이바(40c) 단부가 초음파 융착에 의해 접합된다.
도 6a 내지 6e 에는 이러한 본 발명의 제2실시예에 따른 반도체 패키지의 배치 구조가 분해 사시도(6a)와 결합 사시도(6b 내지 6e)로 도시된다. 도시된 바와 같이, 본 발명의 제2실시예에서는 패드(40b)를 포함하지 않는 리드프레임(40)의 한 개 이상의 타이바(40c)가 하측에 배치된 히트 슬러그(30)에 초음파 융착되며, 상기 히트 슬러그(30)의 상부 중앙에 반도체 칩(10)이 접착재(20)에 의해 고정 배치된다.
보다 구체적으로, 도 6b 에 도시된 바와 같이 좌우 양측 2개의 타이바(40c)가 히트 슬러그(30)의 좌우 양측 상부 표면에 초음파 융착에 의해 접합된다. 이 경우, 리드(40a)는 상기 히트 슬러그(30)의 나머지 측면에 배치될 수도 있고, 도 6c에 도시된 바와 같이 히트 슬러그(30)의 상측에 배치될 수도 있다.
한편, 도 6d 에 도시된 바와 같이, 초음파 융착시 접합점을 총 4개로 구성할 수도 있다. 즉, 도시된 바와 같이, 히트 슬러그(30)의 상부 표면 중 네 모서리 부분에 4개의 타이바(40c)를 각각 초음파 융착에 의해 접합할 수도 있다. 이 경우, 리드(40a)는 히트 슬러그(30)의 네 측면에 배치할 수도 있고, 도 6e 에 도시된 바와 같이 히트 슬러그(30)의 상측에 배치될 수도 있다.
본 실시예의 경우 기존 리벳 방식의 경우와 같이 리드프레임(40)의 패드(40b) 부분을 절단하는 공정을 포함하는 것은 같지만, 초음파 융착에 의한 접합을 통하여 구조의 제약성이 현저히 해소되는 장점을 갖는다. 기존 리벳 접합 방식은 슬러그에 기둥 부분을 만들고 리드프레임(40)에 홀을 만들어 슬러그의 기둥을 홀에 넣고 해머로 기둥을 압착하여 접합하는 방식이기 때문에 구조 및 공간에 있어 제약을 많이 받지만 본 발명에 따르면 타이바(40c)를 슬러그 아무곳에나 붙이면 되므로 공간이나 구조적인 제약이 전혀 없다.
이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다. 따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
10 : 반도체 칩 20 : 접착재
30 : 히트 슬러그 40 : 리드프레임
40a : 리드 40b : 패드
40c : 타이바 60 : 패키지 바디
70 : 와이어

Claims (10)

  1. 반도체 칩(10)과, 리드프레임(40) 및 히트 슬러그(30)를 포함하는 반도체 패키지로서,
    상기 리드프레임(40)과 히트 슬러그(30)가 초음파 융착에 의해 접합되되,
    상기 리드프레임(40)은 리드(40a) 및 타이바(40c)를 포함하고,
    상기 리드(40a)는 단부가 패키지 바디(60)의 외부로 인출되고,
    상기 타이바(40c)는 상기 반도체 칩(10)과 히트 슬러그(30)를 지지하고,
    상기 타이바(40c)는 상기 히트 슬러그(30)로부터 멀어지는 상향 경사진 형상을 가지며,
    상기 리드(40a)는 상기 히트 슬러그(30)의 상측으로 일정 높이 이격되되,
    상기 히트 슬러그(30)는 상기 반도체 칩(10)을 안착시키기 위한 패드(40b)를 구비하고 있지 않은 리드프레임(40)의 타이바(40c) 하면에 초음파 융착되고,
    상기 히트 슬러그(30)의 상부 중앙에 반도체 칩(10)이 접착재(20)에 의해 고정 배치됨에 따라 상기 히트 슬러그(30)의 상면에 직접 반도체 칩(10)이 실장되는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 타이바(40c)는 히트 슬러그(30)의 좌우 양측 상부 표면에 각각 초음파 융착에 의해 접합된 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 히트 슬러그(30)의 상부 표면 중 네 모서리 부분에 4개의 타이바(40c)가 각각 초음파 융착에 의해 접합된 것을 특징으로 하는 반도체 패키지.
KR1020150119991A 2015-08-26 2015-08-26 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지 KR101682067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150119991A KR101682067B1 (ko) 2015-08-26 2015-08-26 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150119991A KR101682067B1 (ko) 2015-08-26 2015-08-26 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101682067B1 true KR101682067B1 (ko) 2016-12-02

Family

ID=57571582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119991A KR101682067B1 (ko) 2015-08-26 2015-08-26 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101682067B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658277B2 (en) 2017-08-08 2020-05-19 UTAC Headquarters Pte. Ltd. Semiconductor package with a heat spreader and method of manufacturing thereof
KR102228945B1 (ko) 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
KR102684854B1 (ko) 2023-04-19 2024-07-16 제엠제코(주) 반도체 패키지 및 이의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125092A (ja) * 1994-10-24 1996-05-17 Rohm Co Ltd 半導体装置およびその製造方法
US5596231A (en) 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5666003A (en) 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
US6093960A (en) 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
JP2000232187A (ja) * 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
JP3566479B2 (ja) * 1997-01-09 2004-09-15 ローム株式会社 半導体装置の製造方法、およびこの方法により製造される半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596231A (en) 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
JPH08125092A (ja) * 1994-10-24 1996-05-17 Rohm Co Ltd 半導体装置およびその製造方法
US5666003A (en) 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP3566479B2 (ja) * 1997-01-09 2004-09-15 ローム株式会社 半導体装置の製造方法、およびこの方法により製造される半導体装置
JP2000232187A (ja) * 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
US6093960A (en) 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658277B2 (en) 2017-08-08 2020-05-19 UTAC Headquarters Pte. Ltd. Semiconductor package with a heat spreader and method of manufacturing thereof
KR102228945B1 (ko) 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
US11417577B2 (en) 2020-05-21 2022-08-16 Jmj Korea Co., Ltd. Semiconductor package and method of manufacturing the same
KR102684854B1 (ko) 2023-04-19 2024-07-16 제엠제코(주) 반도체 패키지 및 이의 제조방법

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5966979B2 (ja) 半導体装置及びその製造方法
KR960015827A (ko) 반도체 장치 및 그 제조방법
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR101486790B1 (ko) 강성보강부를 갖는 마이크로 리드프레임
KR101682067B1 (ko) 초음파 융착을 이용한 히트 슬러그 및 리드프레임 접합형 반도체 패키지
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP5732895B2 (ja) 半導体装置の製造方法及び半導体装置
JP6155676B2 (ja) 半導体装置及びその製造方法
CN106158783B (zh) 具有防溢胶结构的散热片装置
TWM606836U (zh) 導線架
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP2018046057A (ja) 半導体パッケージ
JP2016157880A (ja) 半導体装置の製造方法および半導体装置
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP5535077B2 (ja) 半導体装置とその製造方法
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JPH03222464A (ja) 半導体装置及びその製造方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2004235541A (ja) 光素子の製造方法および光素子多連ワーク
JP3219940U (ja) リードフレームの予成形体構造
JP5740866B2 (ja) 半導体装置の製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
KR20090102149A (ko) 와이어 본더용 히터 블록

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 4