WO2009081494A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2009081494A1
WO2009081494A1 PCT/JP2007/074942 JP2007074942W WO2009081494A1 WO 2009081494 A1 WO2009081494 A1 WO 2009081494A1 JP 2007074942 W JP2007074942 W JP 2007074942W WO 2009081494 A1 WO2009081494 A1 WO 2009081494A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
semiconductor device
sealing body
leads
mounting surface
Prior art date
Application number
PCT/JP2007/074942
Other languages
English (en)
French (fr)
Inventor
Atsushi Fujisawa
Ichio Shimizu
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to PCT/JP2007/074942 priority Critical patent/WO2009081494A1/ja
Publication of WO2009081494A1 publication Critical patent/WO2009081494A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effective when applied to a semiconductor device having a suspension lead.
  • a pellet is bonded to the upper surface of the heat sink, and the heat sink is embedded in a square flat plate-shaped resin sealing body with the lower surface exposed from the lower surface of the resin sealing body.
  • the bumper is protruded, and each bumper is projected from the four corners of the resin sealing body, and the tip is disposed outside the tip of the four outer leads (for example, refer to Patent Document 1).
  • the portion of the tab suspension lead exposed at the outer end portion of the sealing body has a width
  • a structure in which a locking portion is provided in the vicinity of the outer edge of the sealing body of the tab suspension lead is disclosed (for example, see Patent Document 3).
  • the die pad of the metal lead frame and the lower surface of the lead form a stepped profile by etching, fill the recessed surface of the die pad and lead with a sealing material, and the lead frame is the package body
  • a structure that is prevented from being pulled out from the vertical direction is disclosed (for example, see Patent Document 4).
  • the semiconductor chip is constituted by a tab supporting a semiconductor chip, a plurality of independent leads, a plurality of common leads, and a bonding wire, and the common lead is connected to the tab and formed integrally therewith.
  • a structure is disclosed (for example, see Patent Document 5).
  • JP-A-8-130273 JP 11-340400 A Japanese Patent Laid-Open No. 2005-5643 JP 2000-150765 A JP 2000-299423 A
  • a part (outer portion) of each lead is arranged exposed on the peripheral edge of the back surface of the sealing body, and these are external terminals. Yes. Further, when such QFN is mounted on a mounting board, resin is filled between adjacent leads at the portion protruding from the side surface of the sealing body of each lead, and the side portion of each lead is not exposed. Therefore, a fillet is not formed when solder is mounted on the mounting board, and solder wetting is performed only by the lead mounting surface (outer portion).
  • In-vehicle semiconductor devices are expected to improve mounting strength from the viewpoint of reliability.
  • BGA Bend Grid Array
  • BGA All Grid Array
  • Patent Document 1 Japanese Patent Laid-Open No. 8-130273
  • Patent Document 2 Japanese Patent Laid-Open No. 11-340400
  • Patent Document 3 Japanese Patent Laid-Open No. 2005-5643
  • Patent Document 4 Japanese Patent Laid-Open No. 2000-150765
  • Patent Document 5 Japanese Patent Laid-Open No. 2000-299423
  • the present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of improving the connection reliability of a semiconductor device.
  • the present invention includes an outer portion in which each of the plurality of leads protrudes from the sealing body along the mounting surface of the sealing body, and the suspension lead has a wide portion disposed at the end of the sealing body, The wide portion is formed wider than the outer portion of the lead, and the side surface of the outer portion of each lead is exposed without being covered by the sealing body.
  • the present invention also includes a step of sealing a semiconductor chip with a sealing body, a step of forming an exterior plating layer on the outer portion of the lead exposed from the sealing body and a wide portion of the suspension lead, and a wide portion of the suspension lead. And a step of separating the suspension lead from the frame body of the lead frame.
  • the suspension lead has a wide portion disposed at the end portion of the sealing body, and the wide portion is formed wider than the outer portion of the lead, so that mounting at the corner portion of the semiconductor device is possible.
  • the connection area with the solder on the terminal of the substrate can be increased. As a result, the connection strength with the solder at the corner portion of the semiconductor device can be increased, and the connection reliability of the semiconductor device can be improved.
  • connection reliability with the solder in each lead of the semiconductor device can be increased, and the connection reliability of the semiconductor device can be improved.
  • connection reliability can be improved in the corner portion and each lead of the semiconductor device.
  • FIG. 2 is a back view showing the structure of the semiconductor device shown in FIG. 1.
  • FIG. 2 is a cross-sectional view showing an example of a structure cut along line AA shown in FIG.
  • FIG. 2 is a cross-sectional view showing an example of a structure cut along the line BB shown in FIG.
  • FIG. 4 is a cross-sectional view showing an example of a structure cut along a line CC shown in FIG. 3.
  • FIG. 2 is a plan view showing an example of a lead structure of the semiconductor device shown in FIG. 1.
  • FIG. 2 is a manufacturing flow diagram illustrating an example of an assembly order of the semiconductor device illustrated in FIG. 1.
  • FIG. 1 is a manufacturing flow diagram illustrating an example of an assembly order of the semiconductor device illustrated in FIG. 1.
  • FIG. 2 is a partial plan view showing an example of the structure of a lead frame used for assembling the semiconductor device shown in FIG. 1. It is sectional drawing which shows an example of the structure at the time of the metal mold
  • FIG. 8 is a cross-sectional view showing an example of a structure when forming a lead step in the assembly shown in FIG. 7. It is sectional drawing which shows an example of the structure at the time of level
  • FIG. 21 is a cross-sectional view showing a cross-sectional structure cut on a suspension lead in the semiconductor device of the modification shown in FIG. 20. It is sectional drawing which shows the structure at the time of level
  • FIG. 24 is a cross-sectional view showing a structure at the time of mold clamping in a resin molding process of assembling the semiconductor device of the modification shown in FIG. 23.
  • FIG. 30 is a partial cross-sectional view showing a cross-sectional structure cut on a lead in the structure shown in FIG. 29.
  • FIG. 1 is a plan view showing an example of the structure of a semiconductor device according to an embodiment of the present invention
  • FIG. 2 is a back view showing the structure of the semiconductor device shown in FIG. 1
  • FIG. 3 is taken along line AA shown in FIG. 4
  • FIG. 4 is a cross-sectional view showing an example of the structure cut along the line BB shown in FIG. 1
  • FIG. 5 is a cross-sectional view taken along the line CC shown in FIG.
  • FIG. 6 is a plan view showing an example of the lead structure of the semiconductor device shown in FIG. 7 is a manufacturing flowchart showing an example of the assembly order of the semiconductor device shown in FIG. 1.
  • FIG. 8 is a partial plan view showing an example of the structure of the lead frame used for assembling the semiconductor device shown in FIG.
  • FIG. 10 is a cross-sectional view showing an example of the structure at the time of resin removal by punching in the assembly dam resin removal step shown in FIG. 7,
  • FIG. 11 is a back view showing the structure at the time of resin removal shown in FIG. 10, and
  • FIG. 11 is a back view showing the structure after resin removal by the resin removal method shown in FIG.
  • FIG. 13 is a cross-sectional view showing the structure when removing the resin by laser irradiation in a modified example in the dam resin removing step of the assembly shown in FIG. 7,
  • FIG. 14 is a plan view showing the structure when removing the resin shown in FIG.
  • FIG. 14 is a plan view showing the structure after resin removal by the resin removal method shown in FIG. 13.
  • FIG. 16 is an enlarged partial plan view showing an example of the cutting position in cutting the connecting portion of the assembly shown in FIG. 7,
  • FIG. 17 is an enlarged partial plan view showing the structure after cutting at the cutting position of FIG.
  • FIG. 19 is a cross-sectional view showing an example of the structure when forming a step of a lead in the assembly shown in FIG. 7, and
  • FIG. 19 is a cross-sectional view showing an example of the structure when forming a step of the wide portion of the suspension lead in the assembly shown in FIG.
  • the semiconductor device of the present embodiment shown in FIGS. 1 to 4 is a resin-encapsulated and small-sized semiconductor package, and a plurality of leads 1a are arranged side by side on the peripheral portion of the mounting surface 3a of the encapsulant 3. Non-leaded type.
  • QFN 5 will be described as an example of the semiconductor device.
  • a tab also referred to as a die pad
  • the tab 1b are arranged around the tab 1b. It has a plurality of leads 1a and a semiconductor chip 2 mounted on a chip support surface 1c of a tab 1b via a die bonding material such as silver paste.
  • the QFN 5 includes a plurality of conductive wires 4 that are gold wires that electrically connect the pads (electrodes) 2a of the semiconductor chip 2 and the leads 1a, and the semiconductor chip 2, the plurality of wires 4, and the plurality of leads 1a. It has the sealing body 3 which resin-seals a part of each and a part of tab 1b.
  • each of the plurality of leads 1a has an outer portion 1j protruding from the sealing body 3 along the mounting surface 3a of the sealing body 3, and an inner portion 1k embedded in the sealing body 3. is doing. That is, each lead 1 a in the QFN 5 includes an outer portion 1 j exposed from the sealing body 3 and an inner portion 1 k embedded in the sealing body 3.
  • the outer part 1j shows all the parts exposed from the sealing body 3 in each lead 1a, and in this embodiment, the parts exposed from the mounting surface 3a and the side surface of the sealing body 3 of the QFN 5. It is.
  • the lead 1a and the wire 4 are connected to each other on the wire connecting surface 1h of the inner portion 1k of the lead 1a.
  • the semiconductor chip 2 is mounted on the tab 1b with the main surface 2b facing upward, and the pads 2a on the main surface 2b and the wires 4 are electrically connected. Therefore, the back surface 2c of the semiconductor chip 2 is joined to the tab 1b.
  • the QFN5 is a tab-exposed semiconductor. It is a package.
  • the suspension leads 1n that support the tab 1b are provided to extend in the diagonal direction of the tab 1b. Therefore, the tab 1b is supported by the four suspension leads 1n.
  • the suspension lead 1n has a corner fin 1r that is a wide portion disposed at an end (corner portion) of the sealing body 3.
  • the corner fin 1r is wider than the outer portion 1j of the lead 1a and is formed in a substantially fan shape. Further, the corner fin 1r is separated by cutting the connecting portion 1w that connects this to the frame 1x of the lead frame 1 shown in FIG. 8 and separating it from the frame 1x.
  • the cut surface 1s is formed only on both sides thereof, and the area where the cut surface 1s is formed can be reduced.
  • corner fin 1r is formed wider than the other part of the suspension lead 1n.
  • the side surface 1i of the outer portion 1j protruding from the sealing body 3 of each lead 1a is exposed without being covered by the sealing body 3. That is, the resin 8 as shown in FIG. 10 is not filled between the outer portions 1j of the lead 1a, and the side surface 1i of the outer portion 1j of each lead 1a is exposed.
  • a lift-off portion 1e which is a stepped portion, is formed in the outer portion 1j of each lead 1a, and the lift-off portion 1e is formed on its mounting surface (lift-off mounting).
  • the surface 1g ′) 1g ′ is formed (stepped up) so as to be positioned closer to the ceiling surface 3b of the sealing body 3 than the mounting surface (lead mounting surface) 1g of the lead 1a.
  • each lead 1a is offset processed so that the mounting surface 1g 'is away from the mounting substrate 10 from the mounting surface 1g of the lead 1a.
  • the offset process at this time is formed by the punch 13c of the press die 13 shown in FIG.
  • a lift-off portion 1p that is a stepped portion is formed in the corner fin (wide portion) 1r of the suspension lead 1n, and the lift-off portion 1p is mounted on the lift-off portion 1p.
  • the surface 1q ′ is formed so as to be positioned in a direction closer to the ceiling surface 3b of the sealing body 3 than the mounting surface 1q of the suspension lead 1n.
  • each suspension lead 1n is offset processed so that the mounting surface 1q 'is away from the mounting substrate 10 from the mounting surface 1q of the suspension lead 1n.
  • the offset processing at this time is also formed by the punch 13c of the press die 13 shown in FIG.
  • a notch 1u is formed on the mounting surface 1g side of the end of each lead 1a on the chip side.
  • This notch 1u is formed by, for example, half-etching.
  • a notch 1u is also formed on the back surface 1d side of the outer periphery of the tab 1b.
  • each lead 1a has two stages as shown in FIG. That is, in each lead 1a, the width of the outer portion 1j is narrower than the width of the inner portion 1k, and the width details are 1 m.
  • the lead 1 a and the wire 4 are connected to each other on the wire connecting surface 1 h at the end facing the semiconductor chip 2 in the inner portion 1 k of the lead 1 a.
  • the end portion that is the wire connection region protrudes toward the semiconductor chip 2.
  • the thickness of this end is formed thinner than the thickness of the lead 1a. Therefore, since the sealing body 3 is formed on the lower surface (mounting surface 1g) side of the end portion, it is not shown in FIG.
  • each suspension lead 1n is formed with a thin portion 1t whose thickness is reduced by shaving the mounting surface 1q side, for example, by half etching.
  • the semiconductor chip 2 is made of, for example, silicon, and has a principal surface 2b formed with a semiconductor element and a plurality of pads 2a.
  • the pads 2a and the leads 1a corresponding to the pads 2a are electrically conductive.
  • the wires 4 are electrically connected.
  • the wire 4 is, for example, a gold wire.
  • each lead 1a, tab 1b and suspension lead 1n are formed of a thin plate material made of, for example, a copper alloy.
  • the sealing body 3 is made of, for example, an epoxy-based thermosetting resin.
  • an outer plating layer 7 made of Pb-free solder such as tin-bismuth is formed on the surface of the outer portion 1j of each lead 1a and the back surface 1d of the tab 1b.
  • the suspension lead 1n has the corner fin 1r arranged at the end (corner portion) of the sealing body 3, and the corner fin 1r is a lead.
  • the corner fin 1r is a lead.
  • connection strength with the solder 6 at the corner of the QFN 5 can be increased, and the connection reliability of the QFN 5 can be improved.
  • the cut surface 1s is formed only at the connecting portions 1w on both sides thereof, and therefore the exterior plating layer 7 can be formed in a wide area of the corner fin 1r excluding the cut surface 1s. . As a result, the area where the solder 6 gets wet can be increased.
  • connection strength between the corner fin 1r and the terminal 10a of the mounting substrate 10 can be increased, and the connection reliability of the QFN 5 can be increased.
  • an exterior plating layer 7 is formed on the surface excluding the cut surface 1f of each lead 1a as shown in FIG. can do.
  • connection reliability with the solder 6 in each lead 1a of the QFN 5 can be increased, and the connection reliability of the QFN 5 can be improved.
  • connection strength can be increased at the corner portion of the QFN 5 and each lead 1a, the connection reliability of the QFN 5 can be further improved by a synergistic effect of both.
  • a lift-off portion 1e which is a stepped portion, is formed in the outer portion 1j.
  • the lift-off portion 1e has a mounting surface (lift-off mounting surface 1g ') 1g' on the mounting surface of the lead 1a. Since the offset processing is performed in a direction away from the mounting substrate 10 from 1 g, a step can be added to the bonding form of the lead 1 a and the solder 6, thereby increasing the bonding area between the two, thereby improving the connection reliability between the two. it can. Also, the solder fillet can be formed high by the lift-off part 1e, and therefore the mounting strength of the QFN 5 can be improved.
  • the thickness of the solder 6 interposed between the lead 1a and the terminal 10a of the mounting substrate 10 can be increased, and the crack resistance of the solder 6 is improved. (If the thickness of the solder 6 interposed between the lead 1a and the terminal 10a is thin, the stress received from each of the lead 1a and the terminal 10a cannot be sufficiently absorbed in the solder layer. , Cracks are likely to occur in the solder 6).
  • a lift-off portion 1p which is a stepped portion, is formed in the corner fin 1r of the suspension lead 1n.
  • the lift-off portion 1p has a mounting surface 1q ′ that is higher than the mounting surface 1q of the suspension lead 1n. It is formed so as to be positioned in a direction approaching 3b.
  • the lift-off portions 1p of the corner fins 1r of each suspension lead 1n are offset in the direction in which the mounting surface 1q ′ is farther from the mounting substrate 10 than the mounting surface 1q of the suspension lead 1n.
  • a step can be added to the joining form of the corner fin 1r and the solder 6, and the connection area between the two can be increased, thereby improving the connection reliability between them.
  • the solder fillet can be formed high by the lift-off portion 1p, and therefore the mounting strength of the QFN 5 can be improved.
  • the thickness of the solder 6 interposed between the corner fin 1r and the terminal 10a of the mounting substrate 10 can be increased, and the crack resistance of the solder 6 can be increased. Can be improved.
  • the notch 1u is formed on the mounting surface 1g side of the end of each lead 1a on the chip side, it is possible to prevent the lead 1a from being pulled out in the package thickness direction.
  • the notch 1u is formed on the back surface 1d side of the outer periphery of the tab 1b, it is possible to prevent the tab 1b from coming off from the sealing body 3.
  • the width of the outer portion 1j is narrower than the width of the inner portion 1k, and the width details are 1 m, so that it is possible to prevent the lead from being removed in the package horizontal direction.
  • the thin lead portion 1t is formed in the suspension lead 1n by cutting the mounting surface 1q side to reduce the thickness, the thin lead portion 1t of the suspension lead 1n is embedded in the sealing body 3. It is possible to prevent the lead 1n from being peeled (dropped) from the sealing body 3.
  • the corner fin 1r and the back surface 1d of the tab 1b are connected to the terminal 10a of the mounting substrate 10 via the solder 6, the heat generated from the QFN 5 can be released to the mounting substrate 10, and the heat dissipation of the QFN 5 Can be increased. Furthermore, since the tab 1b is exposed and connected to the terminal 10a of the mounting substrate 10 via the solder 6, the mounting strength of the QFN 5 can be increased.
  • lead frame preparation shown in step S1 of FIG. 7 is performed.
  • the lead frame 1 shown in FIG. 8 is used for assembling the QFN 5, and shows only the main part of the multiple lead frames 1, that is, one package region of the QFN 5.
  • a plurality of suspension leads 1n including a frame 1x, corner fins 1r formed integrally with the frame 1x and a connecting portion 1w, and a plurality of suspension leads.
  • the tab 1b formed integrally with 1n, and a plurality of leads 1a formed integrally with the frame 1x and disposed around the tab 1b.
  • the lead frame 1 is a thin frame member formed of, for example, a copper alloy or the like.
  • the corner fin 1r is supported by the connection part 1w connected to the both sides. Further, the base end side (the side far from the tab 1b) of each lead 1a and the connecting portion 1w that supports the corner fin 1r are connected to a dam bar 1v that is a part of the frame 1x.
  • the lead frame 1 shown in FIG. 8 configured as described above is prepared.
  • step S2 die bonding shown in step S2 is performed.
  • the semiconductor chip 2 is mounted on the chip support surface 1c of the tab 1b in FIG. 8 via a die bonding material such as silver paste.
  • the semiconductor chip 2 is mounted so that the main surface 2b of the semiconductor chip 2 faces upward and the chip support surface 1c of the tab 1b and the back surface 2c of the semiconductor chip 2 are joined.
  • step S3 wire bonding shown in step S3 is performed.
  • the pad 2a of the semiconductor chip 2 and the wire connection surface 1h of the inner portion 1k of the lead 1a are electrically connected by a wire 4 such as a gold wire.
  • step S4 resin molding shown in step S4 is performed.
  • the lead frame 1 after wire bonding is clamped by the upper mold 9a and the lower mold 9b of the resin mold 9, and the semiconductor chip 2 and the wires 4 are covered by the cavity 9c.
  • Sealing is performed to form the sealing body 3.
  • the semiconductor chip 2 and the plurality of wires 4 are sealed by the sealing body 3.
  • the corner fins 1 r formed on the outer portions 1 j of the plurality of leads 1 a and the end portions of the suspension leads 1 n (end portions opposite to the tabs 1 b) protrude from the side surfaces of the sealing body 3. To be formed.
  • step S5 the dam resin is removed as shown in step S5.
  • the resin 8 filled between the outer portions 1j of the adjacent leads 1a is removed. That is, as shown in FIGS. 10 and 11, the resin 8 that protrudes outside the sealing body 3 by the resin mold and fills the region surrounded by the adjacent outer portion 1j and the dam bar 1v of the lead 1a is removed. To do.
  • the resin 8 may be removed by punching with a punch 11a of a cutting die 11 as shown in FIGS. 10 to 12, or the resin 8 may be irradiated with a laser 12 as shown in FIGS. And may be removed.
  • the cutting die 11 for cutting the dam bar is used to hold the outer portion 1j of the lead 1a with the presser 11b and the punch 1a to remove the lead 1a.
  • the resin 8 is removed by punching between the outer portions 1j.
  • the resin 8 is removed by directly irradiating the resin 12 with the laser 12 as shown in FIG.
  • the region of the resin 8 may be covered with a mask with an opening, and the laser 12 may be irradiated, or the laser 12 may be irradiated without using the mask. Even when a mask is not used, it is possible to irradiate only the resin 8 with the laser 12 or to remove the resin 8 by irradiating the resin 8 and its peripheral region with the laser 12.
  • step S6 the resin flash removal shown in step S6 is performed.
  • the resin burr formed on the back surface 1d side of the tab 1b or the mounting surface 1g of the lead 1a is removed by resin molding.
  • resin burrs are removed by liquid honing or the like.
  • the corner fin connecting portion is cut in step S7.
  • the connecting portion 1w connected to the corner fin 1r of the suspension lead 1n (see FIG. 8) is cut. That is, cutting is performed at the lead cut positions 14 of the connecting portions 1w provided on both sides of the corner fin 1r, and only the corner fin 1r is separated from the dam bar 1v of the frame 1x.
  • exterior plating shown in step S8 is performed.
  • the exterior plating layer 7 is formed on the outer portion 1j of the lead 1a exposed from the sealing body 3 and the corner fin 1r of the suspension lead 1n.
  • the exterior plating layer 7 is made of, for example, Pb-free solder.
  • the exterior plating layer 7 is formed on almost the entire surface of the corner fin 1r other than the cut surface 1s (see FIG. 17). can do.
  • connection strength at the corner fin 1r of the suspension lead 1n can be increased.
  • the dam resin (resin 8) between the outer portions 1j of the lead 1a is removed, and then the exterior plating layer 7 is formed, thereby forming the outer portion 1j of the lead 1a as shown in FIG.
  • the exterior plating layer 7 can also be formed on the side surface 1i. That is, the outer plating layer 7 can be formed in a wider range with respect to the outer portion 1j of the lead 1a. Thereby, a solder fillet can be formed also on the side surface 1i of the outer portion 1j of the lead 1a.
  • connection strength of each lead 1a can be increased, and the connection reliability of the QFN 5 can be increased.
  • step S9 the laser mark shown in step S9 is performed.
  • laser marking is performed on the surface of the sealing body 3 to give a predetermined mark.
  • step S10 cutting and forming (lift-off) shown in step S10 are performed.
  • the suspension lead 1n and the plurality of leads 1a are separated from the frame 1x of the lead frame 1. That is, as shown in FIG. 16, in each lead 1a of the lead frame 1, each lead 1a is cut at the lead cut position 15, and as a result, each lead 1a from the frame 1x shown in FIG. 16 is shown in FIG. To separate.
  • lift-off portions 1e and 1p which are step portions are formed in the corner fins 1r of the suspension leads 1n and the outer portions 1j of the leads 1a by offset processing.
  • the lift-off portion 1e of each lead 1a is formed by pressing from the lower side with the punch 13c while holding the lead 1a with the lower presser 13b and the upper presser 13a of the press die 13. Form. Similarly, with respect to the formation of the lift-off portion 1p of the corner fin 1r, as shown in FIG. Press to form.
  • FIG. 20 is a cross-sectional view showing the structure of a cross section cut on a lead in a semiconductor device according to a modification of the embodiment of the present invention.
  • FIG. 21 is a cross-sectional view cut along the suspension lead in the semiconductor device according to the modification shown in FIG.
  • FIG. 22 is a cross-sectional view showing the structure when a step of the suspension lead shown in FIG. 21 is formed.
  • the lift-off portion 1e of the outer portion 1j of each lead 1a is inclined so as to be separated from the mounting surface 1g of the lead 1a as the mounting surface 1g 'of the lift-off portion 1e goes outward. Is. That is, the mounting surface 1g 'of the lift-off portion 1e is inclined with respect to the terminal 10a of the mounting substrate 10 so that the angle increases toward the outside.
  • the gap between the mounting surface 1g ′ of the lift-off portion 1e and the terminal 10a of the mounting substrate 10 can be further increased, and the space between the mounting surface 1g ′ of the lift-off portion 1e and the terminal 10a of the mounting substrate 10 can be increased.
  • the amount of intervening solder can be increased.
  • the mold 13 can be formed by pressing from below with a punch 13c having an inclined surface 13d.
  • the mounting surface 1q ′ of the lift-off portion 1p of the corner fin 1r is changed to the terminal 10a of the mounting substrate 10 by using the press mold 13 shown in FIG.
  • an inclination is applied so that the angle increases toward the outside.
  • the mounting surface 1q ′ of the lift-off portion 1p of the corner fin 1r is inclined with respect to the terminal 10a of the mounting substrate 10 so that the angle increases toward the outside.
  • the gap between the mounting surface 1q ′ of the lift-off portion 1p and the terminal 10a of the mounting substrate 10 can be further increased, and is interposed between the mounting surface 1q ′ of the lift-off portion 1p and the terminal 10a of the mounting substrate 10.
  • the amount of solder can be increased.
  • FIG. 23 is a cross-sectional view showing the structure of a semiconductor device according to a modification of the embodiment of the present invention
  • FIG. 24 shows the structure at the time of mold clamping in the resin molding process of assembling the semiconductor device according to the modification shown in FIG. FIG.
  • the semiconductor device (QFN5) of the modification shown in FIG. 23 has a protrusion 3c that protrudes from the mounting surface 3a of the sealing body 3, and the protrusion 3c is formed on the mounting surface 3a of the sealing body 3. Yes. That is, the protruding portion 3c is formed of a sealing resin so as to protrude from the mounting surface 3a integrally with the sealing body 3 in the region of the sealing body 3 embedded in the thin portion 1t of the suspension lead 1n.
  • the number of protrusions 3c is not limited to four, but may be distributed on the mounting surface 3a so as not to impair the stability when the QFN 5 is mounted on the mounting substrate 10. preferable.
  • a recess 9e is formed at a location corresponding to the thin portion 1t of the suspension lead 1n of the QFN 5.
  • the protrusion 3c can be formed on the mounting surface 3a of the QFN 5.
  • the protrusion 3c is provided on the mounting surface 3a of the QFN 5, a high standoff can be ensured, and the thickness of the solder 6 interposed between the lead 1a and the terminal 10a of the mounting substrate 10 is increased. Can do. As a result, the stress applied to the solder 6 can be relaxed, and cracking of the solder 6 can be reduced. Thereby, the crack tolerance of the solder 6 can be improved and the connection reliability of QFN5 can be improved.
  • the cleaning liquid can easily enter the back surface (mounting surface 3a) side of the QFN 5 when performing flux cleaning. As a result, the cleaning degree of flux cleaning can be increased.
  • FIG. 25 and FIG. 26 are manufacturing flow charts showing the assembly order of the modified example of the semiconductor device according to the embodiment of the present invention
  • FIG. 27 is the structure at the time of mold clamping in the resin molding process of the assembly shown in FIG. FIG.
  • the assembly flow of the modified example shown in FIG. 25 is to prepare the lead frame 1 in which the corner fins 1r are formed in advance at the stage of the lead frame preparation in step S11. It is independent of the body 1x.
  • step S12 die bonding in step S12, wire bonding in step S13, resin molding in step S14, dam resin removal in step S15, and resin flash removal in step S16 are sequentially performed.
  • step S17 of FIG. 25 the exterior plating in step S17 of FIG. 25 is performed without cutting the corner fin connecting portion in step S7 shown in FIG.
  • step S18 the laser mark in step S18 and the cutting / molding (lift-off) in step S19 are performed.
  • the step of cutting the corner fin connecting portion can be omitted by previously making the corner fin 1r independent from the frame 1x, and the assembly process of the QFN 5 can be simplified. Can be planned.
  • the lead frame 1 in which the corner fins 1r are formed in advance and the lift-off portions 1e and 1p, which are stepped portions, are prepared in the stage of the lead frame preparation in step S21.
  • the QFN 5 is assembled using the lead frame 1 in which the corner fins 1r and the lift-off portions 1e and 1p are formed in advance.
  • step S21 die bonding in step S22, wire bonding in step S23, and resin molding in step S24 are sequentially performed.
  • step S24 since the lift-off part 1p is formed in advance, the resin molding die 9 having the relief part 9d shown in FIG. Perform the mold.
  • dam resin removal in step S25, resin flash removal in step S26, and exterior plating in step S27 are performed. Further, the laser mark in step S28 and the cutting / molding in step S29 are sequentially performed.
  • the QFN 5 is assembled using the lead frame 1 in which the corner fins 1r and the lift-off portions 1e and 1p are formed in advance, so that the step of cutting the corner fin connecting portions can be omitted.
  • offset processing in the cutting / forming process can be omitted, and the assembly process of the QFN 5 can be further simplified.
  • the outer plating layer 7 can be left in the lift-off portions 1e and 1p by forming the outer plating.
  • the lead frame 1 on which the lift-off portions 1e and 1p are formed in advance may be prepared and used for assembling.
  • 1p may be formed.
  • FIG. 28 is a cross-sectional view showing a cross-sectional structure cut on the suspension lead in the semiconductor device according to the modification of the embodiment of the present invention.
  • the lift-off part 1p of the corner fin 1r of the suspension lead 1n is separated from the mounting surface 1q of the lift-off part 1p from the mounting surface 1q of the suspension lead 1n. Located in the direction. In other words, it is offset (lowered) so that the mounting surface 1q 'of the lift-off portion 1p is positioned below the mounting surface 1q of the suspension lead 1n.
  • the stand-off of the QFN 5 can be secured high, and the thickness of the solder 6 interposed between the lead 1a or corner fin 1r and the terminal 10a of the mounting substrate 10 can be increased.
  • the stress applied to the solder 6 can be relaxed, and cracking of the solder 6 can be reduced.
  • the crack tolerance of the solder 6 can be improved and the connection reliability of QFN5 can be improved.
  • the cleaning liquid can easily enter the back surface (mounting surface 3a) side of the QFN 5 when performing flux cleaning. As a result, the cleaning degree of flux cleaning can be increased.
  • FIG. 29 is an enlarged partial back view showing the structure of a semiconductor device according to a modification of the embodiment of the present invention
  • FIG. 30 is a partial cross-sectional view showing the structure of the cross section cut on the lead in the structure shown in FIG. is there.
  • a groove 1y is formed in the mounting surface 1q of the corner fin 1r in a direction crossing the corner fin 1r, and each lead 1a.
  • the groove portion 1y is formed in the mounting surface 1g of the outer portion 1j in a direction crossing the outer portion 1j (a direction parallel to the width direction of the outer portion 1j).
  • the groove portion 1y is formed outside the outer shape line of the sealing body 3 and inside the lift-off portions 1e and 1p on the mounting surfaces 1g and 1q of the leads 1a and the corner fins 1r, respectively.
  • the solder 6 Since the grooves 1y are provided on the mounting surfaces 1g and 1q of the lead 1a and the corner fin 1r as described above, the solder 6 enters the groove 1y when the QFN 5 is mounted. Therefore, the solder 6 and the leads 1a and the corner fins 1r The contact area of the lead 1a and the corner fin 1r can be increased. As a result, the connection strength of the QFN 5 can be increased.
  • FIG. 31 is a cross-sectional view showing a cross-sectional structure cut on a lead in a semiconductor device according to a modification of the embodiment of the present invention.
  • a bar lead 1z for GND bonding is arranged inside the sealing body 3 between the tab 1b and the lead 1a.
  • the bar lead 1z is disposed between adjacent suspension leads 1n (between the tab 1b and the lead 1a). Further, the suspension lead 1n or the inner portion 1k of the lead 1a is extended and formed integrally therewith. Since the GND pad 2a of the semiconductor chip 2 and the bar lead 1z are GND-connected by the wire 4, and the back surface 1d of the tab 1b is GND-connected to the terminal 10a of the mounting substrate 10 via the solder 6, It is possible to stabilize the GND potential.
  • the groove 1y is formed by the lead 1a or the corner fin 1r. It may be provided only in either one.
  • step S8 after cutting only the connecting portion 1w connected to the corner fin 1r shown in step S7.
  • the exterior plating is performed on the surfaces of the lead 1a and the suspension lead 1n exposed from the sealing body 3, but the exterior plating step (S37) is performed as shown in steps S31 to S40 of the modification of FIG. Then, the connecting portion for the corner fin 1r may be cut (S38).
  • the corner fin 1r is also connected to the frame 1x of the lead frame 1, the film quality of the exterior plating layer 7 deposited on the surface of the corner fin 1r is improved. Compared to the flow shown in FIG. Thereby, when the semiconductor device is mounted on the mounting substrate, the bonding property with the solder 6 is also improved, and the mounting reliability of the semiconductor device can be improved.
  • the preparation of the lead frame 1 in which the corner fins 1r are formed in advance has been described.
  • One corner fin 1r may be subjected to lift-off (step-up or step-down) processing in advance.
  • lift-off processing is not performed on all four corner fins 1r is that, although not shown in the molding process for forming the sealing body 3 having a substantially square planar shape, sealing is performed at one corner.
  • a gate portion for filling a resin for forming the body 3 is provided in the molding die. Therefore, if the step portions are formed in all the four corner fins 1r, the filling property of the resin supplied through the gate portion may be lowered. Therefore, it is effective not to form a stepped portion in one corner fin 1r serving as a gate portion.
  • the present invention can be applied to the semiconductor device manufacturing industry.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

　吊りリード１ｎが、封止体３の端部に配置されるコーナーフィン１ｒを有しており、さらにこのコーナーフィン１ｒはリードのアウタ部より幅が広く形成されていることにより、ＱＦＮ５のコーナー部での実装基板１０の端子１０ａ上での半田６との接続面積を大きくすることができる。その結果、ＱＦＮ５のコーナー部における半田６との接続強度を高めることができ、ＱＦＮ５の接続信頼性を向上させることができる。また、リードそれぞれのアウタ部の側面が露出していることにより、各リードの切断面を除く表面に外装めっき層を形成することができる。これにより、ＱＦＮ５の各リードにおける半田６との接続信頼性を高めることができ、ＱＦＮ５の接続信頼性を向上させることができる。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造技術に関し、特に、吊りリードを有する半導体装置に適用して有効な技術に関する。
　低熱抵抗形のＱＦＰとして、ペレットがヒートシンクの上面にボンディングされ、ヒートシンクは正方形平盤形状の樹脂封止体に下面を樹脂封止体の下面から露出されて埋め込まれており、ヒートシンクには４個のバンパが突設され、各バンパは樹脂封止体の四隅から突出されてその先端が四方のアウタリードの先端よりも外側に配置された構造が開示されている（例えば、特許文献１参照）。
　また、放熱タイプのＱＦＰとして、タブの４箇所のコーナー部に連設された放熱フィンリードと、各放熱フィンリードに連結され樹脂封止体の各コーナー部において外部に突出された各放熱フィンとを備え、樹脂封止体の各コーナー部の切欠部に放熱フィンリードおよび放熱フィンが配設された構造が開示されている（例えば、特許文献２参照）。
　また、タブを支持するタブ吊りリードが封止体の４隅に配置され封止体外端部にて露出している半導体装置において、封止体外端部にて露出する部分のタブ吊りリードは幅を広げ、タブ吊りリードの封止体外縁近傍に係止部を設けた構造が開示されている（例えば、特許文献３参照）。
　また、半導体集積回路プラスチックパッケージにおいて、金属リードフレームのダイパッドおよびリードの下側表面はエッチングにより階段状のプロフィルを形成し、ダイパッド、リードの凹んだ面を封止材で満たし、リードフレームがパッケージ本体から垂直方向に引き抜かれないようにした構造が開示されている（例えば、特許文献４参照）。
　また、小形の半導体装置において、半導体チップを支持するタブと、複数の独立リードと、複数の共通リードと、ボンディングワイヤとによって構成され、共通リードがタブに連結してこれと一体に形成された構造が開示されている（例えば、特許文献５参照）。
特開平８－１３０２７３号公報 特開平１１－３４０４００号公報 特開２００５－５６４３号公報 特開２０００－１５０７６５号公報 特開２０００－２９９４２３号公報
　ＱＦＮ（Quad Flat Non-leaded Package) 等のノンリード型の半導体装置では、各リードの一部（アウタ部）が封止体の裏面の周縁部に露出して配置され、これらが外部端子となっている。また、このようなＱＦＮを実装基板に実装する場合、各リードの封止体の側面から突出した部分では、隣り合ったリード間に樹脂が充填されていて各リードの側部が露出していないため、実装基板への半田実装時のフィレットが形成されずに、半田濡れはリードの実装面（アウタ部）のみによって行われる。
　近年、車載向けの半導体装置においてもその小型化・薄型化の要求が高まっている。
　車載向けの半導体装置は、信頼性の観点から、実装強度の向上が期待されている。例えば、高い実装強度が得られる半導体装置としては、ＢＧＡ（Ball Grid Array)が有効である。
　しかし、ＢＧＡの場合、内側の半田バンプが確実に接合されているか否かは目視できず、信頼性が得られ難い。そこで、ＱＦＰ（Quad Flat Package)やＳＯＰ（Small Outline Package)構造が期待されている。
　ところが、ＱＦＰやＳＯＰではアウタリードを有している分、実装面積が大きくなってしまい、小型化の要求は満足できない。そこで、車載向けの半導体装置としてＱＦＮの採用が検討されている。
　しかしながら、ＱＦＮの場合、前述のように封止体の実装面から露出するリード（アウタ部）としか、実装基板との接続にはほとんど寄与されないため、実装強度が低いことが問題となる。
　特に、半導体装置本体のコーナー部には応力が集中するため、コーナーリードの半田接続部にクラックが入り易く、その半田接続部で断線が起こるという問題が生じる。
　なお、前記特許文献１（特開平８－１３０２７３号公報）や前記特許文献２（特開平１１－３４０４００号公報）には、ＱＦＰ構造の半導体装置が記載されているが、前述のようにＱＦＰ構造では半導体装置の小型化の要求に応えることができない。
　また、前記特許文献３（特開２００５－５６４３号公報）、前記特許文献４（特開２０００－１５０７６５号公報）及び前記特許文献５（特開２０００－２９９４２３号公報）には、それぞれＱＦＮの構造が記載されているが、いずれの構造も実装基板との接続強度を十分に得ることはできない。
　本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の接続信頼性を高めることができる技術を提供することにある。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
　すなわち、本発明は、複数のリードそれぞれが封止体の実装面に沿って封止体から突出するアウタ部を備え、吊りリードは封止体の端部に配置される幅広部を有し、幅広部はリードのアウタ部より幅が広く形成され、リードそれぞれのアウタ部の側面は、封止体によって覆われずに露出しているものである。
　また、本発明は、半導体チップを封止体によって封止する工程と、封止体から露出するリードのアウタ部及び吊りリードの幅広部に外装めっき層を形成する工程と、吊りリードの幅広部と連結する連結部を切断して、リードフレームの枠体から吊りリードを分離する工程とを有するものである。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
　吊りリードが、封止体の端部に配置される幅広部を有しており、さらにこの幅広部はリードのアウタ部より幅が広く形成されていることにより、半導体装置のコーナー部での実装基板の端子上での半田との接続面積を大きくすることができる。その結果、半導体装置のコーナー部における半田との接続強度を高めることができ、半導体装置の接続信頼性を向上させることができる。
　また、リードそれぞれのアウタ部の側面が露出していることにより、各リードの切断面を除く表面に外装めっき層を形成することができる。その結果、半導体装置の各リードにおける半田との接続信頼性を高めることができ、半導体装置の接続信頼性を向上させることができる。
　したがって、半導体装置のコーナー部と各リードにおいてその接続信頼性を向上できる。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造を示す裏面図である。 図１に示すＡ－Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示すＢ－Ｂ線に沿って切断した構造の一例を示す断面図である。 図３に示すＣ－Ｃ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置のリードの構造の一例を示す平面図である。 図１に示す半導体装置の組み立て順の一例を示す製造フロー図である。 図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。 図７に示す組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す断面図である。 図７に示す組み立てのダムレジン除去工程における打ち抜きによるレジン除去時の構造の一例を示す断面図である。 図１０に示すレジン除去時の構造を示す裏面図である。 図１０に示すレジン除去方法によるレジン除去後の構造を示す裏面図である。 図７に示す組み立てのダムレジン除去工程における変形例のレーザー照射によるレジン除去時の構造を示す断面図である。 図１３に示すレジン除去時の構造を示す平面図である。 図１３に示すレジン除去方法によるレジン除去後の構造を示す平面図である。 図７に示す組み立ての連結部切断における切断位置の一例を示す拡大部分平面図である。 図１６の切断位置で切断した後の構造を示す拡大部分平面図である。 図７に示す組み立てにおけるリードの段差形成時の構造の一例を示す断面図である。 図７に示す組み立てにおける吊りリードの幅広部の段差形成時の構造の一例を示す断面図である。 本発明の実施の形態の変形例の半導体装置においてリード上で切断した断面の構造を示す断面図である。 図２０に示す変形例の半導体装置において吊りリード上で切断した断面の構造を示す断面図である。 図２１に示す吊りリードの段差形成時の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す断面図である。 図２３に示す変形例の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の組み立て順を示す製造フロー図である。 本発明の実施の形態の変形例の半導体装置の組み立て順を示す製造フロー図である。 図２６に示す組み立ての樹脂モールド工程における金型クランプ時の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置において吊りリード上で切断した断面の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す拡大部分裏面図である。 図２９に示す構造においてリード上で切断した断面の構造を示す部分断面図である。 本発明の実施の形態の変形例の半導体装置においてリード上で切断した断面の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の組み立て順を示す製造フロー図である。
　以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
　さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
　また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
　（実施の形態）
　図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造を示す裏面図、図３は図１に示すＡ－Ａ線に沿って切断した構造の一例を示す断面図、図４は図１に示すＢ－Ｂ線に沿って切断した構造の一例を示す断面図、図５は図３に示すＣ－Ｃ線に沿って切断した構造の一例を示す断面図、図６は図１に示す半導体装置のリードの構造の一例を示す平面図である。また、図７は図１に示す半導体装置の組み立て順の一例を示す製造フロー図、図８は図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図９は図７に示す組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す断面図である。さらに、図１０は図７に示す組み立てのダムレジン除去工程における打ち抜きによるレジン除去時の構造の一例を示す断面図、図１１は図１０に示すレジン除去時の構造を示す裏面図、図１２は図１０に示すレジン除去方法によるレジン除去後の構造を示す裏面図である。
　また、図１３は図７に示す組み立てのダムレジン除去工程における変形例のレーザー照射によるレジン除去時の構造を示す断面図、図１４は図１３に示すレジン除去時の構造を示す平面図、図１５は図１３に示すレジン除去方法によるレジン除去後の構造を示す平面図である。さらに、図１６は図７に示す組み立ての連結部切断における切断位置の一例を示す拡大部分平面図、図１７は図１６の切断位置で切断した後の構造を示す拡大部分平面図、図１８は図７に示す組み立てにおけるリードの段差形成時の構造の一例を示す断面図、図１９は図７に示す組み立てにおける吊りリードの幅広部の段差形成時の構造の一例を示す断面図である。
　図１～図４に示す本実施の形態の半導体装置は、樹脂封止型で、かつ小型の半導体パッケージであり、封止体３の実装面３ａの周縁部に複数のリード１ａが並んで配置されたノンリード型のものである。本実施の形態１では、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。
　ＱＦＮ５の構成について説明すると、図３に示すように、半導体チップ２を搭載可能なチップ支持面１ｃを備えたチップ搭載部であるタブ（ダイパッドともいう）１ｂと、タブ１ｂの周囲に配置された複数のリード１ａと、タブ１ｂのチップ支持面１ｃ上に銀ペースト等のダイボンディング材を介して搭載された半導体チップ２とを有している。さらに、ＱＦＮ５は、半導体チップ２のパッド（電極）２ａとリード１ａとを電気的に接続する金線である導電性の複数のワイヤ４と、半導体チップ２と複数のワイヤ４と複数のリード１ａそれぞれの一部とタブ１ｂの一部を樹脂封止する封止体３とを有している。
　なお、ＱＦＮ５では、複数のリード１ａそれぞれが、封止体３の実装面３ａに沿って封止体３から突出するアウタ部１ｊと、封止体３の内部に埋め込まれたインナ部１ｋを有している。すなわち、ＱＦＮ５におけるそれぞれのリード１ａは、封止体３から露出するアウタ部１ｊと、封止体３内に埋め込まれたインナ部１ｋとを備えている。ここで、アウタ部１ｊは、各リード１ａにおいて、封止体３から露出する全ての部分を示しており、本実施の形態では、ＱＦＮ５の封止体３の実装面３ａ及び側面から露出する部分である。
　また、図３に示すように、リード１ａとワイヤ４の接続は、リード１ａにおけるインナ部１ｋのワイヤ接続面１ｈにて行われている。
　また、半導体チップ２は、タブ１ｂ上にその主面２ｂを上方に向けた状態で搭載されており、主面２ｂのパッド２ａとワイヤ４が電気的に接続されている。したがって、半導体チップ２は、その裏面２ｃがタブ１ｂと接合している。
　また、ＱＦＮ５では、図２に示すようにタブ１ｂのチップ支持面１ｃと反対側の裏面１ｄは、封止体３の実装面３ａにおいて露出しており、したがって、ＱＦＮ５は、タブ露出型の半導体パッケージである。
　また、図４に示すようにタブ１ｂを支持する吊りリード１ｎがタブ１ｂの対角線方向に延在して設けられており、したがって、タブ１ｂは４本の吊りリード１ｎによって支持されている。
　さらに、本実施の形態のＱＦＮ５では、図１及び図２に示すように、吊りリード１ｎが、封止体３の端部（コーナー部）に配置される幅広部であるコーナーフィン１ｒを有しており、このコーナーフィン１ｒは、リード１ａのアウタ部１ｊより幅が広く、略扇形に形成されている。また、コーナーフィン１ｒは、これと図８に示すリードフレーム１の枠体１ｘとを連結する連結部１ｗを切断して枠体１ｘから切り離すことで分離される。
　したがって、コーナーフィン１ｒにおいては、図１７に示すように、その両側部のみに切断面１ｓが形成され、切断面１ｓが形成される領域を低減することができる。
　なお、コーナーフィン１ｒは、吊りリード１ｎの他の部分よりもその幅が太く形成されている。
　また、ＱＦＮ５では、図１に示すようにリード１ａそれぞれの封止体３から突出したアウタ部１ｊの側面１ｉは、封止体３によって覆われずに露出している。すなわち、リード１ａの各アウタ部１ｊ間において図１０に示すような樹脂８が充填されておらず、各リード１ａのアウタ部１ｊの側面１ｉが露出している。
　また、本実施の形態のＱＦＮ５では、図３に示すように、各リード１ａのアウタ部１ｊに段差部であるリフトオフ部１ｅが形成されており、このリフトオフ部１ｅは、その実装面（リフトオフ実装面１ｇ’）１ｇ’がリード１ａの実装面（リード実装面）１ｇより封止体３の天井面３ｂに近づく方向に位置するように形成されている（段上げされている）。
　すなわち、各リード１ａのリフトオフ部１ｅは、その実装面１ｇ’がリード１ａの実装面１ｇより実装基板１０から離れる方向にオフセット加工されている。この際のオフセット加工は、図１８に示すプレス金型１３のパンチ１３ｃによって形成されたものである。
　また、本実施の形態のＱＦＮ５では、図４に示すように、吊りリード１ｎのコーナーフィン（幅広部）１ｒに段差部であるリフトオフ部１ｐが形成されており、このリフトオフ部１ｐは、その実装面１ｑ’が吊りリード１ｎの実装面１ｑより封止体３の天井面３ｂに近づく方向に位置するように形成されている。
　すなわち、各吊りリード１ｎのリフトオフ部１ｐは、その実装面１ｑ’が吊りリード１ｎの実装面１ｑより実装基板１０から離れる方向にオフセット加工されている。この際のオフセット加工も、図１９に示すプレス金型１３のパンチ１３ｃによって形成されたものである。
　また、ＱＦＮ５では、図３に示すように、各リード１ａのチップ側の端部の実装面１ｇ側に切り欠き部１ｕが形成されている。この切り欠き部１ｕは、例えば、ハーフエッチング加工によって形成されたものである。
　さらに、ＱＦＮ５では、タブ１ｂの外周の裏面１ｄ側にも切り欠き部１ｕが形成されている。
　また、ＱＦＮ５では、各リード１ａの水平方向の幅が、図６に示すように２段階となっている。すなわち、各リード１ａにおいて、インナ部１ｋの幅よりアウタ部１ｊの幅の方が狭く幅細部１ｍとなっている。また、図３に示すように、リード１ａとワイヤ４の接続は、リード１ａにおけるインナ部１ｋにおいて、半導体チップ２と対向する端部のワイヤ接続面１ｈにて行われている。このワイヤ接続領域である端部は、半導体チップ２に向かって突出している。言い換えると、この端部の厚さは、リード１ａの厚さよりも薄く形成されている。そのため、端部の下面（実装面１ｇ）側は封止体３が形成されているため、図６では示されていない。
　また、図４に示すように、各吊りリード１ｎには、その実装面１ｑ側を、例えばハーフエッチング加工によって削って厚さを薄くした薄肉部１ｔが形成されている。
　次に、ＱＦＮ５を構成する各部材の材質について説明する。
　半導体チップ２は、例えば、シリコンから成り、その主面２ｂに半導体素子及び複数の電極であるパッド２ａが形成されており、これらのパッド２ａと各パッド２ａに対応するリード１ａとがそれぞれ導電性のワイヤ４によって電気的に接続されている。ワイヤ４は、例えば、金線である。
　また、各リード１ａ、タブ１ｂ及び吊りリード１ｎは、例えば、銅合金から成る薄板材によって形成されている。
　また、封止体３は、例えば、エポキシ系の熱硬化性樹脂から成る。
　さらに、各リード１ａのアウタ部１ｊの表面やタブ１ｂの裏面１ｄには、例えば、錫－ビスマス等のＰｂフリー半田からなる外装めっき層７が形成されている。
　本実施の形態の半導体装置（ＱＦＮ５）によれば、吊りリード１ｎが、封止体３の端部（コーナー部）に配置されるコーナーフィン１ｒを有しており、さらにこのコーナーフィン１ｒはリード１ａのアウタ部１ｊより幅が広く形成されていることにより、吊りリード１ｎのコーナーフィン１ｒによってＱＦＮ５のコーナー部での実装基板１０の端子１０ａ上での半田６との接続面積を大きくすることができる。
　これにより、ＱＦＮ５のコーナー部における半田６との接続強度を高めることができ、ＱＦＮ５の接続信頼性を向上させることができる。
　さらに、コーナーフィン１ｒにおいては、その両側部の連結部１ｗのみに切断面１ｓが形成されるため、この切断面１ｓを除いたコーナーフィン１ｒの広い領域に外装めっき層７を形成することができる。その結果、半田６が濡れる面積を増やすことができる。
　これにより、コーナーフィン１ｒと実装基板１０の端子１０ａとの接続強度を高めてＱＦＮ５の接続信頼性を高めることができる。
　また、リード１ａそれぞれのアウタ部１ｊの側面１ｉが樹脂８によって覆われずに露出していることにより、各リード１ａの切断面１ｆを除く表面に図５に示すように外装めっき層７を形成することができる。
　これにより、ＱＦＮ５の各リード１ａにおける半田６との接続信頼性を高めることができ、ＱＦＮ５の接続信頼性を向上させることができる。
　なお、ＱＦＮ５のコーナー部と各リード１ａにおいて接続強度を高めることができるため、両者による相乗効果で、さらにＱＦＮ５の接続信頼性を向上できる。
　また、各リード１ａにおいては、そのアウタ部１ｊに段差部であるリフトオフ部１ｅが形成されており、このリフトオフ部１ｅは、その実装面（リフトオフ実装面１ｇ’）１ｇ’がリード１ａの実装面１ｇより実装基板１０から離れる方向にオフセット加工されていることにより、リード１ａと半田６の接合形態に段差を付けることができ両者の接合面積を増やすことで、両者の接続信頼性を高めることができる。また、リフトオフ部１ｅによって半田フィレットを高く形成でき、したがって、ＱＦＮ５の実装強度を向上させることが可能になる。
　さらに、各リード１ａにリフトオフ部１ｅが形成されたことで、リード１ａと実装基板１０の端子１０ａとの間に介在する半田６の厚さを厚くすることができ、半田６のクラック耐性を向上させることができる（リード１ａと端子１０ａの間に介在する半田６の厚さが薄いと、リード１ａと端子１０ａのそれぞれから受ける応力を、この半田層内で十分に吸収することができなくなるため、半田６にクラックが入り易い）。
　また、吊りリード１ｎのコーナーフィン１ｒに段差部であるリフトオフ部１ｐが形成されており、このリフトオフ部１ｐは、その実装面１ｑ’が吊りリード１ｎの実装面１ｑより封止体３の天井面３ｂに近づく方向に位置するように形成されている。
　すなわち、各吊りリード１ｎのコーナーフィン１ｒのリフトオフ部１ｐは、その実装面１ｑ’が吊りリード１ｎの実装面１ｑより実装基板１０から離れる方向にオフセット加工されており、これにより、リード１ａの場合と同様に、コーナーフィン１ｒと半田６の接合形態に段差を付けることができ両者の接合面積を増やすことで、両者の接続信頼性を高めることができる。また、リフトオフ部１ｐによって半田フィレットを高く形成でき、したがって、ＱＦＮ５の実装強度を向上させることが可能になる。
　さらに、コーナーフィン１ｒにリフトオフ部１ｐが形成されたことで、コーナーフィン１ｒと実装基板１０の端子１０ａとの間に介在する半田６の厚さを厚くすることができ、半田６のクラック耐性を向上させることができる。
　また、各リード１ａのチップ側の端部の実装面１ｇ側に切り欠き部１ｕが形成されていることにより、各リード１ａのパッケージ厚さ方向に対してのリード抜け防止を図ることができる。
　また、タブ１ｂの外周の裏面１ｄ側に切り欠き部１ｕが形成されていることにより、タブ１ｂの封止体３からの脱落防止を図ることができる。
　また、各リード１ａにおいて、インナ部１ｋの幅よりアウタ部１ｊの幅の方が狭く幅細部１ｍとなっていることにより、パッケージ水平方向に対してのリード抜け防止を図ることができる。
　また、吊りリード１ｎに、その実装面１ｑ側を削って厚さを薄くした薄肉部１ｔが形成されていることにより、吊りリード１ｎの薄肉部１ｔが封止体３内に埋め込まれるため、吊りリード１ｎの封止体３からの剥離（脱落）を防止することができる。
　また、コーナーフィン１ｒとタブ１ｂの裏面１ｄが半田６を介して実装基板１０の端子１０ａに接続していることで、ＱＦＮ５から発せられる熱を実装基板１０に逃がすことができ、ＱＦＮ５の放熱性を高めることができる。さらに、タブ１ｂが露出して半田６を介して実装基板１０の端子１０ａに接続していることで、ＱＦＮ５の実装強度を高めることができる。
　次に、本実施の形態のＱＦＮ５の組み立てを、図７に示す製造フロー図にしたがって説明する。
　まず、図７のステップＳ１に示すリードフレーム準備を行う。なお、図８に示すリードフレーム１は、ＱＦＮ５の組み立てで用いられるものであり、多連のリードフレーム１における主要部、すなわちＱＦＮ５の１つのパッケージ領域のみを示したものでる。
　図８に示すリードフレーム１の構造について説明すると、枠体１ｘと、枠体１ｘと連結部１ｗを介して一体に形成されたコーナーフィン１ｒを備えた複数の吊りリード１ｎと、複数の吊りリード１ｎと一体に形成されたタブ１ｂと、枠体１ｘと一体に形成され、かつタブ１ｂの周りに配置された複数のリード１ａとから成る。
　なお、リードフレーム１は、例えば、銅合金等によって形成された薄板状のフレーム部材である。また、コーナーフィン１ｒは、その両側部に接続された連結部１ｗによって支持されている。また、各リード１ａの基端側（タブ１ｂから遠い側）やコーナーフィン１ｒを支持する連結部１ｗは、枠体１ｘの一部であるダムバー１ｖと連結している。
　以上のように構成された、図８に示すリードフレーム１を準備する。
　その後、ステップＳ２に示すダイボンディングを行う。ここでは、図８のタブ１ｂのチップ支持面１ｃ上に、銀ペースト等のダイボンディング材を介して半導体チップ２を搭載する。その際、半導体チップ２の主面２ｂを上方に向けてタブ１ｂのチップ支持面１ｃと半導体チップ２の裏面２ｃとが接合するように搭載する。
　その後、ステップＳ３に示すワイヤボンディングを行う。ここでは、図３に示すように、半導体チップ２のパッド２ａとリード１ａのインナ部１ｋのワイヤ接続面１ｈとを金線等のワイヤ４で電気的に接続する。
　その後、ステップＳ４に示す樹脂モールドを行う。ここでは、図９に示すように、樹脂成形金型９の上型９ａと下型９ｂによってワイヤボンディング後のリードフレーム１をクランプし、キャビティ９ｃで半導体チップ２やワイヤ４を覆った状態で樹脂封止を行って封止体３を形成する。これにより、半導体チップ２や複数のワイヤ４を封止体３によって封止する。ここで、封止体３は、複数のリード１ａのアウタ部１ｊ及び吊りリード１ｎの端部（タブ１ｂと反対側の端部）に形成されたコーナーフィン１ｒが封止体３の側面から突出するように、形成される。
　その後、ステップＳ５に示すダムレジン除去を行う。ここでは、隣り合ったリード１ａのアウタ部１ｊ間に充填された樹脂８の除去を行う。すなわち、図１０及び図１１に示すように、樹脂モールドによって封止体３の外側にはみ出してリード１ａの隣り合ったアウタ部１ｊとダムバー１ｖとによって囲まれた領域に充填された樹脂８を除去する。
　樹脂８は、図１０～図１２に示すように、切断金型１１のパンチ１１ａによって打ち抜いて除去してもよいし、また、図１３～図１５に示すように、樹脂８にレーザー１２を照射して除去してもよい。
　図１０～図１２に示す切断金型１１を用いた除去方法では、ダムバー切断用の切断金型１１を用いて、押さえ１１ｂでリード１ａのアウタ部１ｊを支持した状態でパンチ１１ａによってリード１ａのアウタ部１ｊ間を打ち抜くことで樹脂８を除去する。
　一方、図１３～図１５に示すレーザー１２を照射して除去する方法では、図１４に示すように、樹脂８にレーザー１２を直接照射して樹脂８を除去する。その際、樹脂８の領域が開口したマスクで覆ってレーザー１２を照射してもよいし、マスクを使用せずにレーザー１２を照射してもよい。マスクを使用しない場合においても、樹脂８のみにレーザー１２を照射することも可能であるし、樹脂８とその周辺領域にレーザー１２を照射して樹脂８を除去することも可能である。
　その後、ステップＳ６に示すレジンフラッシュ除去を行う。ここでは、樹脂モールドによって、タブ１ｂの裏面１ｄ側あるいはリード１ａの実装面１ｇなどに形成された樹脂バリの除去を行う。例えば、液体ホーニング等により樹脂バリを除去する。
　その後、ステップＳ７に示すコーナーフィン用連結部切断を行う。ここでは、図１６に示すように、吊りリード１ｎ（図８参照）のコーナーフィン１ｒと連結する連結部１ｗのみを切断する。すなわち、コーナーフィン１ｒの両側部に設けられた連結部１ｗのリードカット位置１４にて切断を行い、枠体１ｘのダムバー１ｖからコーナーフィン１ｒのみを切り離す。
　その後、ステップＳ８に示す外装めっきを行う。ここでは、図３～図５に示すように、封止体３から露出するリード１ａのアウタ部１ｊ及び吊りリード１ｎのコーナーフィン１ｒに外装めっき層７を形成する。なお、外装めっき層７は、例えば、Ｐｂフリー半田等から成るものである。
　また、コーナーフィン１ｒは、その両側部に設けられた連結部１ｗで切断が行われて切り離されたため、切断面１ｓ（図１７参照）以外のコーナーフィン１ｒのほぼ全面に外装めっき層７を形成することができる。
　これにより、吊りリード１ｎのコーナーフィン１ｒにおける接続強度を高めることができる。
　また、樹脂モールド後に、リード１ａのアウタ部１ｊ間のダムレジン（樹脂８）の除去を行い、その後、外装めっき層７を形成することにより、図５に示すように、リード１ａのアウタ部１ｊの側面１ｉにも外装めっき層７を形成することができる。すなわち、リード１ａのアウタ部１ｊに対して、より広範囲に外装めっき層７を形成することができる。これにより、リード１ａのアウタ部１ｊの側面１ｉにも半田フィレットを形成することができる。
　その結果、各リード１ａの接続強度を高めることができ、ＱＦＮ５の接続信頼性を高めることができる。
　その後、ステップＳ９に示すレーザーマークを行う。ここでは、封止体３の表面にレーザーマーキングを行って所定のマークを付す。
　その後、ステップＳ１０に示す切断・成形（リフトオフ）を行う。ここでは、リードフレーム１の枠体１ｘから吊りリード１ｎ及び複数のリード１ａを分離する。すなわち、図１６に示すように、リードフレーム１の各リード１ａにおいて、そのリードカット位置１５で各リード１ａを切断し、その結果、図１６に示す枠体１ｘから各リード１ａを図１７に示すように分離する。
　さらに、前記切断・成形工程では、オフセット加工により、吊りリード１ｎのコーナーフィン１ｒや各リード１ａのアウタ部１ｊに段差部であるリフトオフ部１ｅ，１ｐを形成する。
　なお、各リード１ａのリフトオフ部１ｅの形成は、図１８に示すように、プレス金型１３の下側押さえ１３ｂと上側押さえ１３ａによってリード１ａを押さえた状態でパンチ１３ｃによって下側から加圧して形成する。同様に、コーナーフィン１ｒのリフトオフ部１ｐの形成についても、図１９に示すように、プレス金型１３の下側押さえ１３ｂと上側押さえ１３ａによってコーナーフィン１ｒを押さえた状態でパンチ１３ｃによって下側から加圧して形成する。
　次に、本実施の形態の変形例の半導体装置について説明する。
　図２０は本発明の実施の形態の変形例の半導体装置においてリード上で切断した断面の構造を示す断面図、図２１は図２０に示す変形例の半導体装置において吊りリード上で切断した断面の構造を示す断面図、図２２は図２１に示す吊りリードの段差形成時の構造を示す断面図である。
　図２０に示す変形例は、各リード１ａのアウタ部１ｊのリフトオフ部１ｅが、前記リフトオフ部１ｅの実装面１ｇ’が外方に向かうにつれてリード１ａの実装面１ｇから離れるように傾斜しているものである。すなわち、リフトオフ部１ｅの実装面１ｇ’が実装基板１０の端子１０ａに対してその角度が外方に向かうに連れて大きくなるように傾斜しているものである。
　これにより、リフトオフ部１ｅの実装面１ｇ’と実装基板１０の端子１０ａとの間の間隙をより大きくすることができ、リフトオフ部１ｅの実装面１ｇ’と実装基板１０の端子１０ａとの間に介在する半田量を増やすことができる。
　その結果、リフトオフ部１ｅの実装面１ｇ’と実装基板１０の端子１０ａとの間の半田量を増やすことで、半田６にかかる応力を緩和することができ、半田６のクラック耐性を向上させることができる。これにより、ＱＦＮ５の接続信頼性を向上できる。
　なお、リフトオフ部１ｅの実装面１ｇ’が実装基板１０の端子１０ａに対してその角度が外方に向かうに連れて大きくなるように傾斜させる形成方法としては、図２２に示すように、プレス金型１３において、傾斜面１３ｄを有したパンチ１３ｃによって下側から加圧することにより形成可能である。
　図２１に示す変形例は、コーナーフィン１ｒのリフトオフ部１ｐに対して、図２２に示すプレス金型１３を用いてコーナーフィン１ｒのリフトオフ部１ｐの実装面１ｑ’を、実装基板１０の端子１０ａに対してその角度が外方に向かうに連れて大きくなるように傾斜させる加工を施したものである。
　図２１に示す構造においても、コーナーフィン１ｒのリフトオフ部１ｐの実装面１ｑ’が実装基板１０の端子１０ａに対してその角度が外方に向かうに連れて大きくなるように傾斜していることで、リフトオフ部１ｐの実装面１ｑ’と実装基板１０の端子１０ａとの間の間隙をより大きくすることができ、リフトオフ部１ｐの実装面１ｑ’と実装基板１０の端子１０ａとの間に介在する半田量を増やすことができる。
　その結果、リフトオフ部１ｐの実装面１ｑ’と実装基板１０の端子１０ａとの間の半田量を増やすことで、リード１ａの場合と同様に、半田６にかかる応力を緩和することができ、半田６のクラック耐性を向上させることができる。これにより、ＱＦＮ５の接続信頼性を向上できる。
　次に、図２３は本発明の実施の形態の変形例の半導体装置の構造を示す断面図、図２４は図２３に示す変形例の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造を示す断面図である。
　図２３に示す変形例の半導体装置（ＱＦＮ５）は、封止体３の実装面３ａから突出する突起部３ｃを有するものであり、突起部３ｃは封止体３の実装面３ａに形成されている。すなわち、突起部３ｃは、吊りリード１ｎの薄肉部１ｔに埋め込まれた封止体３の領域に封止体３と一体で実装面３ａから突出して封止用樹脂によって形成されている。
　したがって、吊りリード１ｎを４本有していて、各吊りリード１ｎに１箇所薄肉部１ｔが形成されている場合には、１つのＱＦＮ５にその実装面３ａに４つの突起部３ｃが形成されている。ただし、突起部３ｃの数は、４つに限定されるものではないが、ＱＦＮ５の実装基板１０への実装時の安定性を損なわない程度に実装面３ａに分散して設けられていることが好ましい。
　なお、ＱＦＮ５の突起部３ｃの形成方法については、図２４に示すように、樹脂成形金型９の下型９ｂにおいて、ＱＦＮ５の吊りリード１ｎの薄肉部１ｔに対応した箇所に凹部９ｅを形成しておくことで、樹脂封止時に、下型９ｂの凹部９ｅに封止用樹脂が充填されるため、ＱＦＮ５の実装面３ａに突起部３ｃを形成することができる。
　ＱＦＮ５の実装面３ａに突起部３ｃが設けられたことにより、スタンドオフを高く確保することができ、リード１ａと実装基板１０の端子１０ａとの間に介在する半田６の厚さを厚くすることができる。その結果、半田６にかかる応力を緩和することができ、半田６にクラックが入ることを低減できる。これにより、半田６のクラック耐性を向上させることができ、ＱＦＮ５の接続信頼性を向上できる。
　また、ＱＦＮ５のスタンドオフを高く確保することができるため、フラックス洗浄した際にＱＦＮ５の裏面（実装面３ａ）側に洗浄液を入り易くすることができる。その結果、フラックス洗浄の洗浄度を高めることができる。
　次に、図２５及び図２６はそれぞれ本発明の実施の形態の半導体装置の変形例の組み立て順を示す製造フロー図、図２７は図２６に示す組み立ての樹脂モールド工程における金型クランプ時の構造を示す断面図である。
　図２５に示す変形例の組み立てフローは、ステップＳ１１のリードフレーム準備の段階で、予めコーナーフィン１ｒが形成されたリードフレーム１を準備するものであり、リードフレーム準備段階でコーナーフィン１ｒは既に枠体１ｘからは独立している。
　その後、ステップＳ１２のダイボンディング、ステップＳ１３のワイヤボンディング、ステップＳ１４の樹脂モールド、ステップＳ１５のダムレジン除去及びステップＳ１６のレジンフラッシュ除去を順次行う。その後、コーナーフィン１ｒは予め枠体１ｘから独立しているため、図７に示すステップＳ７のコーナーフィン用連結部切断は行わずに、図２５のステップＳ１７の外装めっきを行う。さらに、ステップＳ１８のレーザーマーク、ステップＳ１９の切断・成形（リフトオフ）を行う。
　図２５に示す変形例の組み立てによれば、予めコーナーフィン１ｒを枠体１ｘから独立させておくことで、コーナーフィン用連結部切断の工程を省くことができ、ＱＦＮ５の組み立て工程の簡略化を図ることができる。
　次に、図２６に示す変形例の組み立ては、ステップＳ２１のリードフレーム準備の段階で、予めコーナーフィン１ｒが形成され、かつ段差部であるリフトオフ部１ｅ，１ｐが形成されたリードフレーム１を準備するものである。すなわち、予めコーナーフィン１ｒ及びリフトオフ部１ｅ，１ｐが形成されたリードフレーム１を用いてＱＦＮ５を組み立てるものである。
　したがって、ステップＳ２１でリードフレーム１を準備した後、ステップＳ２２のダイボンディング、ステップＳ２３のワイヤボンディング、ステップＳ２４の樹脂モールドを順次行う。
　ステップＳ２４の樹脂モールドの工程では、予めリフトオフ部１ｐが形成されているため、段差が付いたリフトオフ部１ｐを配置する図２７に示す逃げ部９ｄが形成された樹脂成形金型９を用いて樹脂モールドを行う。
　その後、ステップＳ２５のダムレジン除去、ステップＳ２６のレジンフラッシュ除去、ステップＳ２７の外装めっきを行う。さらに、ステップＳ２８のレーザーマーク、ステップＳ２９の切断・成形を順次行う。
　図２６に示す変形例の組み立てによれば、予めコーナーフィン１ｒ及びリフトオフ部１ｅ，１ｐが形成されたリードフレーム１を用いてＱＦＮ５を組み立てることにより、コーナーフィン用連結部切断の工程を省くことができるとともに、切断・成形工程でのオフセット加工も省略することができ、ＱＦＮ５の組み立て工程の更なる簡略化を図ることができる。
　また、予めリフトオフ部１ｅ，１ｐが形成されたリードフレーム１を用いるため、外装めっき形成によりリフトオフ部１ｅ，１ｐにも外装めっき層７が残った状態とすることができる。
　これにより、半田６の濡れ性を向上できるため、リフトオフ部１ｅ，１ｐの実装基板１０の端子１０ａとの半田６の接続信頼性を向上できる。
　なお、リフトオフ部１ｅ，１ｐの形成については、予めリフトオフ部１ｅ，１ｐが形成されたリードフレーム１を準備して組み立てに用いてもよいし、また、組み立て工程の切断・成形工程でリフトオフ部１ｅ，１ｐを形成してもよい。
　次に、図２８は本発明の実施の形態の変形例の半導体装置において吊りリード上で切断した断面の構造を示す断面図である。
　図２８に示す変形例のＱＦＮ５では、吊りリード１ｎのコーナーフィン１ｒのリフトオフ部１ｐは、吊りリード１ｎの実装面１ｑよりリフトオフ部１ｐの実装面１ｑ’が封止体３の天井面３ｂから離れる方向に位置している。すなわち、リフトオフ部１ｐの実装面１ｑ’が吊りリード１ｎの実装面１ｑより下方に位置するようにオフセット加工されたものである（段下げされている）。
　これにより、ＱＦＮ５のスタンドオフを高く確保することができ、リード１ａやコーナーフィン１ｒと実装基板１０の端子１０ａとの間に介在する半田６の厚さを厚くすることができる。その結果、半田６にかかる応力を緩和することができ、半田６にクラックが入ることを低減できる。これにより、半田６のクラック耐性を向上させることができ、ＱＦＮ５の接続信頼性を向上できる。
　また、ＱＦＮ５のスタンドオフを高く確保することができるため、フラックス洗浄した際にＱＦＮ５の裏面（実装面３ａ）側に洗浄液を入り易くすることができる。その結果、フラックス洗浄の洗浄度を高めることができる。
　次に、図２９は本発明の実施の形態の変形例の半導体装置の構造を示す拡大部分裏面図、図３０は図２９に示す構造においてリード上で切断した断面の構造を示す部分断面図である。
　図２９及び図３０に示す変形例は、吊りリード１ｎ（図８参照）においてそのコーナーフィン１ｒの実装面１ｑに、コーナーフィン１ｒを横切る方向に溝部１ｙが形成されており、さらに、各リード１ａにおいてそのアウタ部１ｊの実装面１ｇに、アウタ部１ｊを横切る方向（アウタ部１ｊの幅方向に平行な方向）に溝部１ｙが形成されているものである。
　溝部１ｙは、リード１ａやコーナーフィン１ｒのそれぞれの実装面１ｇ，１ｑにおいて、封止体３の外形ラインの外側で、かつそれぞれのリフトオフ部１ｅ，１ｐの内側の領域に形成されている。
　このようにリード１ａやコーナーフィン１ｒのそれぞれの実装面１ｇ，１ｑに溝部１ｙが設けられたことにより、ＱＦＮ５の実装時に半田６が溝部１ｙに入り込むため、半田６とリード１ａやコーナーフィン１ｒとの接触面積を増やすことができ、リード１ａやコーナーフィン１ｒの実装強度を高めることができる。その結果、ＱＦＮ５の接続強度を高めることができる。
　次に、図３１は本発明の実施の形態の変形例の半導体装置においてリード上で切断した断面の構造を示す断面図である。
　図３１に示す変形例のＱＦＮ５は、タブ１ｂとリード１ａの間にＧＮＤボンディング用のバーリード１ｚが封止体３の内部に配置されているものである。このバーリード１ｚは、隣り合う吊りリード１ｎの間（タブ１ｂとリード１ａとの間）に配置している。また、吊りリード１ｎ、またはリード１ａのインナ部１ｋを延長して、これらと一体に形成している。半導体チップ２のＧＮＤ用のパッド２ａとバーリード１ｚとがワイヤ４によってＧＮＤ接続されており、さらにタブ１ｂの裏面１ｄが半田６を介して実装基板１０の端子１０ａにＧＮＤ接続されているため、ＧＮＤ電位の安定化を図ることができる。
　図３１に示す変形例のＱＦＮ５のその他の構造と、この変形例のＱＦＮ５によって得られるその他の効果については、図３に示すＱＦＮ５と同様であるため、その重複説明は省略する。
　以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　例えば、前記実施の形態の図２９に示す変形例の構造では、溝部１ｙがリード１ａとコーナーフィン１ｒの両者に設けられている場合を説明したが、前記溝部１ｙはリード１ａかコーナーフィン１ｒの何れか一方のみに設けられていてもよい。
　また、例えば前記実施の形態の図７に示す半導体装置の組み立て順の一例を示す製造フロー図では、ステップＳ７に示すコーナーフィン１ｒと連結する連結部１ｗのみ切断した後に、ステップＳ８に示すように、封止体３から露出するリード１ａ及び吊りリード１ｎの表面に外装めっきを施すことについて説明したが、図３２の変形例のステップＳ３１～Ｓ４０に示すように、外装めっき工程（Ｓ３７）を施してから、コーナーフィン１ｒ用の連結部の切断（Ｓ３８）を行っても良い。これにより、電解めっき法を用いて外装めっきを行う場合、コーナーフィン１ｒもリードフレーム１の枠体１ｘと連結していることから、コーナーフィン１ｒの表面に析出される外装めっき層７の膜質が、図７に示すフローに比べて安定し易い。これにより、半導体装置を実装基板に実装する際、半田６との接合性も向上し、半導体装置の実装信頼性を向上できる。
　また、例えば図２５，２６に示す変形例では、予めコーナーフィン１ｒが形成されたリードフレーム１を準備することについて説明したが、このリードフレーム１に設けられた４つのコーナーフィン１ｒのうち、３つのコーナーフィン１ｒに対し、予めリフトオフ（段上げ、又は段下げ）加工が施されていても良い。ここで４つのコーナーフィン１ｒの全てに対して、リフトオフ加工を施さない理由は、平面形状が略四角形から成る封止体３を形成するモールド工程では、図示しないが、１つの角部に封止体３を形成するための樹脂を充填するゲート部を成型金型に設けている。そのため、４つのコーナーフィン１ｒの全てに段差部が形成されていると、ゲート部を介して供給される樹脂の充填性が低下する恐れがある。そのため、ゲート部となる１つのコーナーフィン１ｒには、段差部を形成しておかないことが有効である。
　本発明は、半導体装置の製造業に適用できる。

Claims (17)

  1. 　チップ支持面を備えたチップ搭載部と、
    　前記チップ搭載部の前記チップ支持面上に搭載された半導体チップと、
    　前記チップ搭載部の周りに配置され、前記半導体チップに電気的に接続された複数のリードと、
    　前記チップ搭載部を支持する吊りリードと、
    　前記半導体チップ、前記複数のリードの一部、及び前記チップ搭載部の一部または全部を覆う封止体とを有し、
    　前記複数のリードそれぞれは、前記封止体の実装面に沿って前記封止体から突出するアウタ部を備え、
    　前記吊りリードは前記封止体の端部に配置される幅広部を有し、前記幅広部は、前記リードの前記アウタ部より幅が広く形成され、
    　前記リードそれぞれの前記アウタ部の側面は、前記封止体によって覆われずに露出していることを特徴とする半導体装置。
  2. 　請求項１記載の半導体装置において、前記吊りリードの前記幅広部に段差部が形成されていることを特徴とする半導体装置。
  3. 　請求項２記載の半導体装置において、前記吊りリードの前記段差部は、前記吊りリードの実装面より前記段差部の実装面が前記封止体の天井面に近づく方向に位置していることを特徴とする半導体装置。
  4. 　請求項２記載の半導体装置において、前記吊りリードの前記段差部は、前記吊りリードの実装面より前記段差部の実装面が前記封止体の天井面から離れる方向に位置していることを特徴とする半導体装置。
  5. 　請求項２記載の半導体装置において、前記吊りリードの前記段差部は、前記段差部の実装面が外方に向かうにつれて前記吊りリードの実装面から離れるように傾斜していることを特徴とする半導体装置。
  6. 　請求項１記載の半導体装置において、前記吊りリードの端部は、前記封止体によって覆われずに露出していることを特徴とする半導体装置。
  7. 　請求項２記載の半導体装置において、前記吊りリードの前記幅広部の実装面に、前記幅広部を横切る方向に溝部が形成されていることを特徴とする半導体装置。
  8. 　請求項１記載の半導体装置において、前記リードそれぞれの前記アウタ部に段差部が形成されていることを特徴とする半導体装置。
  9. 　請求項８記載の半導体装置において、前記アウタ部の前記段差部は、前記段差部の実装面が外方に向かうにつれて前記リードの実装面から離れるように傾斜していることを特徴とする半導体装置。
  10. 　請求項８記載の半導体装置において、前記アウタ部の実装面に、前記アウタ部を横切る方向に溝部が形成されていることを特徴とする半導体装置。
  11. 　請求項１記載の半導体装置において、前記封止体の実装面から突出する突起部を有して
    おり、前記突起部は前記封止体の実装面に形成されていることを特徴とする半導体装置。
  12. 　（ａ）枠体と、前記枠体と連結部を介して一体に形成された幅広部を備えた複数の吊りリードと、前記複数の吊りリードと一体に形成されたチップ搭載部と、前記枠体と一体に形成され、かつ前記チップ搭載部の周りに配置された複数のリードとを有するリードフレームを準備する工程と、
    　（ｂ）前記リードフレームの前記チップ搭載部に半導体チップを搭載する工程と、
    　（ｃ）前記半導体チップを封止体によって封止する工程と、
    　（ｄ）前記封止体から露出する前記複数のリードのアウタ部及び前記吊りリードの前記幅広部に外装めっき層を形成する工程と、
    　（ｅ）前記吊りリードの前記幅広部と連結する前記連結部を切断する工程と、
    　（ｆ）前記リードフレームの前記枠体から前記吊りリード及び前記複数のリードを分離する工程とを有することを特徴とする半導体装置の製造方法。
  13. 　請求項１２記載の半導体装置の製造方法において、前記（ｆ）工程で、前記吊りリードの前記幅広部、もしくは前記リードの前記アウタ部、もしくはその両者に段差部を形成することを特徴とする半導体装置の製造方法。
  14. 　請求項１２記載の半導体装置の製造方法において、前記（ａ）工程で、予め前記吊りリードの前記幅広部、もしくは前記リードの前記アウタ部、もしくはその両者に段差部が形成された前記リードフレームを準備することを特徴とする半導体装置の製造方法。
  15. 　請求項１２記載の半導体装置の製造方法において、前記（ｃ）工程の後、前記（ｄ）工程の前に、隣り合った前記リードの前記アウタ部間に充填された樹脂を除去することを特徴とする半導体装置の製造方法。
  16. 　請求項１５記載の半導体装置の製造方法において、前記樹脂を切断金型のパンチによって打ち抜いて除去することを特徴とする半導体装置の製造方法。
  17. 　請求項１５記載の半導体装置の製造方法において、前記樹脂をレーザーを照射して除去することを特徴とする半導体装置の製造方法。
PCT/JP2007/074942 2007-12-26 2007-12-26 半導体装置及びその製造方法 WO2009081494A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/074942 WO2009081494A1 (ja) 2007-12-26 2007-12-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/074942 WO2009081494A1 (ja) 2007-12-26 2007-12-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2009081494A1 true WO2009081494A1 (ja) 2009-07-02

Family

ID=40800812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/074942 WO2009081494A1 (ja) 2007-12-26 2007-12-26 半導体装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2009081494A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441116A (zh) * 2013-09-11 2013-12-11 杰群电子科技（东莞）有限公司 一种半导体封装件及其制造方法
CN105374785A (zh) * 2014-08-06 2016-03-02 日月光半导体制造股份有限公司 侧面可浸润封装单元及其制造方法
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール
US11842951B2 (en) * 2019-06-21 2023-12-12 Rohm Co., Ltd. Semiconductor device for improving heat dissipation and mounting structure thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
JPH11186467A (ja) * 1997-12-25 1999-07-09 Matsushita Electron Corp 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2000223622A (ja) * 1999-01-29 2000-08-11 Hitachi Ltd 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP2007150045A (ja) * 2005-11-29 2007-06-14 Denso Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
JPH11186467A (ja) * 1997-12-25 1999-07-09 Matsushita Electron Corp 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2000223622A (ja) * 1999-01-29 2000-08-11 Hitachi Ltd 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP2007150045A (ja) * 2005-11-29 2007-06-14 Denso Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441116A (zh) * 2013-09-11 2013-12-11 杰群电子科技（东莞）有限公司 一种半导体封装件及其制造方法
CN105374785A (zh) * 2014-08-06 2016-03-02 日月光半导体制造股份有限公司 侧面可浸润封装单元及其制造方法
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール
JPWO2016117015A1 (ja) * 2015-01-20 2017-05-18 三菱電機株式会社 パワーモジュール
US10074585B2 (en) 2015-01-20 2018-09-11 Mitsubishi Electric Corporation Power module with dummy terminal structure
US11842951B2 (en) * 2019-06-21 2023-12-12 Rohm Co., Ltd. Semiconductor device for improving heat dissipation and mounting structure thereof

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101160694B1 (ko) 반도체장치의 제조 방법
US7429500B2 (en) Method of manufacturing a semiconductor device
US7943431B2 (en) Leadless semiconductor package and method of manufacture
JP4945508B2 (ja) 半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
WO2009081494A1 (ja) 半導体装置及びその製造方法
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4207791B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP5104020B2 (ja) モールドパッケージ
TWI745213B (zh) 半導體封裝結構及其製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP3499655B2 (ja) 半導体装置
JP2010050491A (ja) 半導体装置の製造方法
JP2005236127A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07860171

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 07860171

Country of ref document: EP

Kind code of ref document: A1