JPH10209194A - 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 - Google Patents

半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置

Info

Publication number
JPH10209194A
JPH10209194A JP1156397A JP1156397A JPH10209194A JP H10209194 A JPH10209194 A JP H10209194A JP 1156397 A JP1156397 A JP 1156397A JP 1156397 A JP1156397 A JP 1156397A JP H10209194 A JPH10209194 A JP H10209194A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
heat sink
resin
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1156397A
Other languages
English (en)
Other versions
JP3616469B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1156397A priority Critical patent/JP3616469B2/ja
Publication of JPH10209194A publication Critical patent/JPH10209194A/ja
Application granted granted Critical
Publication of JP3616469B2 publication Critical patent/JP3616469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 放熱板が樹脂パッケージの底面に露出するよ
うな恰好で組み込まれる半導体装置を、不良品の発生を
極力無くしながら製造することができる技術を提供する
ことを課題とする。 【解決手段】 樹脂パッケージ10の底面に露出するよう
にして上記樹脂パッケージ内に埋設された放熱板14とを
備える半導体装置の製造方法であって、上記ダイパッ
ド、上記内部リード16および上記外部リード11を含むよ
うに形成されたリードフレーム22を用い、上記ダイパッ
ド12の下面に上記放熱板14を接合する工程と、上記ダイ
パッド12の上面に半導体チップ13をボンディングする工
程と、上記半導体チップ13と上記内部リード16とを電気
的に導通させる工程と、上記半導体チップ13、上記ダイ
パッド12および上記放熱板14を樹脂モールドする工程と
を含んでおり上記樹脂モールド工程は、金型のキャビテ
ィ70の底面に設けた吸引口80に吸引力を作用させて、上
記放熱板を上記金型のキャビティ70の底面に密着させな
がら行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、半導体装置、そ
の製造方法およびそれに用いる樹脂モールド工程装置に
関し、特に、放熱板が樹脂パッケージの底面に露出する
ようにして組み込まれたタイプの樹脂パッケージ型半導
体装置の製造技術に関するものである。
【0002】
【従来の技術】たとえば、モータドライブ用パワーI
C、ある種のゲートアレイ、超LSIなど、同時に生じ
る発熱量が比較的大きい樹脂パッケージ型半導体装置に
は、その放熱性能を高めるために、図1に示すように、
放熱板14が樹脂パッケージ10の底面に露出するよう
にして組み込まれたものが見受けられる。
【0003】この半導体装置1は、半導体チップ13
と、この半導体チップ13が搭載されるダイパッド12
と、上記ダイパッド12上の半導体チップ13に対して
ワイヤ19を用いるなどして電気的に導通させられてい
る複数本の内部リード16と、上記半導体チップ13な
いし上記内部リード16などを包み込む樹脂パッケージ
10と、上記各内部リード16に連続して上記樹脂パッ
ケージ10の側面から外部に延出する外部リード11
と、下面が上記樹脂パッケージ10の底面に露出するよ
うにして、上記樹脂パッケージ10内に埋め込まれた放
熱板14とを備えて構成されている。なお、図1に示す
例においては、上記放熱板14は、樹脂パッケージ10
の底面に面一状の露出させられていると同時に、ダイパ
ッド12の下面に対してたとえば超音波接合などの手法
を用いることによって直接的に接合されている。
【0004】上記樹脂パッケージ型半導体装置1は、上
記ダイパッド12、上記内部リード16あるいは外部リ
ード11などを含むように形成されたリードフレームを
用い、このリードフレーム22のダイパッド12の下面
に上記放熱板14を接合しておく一方、上記ダイパッド
12上に半導体チップ13をボンディングし、この半導
体チップ13の上面電極パッドと各対応する内部リード
16間をたとえばワイヤボンディング19によって電気
的に導通し、このような工程を終えたリードフレーム2
2を、樹脂モールド工程装置6に導入して樹脂パッケー
ジング工程を行うことにより製造される。すなわち、上
記樹脂モールド工程装置6は、図4に示すように、型締
め状態において、上記ダイパッド12上の半導体チップ
13、あるいはその周縁の内部リード16を収容可能な
キャビティ70,71を有する上下の金型60,61を
備えている。型開き状態において、下金型61上に上記
した工程を終えたリードフレーム22を位置決め状態に
おいてセットし、そして、型締め状態において上下のキ
ャビティ空間7に溶融樹脂を注入する。
【0005】
【発明が解決しようとする課題】ところで、上記のよう
な樹脂モールド工程において、キャビティ内に注入され
る樹脂の流れの力により、上記ダイパッド12の下面に
接合された放熱板14が所定の姿勢を崩してしまい、そ
の下面がキャビティ71の底面から不整に浮いた状態で
モールド樹脂が硬化してしまう場合がある。そうする
と、製品状態において、樹脂パッケージ10の底面に上
記放熱板14がうまく露出せず、放熱板14の底面を覆
うようにパッケージ用の樹脂が薄バリ状に張りついたよ
うな不良品ができてしまう。
【0006】このようなことは、製品としての外観品位
を著しく悪化させるのみならず、所定の放熱性能を得る
ことができなくなるという不具合を生じさせる。このよ
うな不具合を解消させるための一つの方法として、ダイ
パッド12のダウンオフセット量を大きめに設定し、リ
ードフレーム22を金型61上にセットして型締めをし
た状態において、放熱板14が弾性的に下金型61のキ
ャビティ71底面に密着するようにすることが考えられ
る。しかしながら、いわゆるクワッド・フラット型半導
体装置のように、端子数が多い半導体装置においては、
上記ダイパッド12を支持するリードも細状とならざる
をえず、比較的厚みの大きい合がある上記の放熱板に十
分な下向きの圧力を与えることができない。
【0007】本願発明は、このような事情のもとで考え
出されたものであって、放熱板が樹脂パッケージの底面
に露出するような恰好で組み込まれる半導体装置を、不
良品の発生を極力無くしながら製造することができる技
術を提供することをその課題としている。
【0008】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【0009】本願発明の第1の側面によって提供される
半導体装置の製造方法は、半導体チップと、この半導体
チップが搭載されるダイパッドと、上記半導体チップと
電気的に導通させられている複数本の内部リードと、上
記半導体チップないし上記内部リードを包み込む樹脂パ
ッケージと、上記各内部リードに連続して上記樹脂パッ
ケージの外部に延出する外部リードと、上記樹脂パッケ
ージの底面に露出するようにして上記樹脂パッケージ内
に埋設された放熱板と、を備える半導体装置の製造方法
であって、上記ダイパッド、上記内部リードおよび上記
外部リードを含むように形成されたリードフレームを用
い、上記ダイパッドの下面に上記放熱板を接合する工程
と、上記ダイパッドの上面に半導体チップをボンディン
グする工程と、上記半導体チップと上記内部リードとを
電気的に導通させる工程と、上記半導体チップ、上記ダ
イパッドおよび上記放熱板を樹脂モールドする工程と、
を含んでおり、上記樹脂モールド工程は、金型のキャビ
ティの底面に設けた吸引口に吸引力を作用させて、上記
放熱板を上記金型のキャビティの底面に密着させながら
行うことに特徴づられる。
【0010】上記方法は、リードフレームの状態にお
て、ダイパッドに放熱板を接合する場合に本願発明を適
用したものである。上記方法によれば、記方法によれ
ば、樹脂モールド工程において、型締め状態の金型によ
って形成されるキャビティ空間内に溶融樹脂を注入する
に際し、リードフレーム上に比較的不安定に支持された
恰好の放熱板が、キャビティ底面に設けた吸引口に作用
させられる吸引力により、キャビティ底面に密着した状
態に維持される。したがって、キャビティ空間内に注入
される溶融樹脂の流れによって上記放熱板の姿勢が変動
するということがなくなり、その結果、上記放熱板の底
面のすべてが樹脂パッケージの底面に適正に露出した製
品が、確実に得られる。
【0011】また、樹脂注入に際して上記したように放
熱板の姿勢の変動がないので、この放熱板を支持するダ
イパッド、ないしこれにボンディングされる半導体チッ
プの姿勢変動もなく、したがって、半導体チップと内部
リードとをつなぐワイヤの接続不良が生じるという不具
合も都合よく回避される。
【0012】本願発明の第2の側面によって提供される
半導体装置の製造方法は、半導体チップと、この半導体
チップが搭載されるダイパッドと、上記半導体チップと
電気的に導通させられている複数本の内部リードと、上
記半導体チップないし上記内部リードを包み込む樹脂パ
ッケージと、上記各内部リードに連続して上記樹脂パッ
ケージの外部に延出する外部リードと、上記樹脂パッケ
ージの底面に露出するようにして上記樹脂パッケージ内
に埋設された放熱板と、を備える半導体装置の製造方法
であって、上記ダイパッド、上記内部リードおよび上記
外部リードを含むように形成されたリードフレームを用
い、このリードフレームに対し、上記ダイパッドの上面
に半導体チップをボンディングする工程と、上記半導体
チップと上記内部リードとを電気的に導通させる工程
と、を行う一方、キャビティの底面に吸引口を設けた下
金型を備える樹脂モールド装置を用い、この下金型のキ
ャビティの底面に上記放熱板をセットするとともに、こ
の下金型に上記各工程を終えたリードフレームをセット
し、型締め状態において、上記吸引口に吸引力を作用さ
せて、上記放熱板をキャビティの底面に密着させながら
樹脂モールドを行うことを特徴としている。
【0013】この方法は、リードフレームとは分離した
状態で、放熱板を、樹脂パッケージの底面に露出するよ
うに組込んだ形態をもつ半導体装置の製造に本願発明を
適用したものである。この場合においても、樹脂モール
ド工程において、金型のキャビティの底面にセットされ
る放熱板は、キャビティ底面の吸引口に作用させられる
吸引力により、キャビティ底面に密着した状態が維持さ
れる。したがって、キャビティ空間に注入される溶融樹
脂の流れの力によって、この放熱板の姿勢や位置が変動
してしまい、放熱板がこの変動後の状態で樹脂パッケー
ジ内に組み込まれるという不良の発生をなくすことがで
きる。
【0014】そして、このようにして上記した形態の半
導体装置を製造する場合、リードフレームにあらかじめ
比較的重量を有する放熱板を支持させる必要がなくなる
ので、チップボンディング工程あるいはワイヤボンディ
ング工程において、リードフレームの取扱いが容易にな
るとともに、リードフレーム自体についても、放熱板の
重量を支持する強度を必要としないものとすることがで
きる。
【0015】本願発明の第3の側面によって提供される
半導体装置は、半導体チップと、この半導体チップが搭
載されるダイパッドと、上記半導体チップと電気的に導
通させられている複数本の内部リードと、上記半導体チ
ップないし上記内部リードを包み込む樹脂パッケージ
と、上記各内部リードに連続して上記樹脂パッケージの
外部に延出する外部リードと、上記樹脂パッケージの底
面に露出するようにして、かつ上記ダイパッドに対して
直接的に接合されることなく上記樹脂パッケージ内に埋
設された放熱板と、を備えることを特徴としている。
【0016】このような形態をもつ半導体装置は、上記
本願発明の第2の側面によって提供される方法を採用し
てこそ、初めて、効率的かつ適正な製造が可能となって
のである。
【0017】この第3の側面に係る半導体装置はリード
フレームに予め放熱板を接合しておく必要がないため
に、リードフレームにおける特にダイパッドのための支
持リードを放熱板の支持のために必要な強度を有するよ
うに太状とする必要がないので、それだけチップボンデ
ィングあるいはワイヤボンディング工程におけるリード
フレームの取扱いが簡便になり、このことがこの種の半
導体装置の歩留りの向上につながる。
【0018】本願発明の第4の側面によって提供される
樹脂モールド工程装置は、所定のキャビティを有する下
金型と、上記下金型のキャビティに対応する所定のキャ
ビティを有する上金型と、を備え、上記下金型のキャビ
ティの底面には、吸引口が形成されていることに特徴づ
けられる。
【0019】この第4の側面に係る樹脂モールド工程装
置は、上記本願発明の第1および第2に係る半導体装置
の製造方法に用いるものであり、その作用および効果
は、既に説明したことから明らかであろう。
【0020】本願発明のその他の特徴および利点は、図
面を参照して以下に行う詳細な説明からより明らかとな
ろう。
【0021】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【0022】以下に説明する方法は、図1に示した樹脂
パッケージ型半導体装置1を製造するにあたり、本願発
明を適用した例である。既に述べたように、図1に示さ
れる樹脂パッケージ型半導体装置1は、半導体チップが
搭載されるダイパッド12と、上記半導体チップ13と
電気的に導通させられる複数本の内部リード16と、上
記半導体チップ13ないし上記各内部リード16を包み
込む樹脂パッケージ10と、上記各内部リード16と連
続して上記樹脂パッケージ10の側面から外部に延出す
る外部リード11と、上記樹脂パッケージ10の底面に
面一状の露出するようにして、上記樹脂パッケージ10
内に埋設された放熱板14とを備えている。そして、こ
の形態においては、上記放熱板14は、ダイパッド12
の下面に直接的に接合されている。
【0023】上記樹脂パッケージ型半導体装置1は、た
とえば、図2および図3に示すようなリードフレーム2
2を用いて製造される。すなわち、このリードフレーム
22は、幅方向両側のサイドフレーム23,23および
長手方向等間隔に上記サイドフレーム23,23間を掛
け渡すように形成されるクロスフレーム24,24によ
って囲まれる矩形領域25内に、上記樹脂パッケージ型
半導体装置1の構成部分となるべきリード11,16あ
るいはダイパッド12などが打ち抜き形成されている。
四辺形枠状タイバー26がその支持リード27によって
サイドフレーム23およびクロスフレーム24に連結さ
れるようにして形成されている。この四辺形枠状のタイ
バー26が、その四隅部から内方に延びる吊りリード1
5を介して、中央の矩形状のダイパッド12を支持して
いる。隣合う吊りリード15,15で区画される台形領
域には、タイバー26に基端が連結され、かつダイパッ
ド12の各辺に向けて延びる複数本の内部リード16が
形成されている。タイバー26の外側には、各内部リー
ド16に連続して延びる複数本の外部リード11が形成
されている。各外部リード11の外端部は、支持リード
27を介してサイドフレーム23,23またはクロスフ
レーム24,24に連結されている。
【0024】上記ダイパッド12は、後述するように、
その裏面側に放熱板14を取付けた状態において、放熱
板14の周縁部の上面が内部リード16の先端部の下面
と接触しないように、かつ、放熱板14の下面が、この
リードフレーム22を金型にセットした際にそのキャビ
ティ71の底面に適正に接触するように、上記リードフ
レーム22のその他の部分に対して下方にダウンオフセ
ットされている。
【0025】上記のリードフレーム22には、図3に示
すように、ダイパッド12の下面に、放熱板14を接合
する。図に示す実施形態において、この放熱板14は、
平面視において円形を呈している。この放熱板14は、
たとえば銅などの熱良導性金属板を打ち抜くなどするこ
とによって形成することができる。この放熱板14の大
きさは、適当に定めればよいが、図に示す実施形態にお
いては、ダイパッド12よりも大きな面積を有してい
る。なお、このダイパッド12と上記放熱板14との接
合は、超音波接合、あるいはスポット溶接などによって
行うことができる。
【0026】次に、図3に示すように、上記ダイパッド
12の上面に半導体チップ13をボンディングし、この
半導体チップ13の上面に形成された電極パッド(図示
略)と、上記各内部リード16の先端部との間をワイヤ
ボンディング19によって結線し、これらを、電気的に
導通させる。
【0027】次に、図4に示すように、上記の工程を終
えたリードフレーム22を、樹脂モールド工程装置6の
下金型61上にセットし、上下の金型60,61を型締
めする。この樹脂モールド工程装置6は、基本的には、
いわゆるトランスファーモールド法によって半導体装置
の樹脂パッケージングを行うために構成された公知のも
のであるが、下金型61のキャビティ71の底面に、吸
引口80が形成されている点が、従前の装置とは異な
る。上下の金型60,61に形成されるべきキャビティ
70,71は、図2および図3に示したリードフレーム
22におけるタイバー26で囲まれる矩形領域を所定厚
みの樹脂によってパッケージングしうるように形成され
ている。なお、上記吸引口80を形成するべき位置は、
上記放熱板14によって覆い隠されるべき位置とするべ
きである。
【0028】なお、上記した上下の金型60,61のキ
ャビティ70,71のコーナ部には、ランナを介してキ
ャビティ空間内に溶融樹脂材料を供給するためのゲート
(図示略)が形成されており、型締めが行われた上下の
金型60,61には、ヒータなどによって熱が与えられ
ている。
【0029】次いで、上記ゲートからランナを介してエ
ポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ
空間7内に注入するが、本願発明においては、その際、
上記吸引口80に吸引力を作用させる。このようにする
ことにより、放熱板14は、上記溶融樹脂の注入の過程
において、溶融樹脂の流れの力によって姿勢が変動する
といったことがなく、キャビティ71の底面に密着させ
られた状態が維持される。上記のようにしてキャビティ
空間7内に注入された溶融樹脂は、金型60,61に与
えられる熱によって硬化させられる。このような硬化が
終わると、上下の金型60,61は型開きされ、樹脂パ
ッケージ10が形成されたリードフレーム22が、この
樹脂モールド工程装置6から取り外される。
【0030】最後に、リードフレーム22の所定部位に
ハンダメッキを行い、検査工程、標印工程を経た後に、
リードフォーミングおよびリードフレームカット処理を
施し、図1に示したような個別の樹脂パッケージ型半導
体装置1が得られる。
【0031】図5は、本願発明方法によって好適に製造
され得る樹脂パッケージ型半導体装置1の他の実施形態
を示す断面図である。この樹脂パッケージ型半導体装置
1においても、樹脂パッケージ10の底面に面一に露出
するようにして放熱板14が埋設されているが、この放
熱板14は、ダイパッド12に対して直接的に接合され
ていない。このような放熱板14を樹脂パッケージ10
内に組み込むためには、チップボンディング工程および
ワイヤボンディング工程を終えたリードフレーム22に
対して樹脂モールド工程を施すに際し、下金型61のキ
ャビティ71底面に上記放熱板14をセットするほかな
いが、本願発明方法においては、図6に示すように、下
金型61のキャビティ71の底面にセットされた放熱板
14を、キャビティ71の底面に設けた吸引口80に吸
引力を作用させてキャビティ底面に密着させた状態にお
いて、キャビティ空間7への溶融樹脂の注入を行う。こ
の場合においても、キャビティ空間内に注入される溶融
樹脂の流れによって放熱板14の姿勢が狂うといった不
具合は発生せず、上記放熱板14が確実にその底面の全
てが樹脂パッケージ10の底面に露出する恰好で樹脂パ
ッケージ10内に組み込まれる。
【0032】図5に示すような構造の樹脂パッケージ型
半導体装置1は、本願発明方法によって、歩留りの低下
を招くことなく適正に製造することができる。そして、
図1に示す構造の半導体装置に比較して、放熱板14が
接合された状態でのリードフレームを取扱う必要がなく
なるので、チップボンディング工程およびワイヤボンデ
ィング工程におけるリードフレームの取扱いが好適に行
えるとともに、リードフレームについても、放熱板14
の重量を支持するのに耐える強度を備える必要がなくな
る。
【0033】もちろん、この発明の範囲は、上述した実
施形態に限定されるものではない、実施形態は、いわゆ
るクワッド・フラット型の半導体装置であるが、いわゆ
るデュアル・イン・ライン型の半導体装置についても、
同様に本願発明方法を適用して製造することができる。
【図面の簡単な説明】
【図1】本願発明方法によって製造される半導体装置の
一形態の断面図である。
【図2】図1に示される半導体装置を製造するためのリ
ードフレームの一例の部分拡大平面図であり、そのダイ
パッドの下面に円形の放熱板が接合された状態を示す。
【図3】図1に示される半導体装置を製造するためのリ
ードフレームの一例の部分拡大平面図であり、図2に示
される工程の後、チップボンディングおよびワイヤボン
ディングを施した状態を示す。
【図4】図3に示す工程を終えたリードフレームを用い
て本願発明によって特徴づけられる樹脂モールド工程を
行っている状態を示す模式的断面図である。
【図5】本願発明方法によって製造される半導体装置の
他の形態の断面図である。
【図6】図5に示される形態の半導体装置の製造におい
て、本願発明によって特徴づけられる樹脂モールド工程
を行っている状態を示す模式的断面図である。
【図7】図1に示される形態の半導体装置の製造におい
て、従来方法によって樹脂モールド工程を行っている状
態を示す模式的断面図である。
【符号の説明】
1 半導体装置 10 樹脂パッケージ 11 外部リード 12 ダイパッド 13 半導体チップ 14 放熱板 16 内部リード 22 リードフレーム 6 樹脂モールド工程装置 60 上金型 61 下金型 7 キャビティ空間 70 (上金型の)キャビティ 71 (下金型の)キャビティ 80 吸引口

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、この半導体チップが搭
    載されるダイパッドと、上記半導体チップと電気的に導
    通させられている複数本の内部リードと、上記半導体チ
    ップないし上記内部リードを包み込む樹脂パッケージ
    と、上記各内部リードに連続して上記樹脂パッケージの
    外部に延出する外部リードと、上記樹脂パッケージの底
    面に露出するようにして上記樹脂パッケージ内に埋設さ
    れた放熱板と、を備える半導体装置の製造方法であっ
    て、 上記ダイパッド、上記内部リードおよび上記外部リード
    を含むように形成されたリードフレームを用い、 上記ダイパッドの下面に上記放熱板を接合する工程と、 上記ダイパッドの上面に半導体チップをボンディングす
    る工程と、 上記半導体チップと上記内部リードとを電気的に導通さ
    せる工程と、 上記半導体チップ、上記ダイパッドおよび上記放熱板を
    樹脂モールドする工程と、を含んでおり、 上記樹脂モールド工程は、 金型のキャビティの底面に設けた吸引口に吸引力を作用
    させて、上記放熱板を上記金型のキャビティの底面に密
    着させながら行うことを特徴とする、半導体装置の製造
    方法。
  2. 【請求項2】 半導体チップと、この半導体チップが搭
    載されるダイパッドと、上記半導体チップと電気的に導
    通させられている複数本の内部リードと、上記半導体チ
    ップないし上記内部リードを包み込む樹脂パッケージ
    と、上記各内部リードに連続して上記樹脂パッケージの
    外部に延出する外部リードと、上記樹脂パッケージの底
    面に露出するようにして上記樹脂パッケージ内に埋設さ
    れた放熱板と、を備える半導体装置の製造方法であっ
    て、 上記ダイパッド、上記内部リードおよび上記外部リード
    を含むように形成されたリードフレームを用い、このリ
    ードフレームに対し、上記ダイパッドの上面に半導体チ
    ップをボンディングする工程と、上記半導体チップと上
    記内部リードとを電気的に導通させる工程と、を行う一
    方、 キャビティの底面に吸引口を設けた下金型を備える樹脂
    モールド装置を用い、この下金型のキャビティの底面に
    上記放熱板をセットするとともに、この下金型に上記各
    工程を終えたリードフレームをセットし、型締め状態に
    おいて、上記吸引口に吸引力を作用させて、上記放熱板
    をキャビティの底面に密着させながら樹脂モールドを行
    うことを特徴とする、半導体装置の製造方法。
  3. 【請求項3】 半導体チップと、この半導体チップが搭
    載されるダイパッドと、上記半導体チップと電気的に導
    通させられている複数本の内部リードと、上記半導体チ
    ップないし上記内部リードを包み込む樹脂パッケージ
    と、上記各内部リードに連続して上記樹脂パッケージの
    外部に延出する外部リードと、上記樹脂パッケージの底
    面に露出するようにして、かつ上記ダイパッドに対して
    直接的に接合されることなく上記樹脂パッケージ内に埋
    設された放熱板と、を備えることを特徴とする、半導体
    装置。
  4. 【請求項4】 半導体装置の樹脂モールド工程を行うた
    めの樹脂モールド工程装置であって、所定のキャビティ
    を有する下金型と、上記下金型のキャビティに対応する
    所定のキャビティを有する上金型と、を備え、上記下金
    型のキャビティの底面には、吸引口が形成されているこ
    とを特徴とする、樹脂モールド工程装置。
JP1156397A 1997-01-24 1997-01-24 半導体装置およびその製造方法 Expired - Fee Related JP3616469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1156397A JP3616469B2 (ja) 1997-01-24 1997-01-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1156397A JP3616469B2 (ja) 1997-01-24 1997-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10209194A true JPH10209194A (ja) 1998-08-07
JP3616469B2 JP3616469B2 (ja) 2005-02-02

Family

ID=11781415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1156397A Expired - Fee Related JP3616469B2 (ja) 1997-01-24 1997-01-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3616469B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法
US7944027B2 (en) 2007-03-14 2011-05-17 Renesas Electronics Corporation Lead frame, semiconductor device, and method of manufacturing the semiconductor device
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944027B2 (en) 2007-03-14 2011-05-17 Renesas Electronics Corporation Lead frame, semiconductor device, and method of manufacturing the semiconductor device
US8236620B2 (en) 2007-03-14 2012-08-07 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子
US8937374B2 (en) 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package

Also Published As

Publication number Publication date
JP3616469B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3423897B2 (ja) 半導体装置の製造方法
JPH1174296A (ja) 半導体パッケージを製作する方法
JPH07321139A (ja) 半導体装置およびその製造方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US6677665B2 (en) Dual-die integrated circuit package
JP2001053094A (ja) 樹脂封止方法及び装置
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
JP3616469B2 (ja) 半導体装置およびその製造方法
JP2001110830A (ja) 樹脂封止型半導体装置およびその製造方法
TW451365B (en) Semiconductor package with dual chips
JP3813680B2 (ja) 半導体装置の製造方法
US20040063272A1 (en) Semiconductor devices and methods of making the devices
JP3442911B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH06244312A (ja) 半導体装置及びその製造方法
JP3660444B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
TW525250B (en) Wafer-level packaging and method for manufacturing the same
JP3087395B2 (ja) 電子部品の製造方法
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JPH08156009A (ja) 樹脂モールド装置
JP2001196401A (ja) 半導体装置の樹脂パッケージ形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees