JP3732604B2 - 樹脂パッケージ型半導体装置、およびその製造方法 - Google Patents
樹脂パッケージ型半導体装置、およびその製造方法 Download PDFInfo
- Publication number
- JP3732604B2 JP3732604B2 JP33358296A JP33358296A JP3732604B2 JP 3732604 B2 JP3732604 B2 JP 3732604B2 JP 33358296 A JP33358296 A JP 33358296A JP 33358296 A JP33358296 A JP 33358296A JP 3732604 B2 JP3732604 B2 JP 3732604B2
- Authority
- JP
- Japan
- Prior art keywords
- resin package
- die pad
- semiconductor chip
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本願発明は、樹脂パッケージ型半導体装置、およびその製造方法に関し、特に、放熱板が樹脂パッケージ内に組み込まれたタイプの樹脂パッケージ型半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】
たとえば、モータドライブ用パワーIC、ある種のゲートアレイ、超LSI等、駆動時に生じる発熱量が大きい樹脂パッケージ型半導体装置には、樹脂パッケージ内に放熱板を組み込み、これによって放熱性能を高めたものが見うけられる。
【0003】
図7および図8に、従来のこの種の樹脂パッケージ型半導体装置5の構造例を示す。この半導体装置5は、半導体チップ50と、この半導体チップ50が搭載されるダイパッド51と、上記半導体チップ50から発生する熱を外部に放出するための放熱板54と、上記半導体チップ50とワイヤ53を介して電気的に導通させられている複数本の内部リード52と、上記半導体チップ50ないし上記内部リード52を包み込む樹脂パッケージ56と、上記各内部リード52に連続して上記樹脂パッケージ56の外部に延出する外部リード55と、を備えて構成されている。
【0004】
上記樹脂パッケージ型半導体装置5は、リードフレーム57に形成されたダイパッド51の上面に半導体チップ50をボンディングし、この半導体チップ50上に形成された上面電極(図示せず)をワイヤ53を介してこれに対応する内部リード52と結線し、さらに、合わせ状態においてダイパッド51上の半導体チップ50を収容配置可能なキャビティ7を有する上下の金型60,61を用いて樹脂材料により上記ダイパッド51、半導体チップ50、内部リード52、ワイヤボンディング部52、および放熱板54を樹脂パッケージングすることにより形成される。
【0005】
【発明が解決しようとする課題】
この種の樹脂パッケージ型半導体装置5は、上記放熱板54の周縁部の上面と、上記内部リード52の先端部の下面とが接触して導電不良を起こさないように、上記ダイパッド51が上記内部リード52に対してダウンオフセットさせられている。さらに、このようにダウンオフセットさせられたダイパッド51の下面には、放熱板54が接合されている。したがって、上記放熱板54の下面と、上記樹脂パッケージ56の下面との間の距離は、小さく設定せざるを得ない。このため、上記のようにして製造された樹脂パッケージ型半導体装置5をハンダリフローの手法などによって回路基板上に実装する場合に、上記放熱板54の下面と上記樹脂パッケージ56との間の接合部分にクラックが発生し易い。これは、上記放熱板54の下面と上記樹脂パッケージ56の下面との間の距離が小さいこと、上記放熱板54と上記樹脂パッケージ56との間の接合面積が大きいことに起因していると考えられる。というのは、上記樹脂パッケージ56と金属部分、特に放熱板54との間の接合部分において、樹脂パッケージ56内に吸収された水分が実装時の高温によって気化膨張して上記樹脂パッケージ56と上記放熱板54との間の接合部分が剥離させられ、上記樹脂パッケージ56の温度降下にともない、この剥離部分が上記樹脂パッケージ56内に残存することによりクッラクが発生すると考えられるからである。すなわち、上記放熱板54の下面と上記樹脂パッケージ56の下面との間の距離が小さいと上記樹脂パッケージ56の下面から吸収した水分が上記放熱板54の下面と上記樹脂パッケージ56との接合部分に達し易く、また、上記放熱板54と上記樹脂パッケージ56との間の接触面積が大きいと、それだけ吸収した水分の影響を受けてクラックが発生し易い。また、上記樹脂パッケージ56内にクラックが発生してしまうと、上記樹脂パッケージ型半導体装置5の製品品質の低下を招来してしまう。
【0006】
本願発明は、上記した事情のもとで考え出されたものであって、回路基板上に実装する場合のクラックの発生を回避することができる樹脂パッケージ型半導体装置、およびその製造方法を提供することをその課題とする。
【0007】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0008】
すなわち、本願発明の第1の側面に係る樹脂パッケージ型半導体装置は、半導体チップと、この半導体チップが搭載されるダイパッドと、上記半導体チップから発生する熱を外部に放出するための放熱板と、上記半導体チップと電気的に導通させられている複数本の内部リードと、上記半導体チップ、上記ダイパッド、上記放熱板、および上記複数本の内部リードを包み込む樹脂パッケージと、上記各内部リードに連続して上記樹脂パッケージの外部に延出する外部リードと、を備えた樹脂パッケージ型半導体装置であって、上記放熱板は、上記ダイパッドよりも幅狭に形成されているとともに、上記ダイパッドの下面に対して上記ダイパッドの下面の一部を幅方向両側部において露出させた状態で接合される接合部と、この接合部よりも幅広に形成されており、かつ、上記接合部の端縁から延出させられている放熱部と、を備えていることを特徴としている。
【0009】
好ましくは、上記接合部は、長矩形状に形成されており、この接合部の両端縁から長手方向に一体的に延出して上記放熱部が形成されている。
【0010】
上記構成の樹脂パッケージ型半導体装置は、上記放熱板と上記ダイパッドとの接合部分が幅狭の接合部により構成されているので、上記ダイパッドと上放熱板との間の接合面積が従来の放熱板に比べて大幅に減少している。このことは、接合部において、放熱板と樹脂パッケージとの接合面積が従来に比べて大幅に減少していることをも同時に意味する。したがって、樹脂パッケージ内に吸収された水分が回路基板への実装時の高温によって気化膨張して上記樹脂パッケージと上記放熱板との間の接合部分が剥離させられ、上記樹脂パッケージの温度降下にともない、この剥離部分が上記樹脂パッケージ内に残存することによりクラックが発生しまうことを極力回避することができる。このため、樹脂パッケージ内に発生したクラックに起因する製品品質の低下を回避することができる。また、上記放熱部が幅広に形成されているので、上記接合部を幅狭に形成することによっても、上記放熱板の放熱性が損なわれることはほとんどない。なお、上記放熱板の上記ダイパッドに対する接合は、超音波接合法やスポット溶接などにより行われる。
【0011】
好ましくはさらに、上記放熱部には、貫通孔が形成されている。
【0012】
上記構成の樹脂パッケージ型半導体装置によれば、上記放熱板の放熱部に貫通孔を形成することにより、上記放熱板と上記ダイパッドとの間の接合面積がさらに減少させられているので、上述した効果をさらに享受することができる。
【0013】
また、上記放熱板によって区切られる上記樹脂パッケージ内の上下の部位が上記貫通孔に注入された樹脂によって架橋されているので、上記放熱板と上記樹脂パッケージとの間の接合強度が高められ、このことによっても上記樹脂パッケージ内でのクラックの発生を防止することができる。
【0014】
さらに、所定の金型を用いて樹脂パッケージングを行う際に、上記放熱板が接合された上記ダイパッドを備えるリードフレームを上記金型に挟持した場合に、上記貫通孔が上記リードフレームによって区切られる上下の空間を連通する。したがって、上記金型によって規定されるキャビティ内に樹脂を注入したとしても、上記放熱板の裏面側に有効に樹脂を進出させることができるので、上記貫通孔が形成されていない場合に比べてより速く樹脂パッケージングを完了することができ、このため、上記貫通孔を形成することにより上記樹脂パッケージ内にボイドが形成されてしまうことを回避することもできる。
【0015】
本願発明の第2の側面に係る樹脂パッケージ型半導体装置の製造方法は、半導体チップが搭載されるダイパッドと、上記半導体チップと電気的に導通させられる内部リードと、を備えるリードフレームを用いた樹脂パッケージ型半導体装置の製造方法であって、上記ダイパッド上に半導体チップをボンディングするステップと、上記半導体チップに形成された上面電極と上記内部リードの先端部の上面とをワイヤを用いて結線するステップと、
上記ダイパッドよりも幅狭に形成されている接合部と、この接合部よりも幅広に形成されており、かつ、上記接合部の端縁から延出させられている放熱部と、を備えた放熱板の上記接合部を、上記ダイパッドの下面に対して上記ダイパッドの下面の一部をその幅方向両側において露出させるように接合するステップと、上記半導体チップ、上記ダイパッド、上記内部リード、および上記放熱板を樹脂パッケージングするステップと、を含むことを特徴としている。
【0016】
このような樹脂パッケージ型半導体装置の製造方法によれば、上記した第1の側面に係る樹脂パッケージ型半導体装置と同様の効果を奏する樹脂パッケージ型半導体装置を提供することができる。
【0017】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0018】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0019】
図1は、本願発明に係る樹脂パッケージ型半導体装置の一例を示す全体斜視図、図2は、図1のII−II線に沿う断面図、図3は、図1のIII −III 線に沿う断面図、図4は、上記樹脂パッケージ型半導体装置1の製造に用いられるリードフレーム22に形成されたダイパッド12の下面に放熱板14を接合した状態の平面図、図5は、図4のダイパッド12の上面に半導体チップ13を実装し、さらにこの半導体チップ13と内部リード16とをワイヤ19を用いて結線した状態の平面図、図6は、図5のリードフレーム22をその内部に半導体チップ13を収容するようにして金型に挟持した状態の断面図である。
【0020】
図1、図2および図3に示すように、上記樹脂パッケージ型半導体装置1は、半導体チップ13が搭載されるダイパッド12と、上記半導体チップ13から発生する熱を外部に放出するための放熱板14と、上記半導体チップ13と電気的に導通させられる複数本の内部リード16と、上記半導体チップ13ないし上記各内部リード16を包み込む樹脂パッケージ10と、を備えて構成されている。
【0021】
図4に良く表れているように、上記放熱板14は、上記ダイパッド12の下面に接合される長矩形状の接合部14aと、この接合部14aの両端縁から上記接合部14aの長手方向に一体的に延出して形成された放熱部14bと、を備えて構成されている。上記接合部14aは、上記ダイパッド12よりも幅狭に形成されており、上記放熱部14bは、上記接合部14aよりも幅広に形成されている。上記放熱部14bには、円形状の貫通孔14cが形成されている。
【0022】
図2に示すように、上記半導体チップ13の上面と、上記内部リード16の先端部の上面とは、ワイヤ19を介して電気的に導通するように結線されている。
【0023】
図3および図4に示すように、上記ダイパッド12の両側縁からは、一体的に耳片12Aが形成されており、図1および図3に良く表れているように、この耳片12Aの先端部が屈曲形成されて回路基板上に面実装可能に構成さてれいる。また、この耳片12Aは、回路基板に実装されて上記半導体チップ13から発生した熱を回路基板に放熱するように構成されている。
【0024】
さらに、上記ダイパッド12、半導体チップ13、内部リード16、およびワイヤ19は、エポキシ樹脂などの熱硬化性樹脂によって樹脂パッケージングされており、樹脂パッケージ10の側面からは内部リード16に一体的に延出して外部リード11が形成されている。
【0025】
図1および図3に示すように、上記外部リード11の先端部には、上記樹脂パッケージ10の底面と略面一になるように水平部11Aが形成されており、この水平部11Aをハンダ付けすることにより上記樹脂パッケージ型半導体装置1が回路基板上に面実装されるように構成されている。
【0026】
次に、このように構成された樹脂パッケージ型半導体装置1の製造方法を図4ないし図6を参照しながら説明する。便宜上、図4を参照しながら上記樹脂パッケージ型半導体装置1の製造に用いるリードフレーム22について説明する。
【0027】
図4に示すように、幅方向両側のサイドフレーム23,23および長手方向等間隔に上記サイドフレーム23,23間を掛け渡すように形成されるクロスフレーム24,24によって囲まれる矩形領域25内に、上記樹脂パッケージ型半導体装置1の構成部分となるべきリード11,16あるいはダイパッド12などが打ち抜き形成されている。矩形状に形成されたダイパッド12の両側縁からは、一体的に耳片12Aが形成されており、この耳片12Aの端縁が支持リード28を介してクロスフレーム28に連結されている。矩形領域25内には、上記サイドフレーム23,23間を掛け渡すようにしてタイバー26が形成されている。ダイバー26の内側には、基端が連結されているとともに、先端部が上記ダイパッド12の周縁に向けて延びる複数本の内部リード16が形成されている。タイバー26の外側には、各内部リード16に連続して延びる複数本の外部リード11が形成されており、各外部リード11の外端部は、支持リード28を介してクロスフレーム24,24に連結されている。
【0028】
なお、このダイパッド12は、その裏面側に放熱板14を取り付けた状態において上記放熱板14の周縁部の上面が内部リード16の先端部の下面と接触しないように上記リードフレーム22のその他の部分、たとえば上記内部リード16対して下方にダウンオフセットされている。
【0029】
先ず、図4に示すように、上記ダイパッド12の裏面に上記放熱板14を接合する。上述したように、上記放熱板14は、上記ダイパッド12の下面に接合される長矩形状の接合部14aと、この接合部14aの両端縁から上記接合部14aの長手方向に一体的に延出して形成された放熱部14bと、を備えて構成されており、上記接合部14aは、上記ダイパッド12よりも幅狭に形成されているとともに、上記放熱部14bは、上記接合部14aよりも幅広に形成されている。また、上記放熱部14bには、円形状の貫通孔14cが形成されている。なお、上記接合部14aの幅は、3mm程度に設定され、接合部14aは上記ダイパッド12に対して超音波接合法、あるいはスポット溶接などの手段によって接合される。
【0030】
次に、図5に良く表れているように、上記半導体チップ13の上面に形成された上面電極(図示せず)と、これに対応する上記内部リード16の先端部の上面とを電気的に導通するようにワイヤ19を用いて結線する。
【0031】
さらに、図6に示すように、合わせ状態において上記ダイパッド12および上記半導体チップ13を収容可能なキャビティ4を形成する上下の金型30,31によって、図5に示すリードフレーム22のタイバー26の部分をはさみ付けて上記キャビティ4内に上記半導体チップ13を収容する。そして、上記上下の金型30,31の型締めを行う。
【0032】
なお、上記した上下の金型30、31のコーナー部には、ランナを介してキャビティ空間内に樹脂材料を供給するためのゲート(図示せず)が形成されており、型締めが行われた上下の金型30,31には、樹脂が注入される前からヒータなどによって熱が与えられている。
【0033】
次いで、上記ゲートからランナを介してエポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ4内に注入し、上記金型30,31に与えられた熱によって注入された樹脂を硬化させ、樹脂パッケージ10を形成させる。
【0034】
このとき、上記放熱部14bに形成された貫通孔14cが上記リードフレーム22によって区切られる上下の空間を連通しているので、上記金型3によって規定されるキャビティ4内に樹脂を注入した場合に、上記放熱板14の裏面側に有効に樹脂を進出させることができる。したがって、上記貫通孔14cが形成されていない場合に比べてより速く樹脂パッケージングを完了することができ、このため、上記貫通孔14cを形成することにより上記樹脂パッケージ10内にボイドが形成されてしまうことを回避することができる。
【0035】
また、このようにして形成された樹脂パッケージ型半導体装置1は、上記放熱板14と上記ダイパッド12との接合部分が幅狭の接合部14aにより構成されているので、上記ダイパッド12と上記放熱板14との間の接合面積が従来の放熱板に比べて大幅に減少している。このことは、接合部14aにおいて、放熱板14と樹脂パッケージ10との接合面積が従来に比べて大幅に減少していることをも同時に意味する。したがって、樹脂パッケージ10内に吸収された水分が回路基板への実装時の高温によって気化膨張して上記樹脂パッケージ10と上記放熱板14との間の接合部分が剥離させられ、上記樹脂パッケージ10の温度降下にともない、この剥離部分が上記樹脂パッケージ10内に残存することによりクッラクが発生しまうことを極力回避することができる。このため、樹脂パッケージ10内に発生したクラックに起因する製品品質の低下を回避することができる。また、上記構成の樹脂パッケージ型半導体装置1によれば、上記放熱板14の放熱部14bに貫通孔14cを形成することにより、上記放熱板14と上記ダイパッド12との間の接合面積がさらに減少させられているので、上述し効果をさらに享受することができる。なお、上記放熱部14bが幅広に形成されているので、上記接合部14aを幅狭に形成することによっても、上記放熱部14bの放熱性が損なわれることもない。
【0036】
さらに、上記樹脂パッケージ型半導体装置1は、上記放熱板14によって区切られる上記樹脂パッケージ10内の上下の部位が上記貫通孔14cに注入された樹脂によって架橋されているので、上記放熱板14と上記樹脂パッケージ10との間の接合強度が高められ、このことによっても上記樹脂パッケージ10内でのクラックの発生を防止することができる。
【0037】
なお、本実施形態においては、上記放熱板14の接合部14aが長矩形状に形成されていたが、上記放熱部14bは、上記ダイパッド12よりも幅狭に形成されていればよく、その形状は様々に設計変更可能である。
【0038】
また、本実施形態においては、上記放熱部14bが上記接合部14aの両端縁から一体的に延出形成されていたが、上記放熱部14bは少なくとも一端縁から延出形成すればよいのいうまでもない。
【0039】
さらに、上記放熱部14bに形成された貫通孔14cは、選択的事項であり、必ずしも必要なものではなく、また、その形状、個数、および形成位置は、本実施形態に係る樹脂パッケージ型半導体装置1を説明するために参照した図面に描かれている形状、個数、および形成位置には限定されず様々に設計変更可能である。
【図面の簡単な説明】
【図1】本願発明に係る樹脂パッケージ型半導体装置の一例を示す全体斜視図である。
【図2】図1のII−II線に沿う断面図である。
【図3】図1のIII −III 線に沿う断面図である。
【図4】上記樹脂パッケージ型半導体装置の製造に用いるリードフレームに形成されたダイパッドの下面に放熱板を接合した状態の平面図である。
【図5】図4のダイパッドに半導体チップを実装し、この半導体チップと内部リードとをワイヤを用いて結線した状態の平面図である。
【図6】図5のリードフレームを上記半導体チップをその内部に収容するようにして金型に挟持した状態の断面図である。
【図7】従来例に係る樹脂パッケージ型半導体装置の平面透視図である。
【図8】図6のVIII−VIII線に沿う断面図である。
【符号の説明】
1 樹脂パッケージ型半導体装置
10 樹脂パッケージ
11 外部リード
12 ダイパッド
13 半導体チップ
14 放熱板
14a 接合部(放熱板の)
14b 放熱部(放熱板の)
14c 貫通孔(放熱部の)
16 内部リード
19 ワイヤ
Claims (4)
- 半導体チップと、この半導体チップが搭載されるダイパッドと、上記半導体チップから発生する熱を外部に放出するための放熱板と、上記半導体チップと電気的に導通させられている複数本の内部リードと、上記半導体チップ、上記ダイパッド、上記放熱板、および上記複数本の内部リードを包み込む樹脂パッケージと、上記各内部リードに連続して上記樹脂パッケージの外部に延出する外部リードと、を備えた樹脂パッケージ型半導体装置であって、
上記放熱板は、上記ダイパッドよりも幅狭に形成されているとともに、上記ダイパッドの下面に対して上記ダイパッドの下面の一部を幅方向両側部において露出させた状態で接合される接合部と、この接合部よりも幅広に形成されており、かつ、上記接合部の端縁から延出させられている放熱部と、を備えていることを特徴とする、樹脂パッケージ型半導体装置。 - 上記接合部は、長矩形状に形成されており、この接合部の両端縁から長手方向に一体的に延出して上記放熱部が形成されている、請求項1に記載の樹脂パッケージ型半導体装置。
- 上記放熱部には、貫通孔が形成されている、請求項1または2に記載の樹脂パッケージ型半導体装置。
- 半導体チップが搭載されるダイパッドと、上記半導体チップと電気的に導通させられる内部リードと、を備えるリードフレームを用いた樹脂パッケージ型半導体装置の製造方法であって、
上記ダイパッド上に半導体チップをボンディングするステップと、
上記半導体チップに形成された上面電極と上記内部リードの先端部の上面とをワイヤを用いて結線するステップと、
上記ダイパッドよりも幅狭に形成されている接合部と、この接合部よりも幅広に形成されており、かつ、上記接合部の端縁から延出させられている放熱部と、を備えた放熱板の上記接合部を、上記ダイパッドの下面に対して上記ダイパッドの下面の一部をその幅方向両側において露出させるように接合するステップと、
上記半導体チップ、上記ダイパッド、上記内部リード、および上記放熱板を樹脂パッケージングするステップと、
を含むことを特徴とする樹脂パッケージ型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33358296A JP3732604B2 (ja) | 1996-12-13 | 1996-12-13 | 樹脂パッケージ型半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33358296A JP3732604B2 (ja) | 1996-12-13 | 1996-12-13 | 樹脂パッケージ型半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10173105A JPH10173105A (ja) | 1998-06-26 |
JP3732604B2 true JP3732604B2 (ja) | 2006-01-05 |
Family
ID=18267665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33358296A Expired - Fee Related JP3732604B2 (ja) | 1996-12-13 | 1996-12-13 | 樹脂パッケージ型半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3732604B2 (ja) |
-
1996
- 1996-12-13 JP JP33358296A patent/JP3732604B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10173105A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2844316B2 (ja) | 半導体装置およびその実装構造 | |
US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
JP3640557B2 (ja) | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ | |
JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
US7399657B2 (en) | Ball grid array packages with thermally conductive containers | |
JP2004022862A (ja) | 半導体装置 | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
JP2019091922A (ja) | 半導体装置 | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
JPH09186270A (ja) | 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板 | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JP3732604B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP5095957B2 (ja) | 回路装置の製造方法 | |
JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
JP2008034728A (ja) | 回路装置およびその製造方法 | |
JP3813680B2 (ja) | 半導体装置の製造方法 | |
JP3660444B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP3566479B2 (ja) | 半導体装置の製造方法、およびこの方法により製造される半導体装置 | |
JPH09312372A (ja) | 半導体装置の製造方法 | |
JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
JP2803333B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |
|
A521 | Written amendment |
Effective date: 20050729 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20050803 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051013 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111021 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121021 |
|
LAPS | Cancellation because of no payment of annual fees |