JP2004022862A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004022862A
JP2004022862A JP2002176821A JP2002176821A JP2004022862A JP 2004022862 A JP2004022862 A JP 2004022862A JP 2002176821 A JP2002176821 A JP 2002176821A JP 2002176821 A JP2002176821 A JP 2002176821A JP 2004022862 A JP2004022862 A JP 2004022862A
Authority
JP
Japan
Prior art keywords
conductors
semiconductor device
resin package
semiconductor chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002176821A
Other languages
English (en)
Other versions
JP4002476B2 (ja
Inventor
Masahiko Kobayakawa
小早川　正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002176821A priority Critical patent/JP4002476B2/ja
Priority to US10/462,847 priority patent/US6794736B1/en
Publication of JP2004022862A publication Critical patent/JP2004022862A/ja
Application granted granted Critical
Publication of JP4002476B2 publication Critical patent/JP4002476B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】全体の小型化を図る場合であっても、樹脂パッケージにクラックが発生する虞れが少なく、かつ所望箇所への面実装も適切に行なうことが可能な半導体装置を提供する。
【解決手段】半導体チップ１と、この半導体チップ１の電極に電気的に接続された複数の導体２Ａ，２Ｂと、これら複数の導体２Ａ，２Ｂおよび半導体チップ１を封止する樹脂パッケージ３と、を有しており、導体２Ａ，２Ｂは、厚みが相違する厚肉部２１ａ，２１ｂと薄肉部２２ａ，２２ｂとを有し、かつ厚肉部２１ａ，２１ｂの下面部が樹脂パッケージ３の底面から露出した面実装用の端子部２３ａ，２３ｂとされている、半導体装置Ａであって、複数の導体２Ａ，２Ｂのうちの少なくとも１つの厚肉部２１ａ，２１ｂは、その全体または一部の幅が不均一な非矩形状に形成されている。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本願発明は、樹脂パッケージ型の半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例を図９に示す。図示された半導体装置は、半導体チップ９と、金属板からなる一対の導体８Ａ，８Ｂと、これらを封止する樹脂パッケージ７とを具備して構成されている。導体８Ａは、半導体チップ９を搭載しており、この導体８Ａと半導体チップ９の下面の電極（図示略）とは導通している。半導体チップ９の上面の電極９０と導体８Ｂとは、ワイヤＷを介して導通している。一対の導体８Ａ，８Ｂは、厚肉部８１ａ，８１ｂと薄肉部８２ａ，８２ｂとを有しており、厚肉部８１ａ，８１ｂの下面部は、樹脂パッケージ７の底面から露出した面実装用の端子部８３ａ，８３ｂとされている。これらの端子部８３ａ，８３ｂは、同図（ｂ）に示すように、矩形状である。
【０００３】
このような構成によれば、端子部８３ａ，８３ｂを利用することにより、半導体装置を所望箇所に面実装することができる。導体８Ａ，８Ｂの上面部分のサイズは、端子部８３ａ，８３ｂの面積よりも大きいために、それらの部分に半導体チップ９やワイヤＷのボンディングを適切に行なうこともできる。導体８Ａ，８Ｂの薄肉部８２ａ，８２ｂについては、樹脂パッケージ７の内部に埋没していることにより、これら薄肉部８２ａ，８２ｂの下方には樹脂パッケージ７の構成樹脂の一部が存在するために、このことによって樹脂パッケージ７の導体８Ａ，８Ｂに対する固定保持力を高めることも可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、次のような不具合を生じていた。
【０００５】
すなわち、この種の半導体装置の技術分野においては、全体の小型化が強く要請されることにより、半導体装置全体の縦横の寸法や高さを所定の寸法以下に設定しなければならない場合がある。このような要請に応えるべく半導体装置の小型化を図る場合、導体８Ａについては半導体チップ９を搭載可能なサイズにする必要があることから、導体８Ｂの全体のサイズをあまり大きくとることができない場合がある。その一方、そのよう場合であっても、端子部８３ｂについては、面実装を適切に行なうことができるようにある程度の大きさにしなければならない。
【０００６】
端子部８３ｂをある程度の大きさにする手段としては、図９（ａ）に示された厚肉部８１ｂの寸法ｂを大きくすることが考えられる。ところが、このようにしたのでは、薄肉部８２ｂの寸法ａが小さくなり、この薄肉部８２ｂの直下に存在する樹脂パッケージ７の樹脂量が少なくなる。これでは、樹脂パッケージ７の導体８Ｂに対する固定保持力が低くなり、薄肉部８２ｂの下方の樹脂部分にクラックが生じ易くなる。
【０００７】
また、上記とは異なり、図９（ｂ）に示された厚肉部８１ｂの幅ｃを大きくすることによって端子部８３ｂの面積を大きくしようとすると、樹脂パッケージ７のうち、厚肉部８１ｂの両側方部分の幅ｄが小さくなる。したがって、この部分にクラックを生じ易くなってしまう。とくに、上記の幅ｄが小さくなると、樹脂パッケージ７の樹脂成形時において、樹脂パッケージ７の隅部分に対する樹脂の充填性が悪くなるために、クラックが一層生じ易いものとなる。
【０００８】
このように、従来においては、半導体装置全体の小型化を図る場合に、樹脂パッケージ７にクラックが発生し易くなる虞れがあり、これが半導体装置の小型化を促進する上で問題となっていた。なお、上記説明は、導体８Ｂのサイズを小さくする場合にその近傍にクラックが発生し易くなる場合を一例としているが、実際には上記したような不具合は導体８Ａと樹脂パッケージ７との関係においても当てはまる場合があった。
【０００９】
本願発明は、このような事情のもとで考え出されたものであって、全体の小型化を図る場合であっても、樹脂パッケージにクラックが発生する虞れが少なく、かつ所望箇所への面実装も適切に行なうことが可能な半導体装置を提供することをその課題としている。
【００１０】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１１】
本願発明によって提供される半導体装置は、半導体チップと、この半導体チップの電極に電気的に接続された複数の導体と、これら複数の導体および半導体チップを封止する樹脂パッケージと、を有しており、上記各導体は、厚みが相違する厚肉部と薄肉部とを有し、かつ上記厚肉部の下面部が上記樹脂パッケージの底面から露出した面実装用の端子部とされている、半導体装置であって、上記複数の導体のうちの少なくとも１つの厚肉部は、その全体または一部の幅が不均一な非矩形状に形成されていることを特徴としている。
【００１２】
本願発明によれば、上記非矩形状に形成された厚肉部は、その全体または一部の幅が不均一であるために、この厚肉部は、その幅が相対的に広い部分と狭い部分とを有するものとなる。導体は、厚肉部と薄肉部とを有しており、厚肉部の一部の幅を狭くすると、それに対応する分量だけ薄肉部のサイズを増加させることが可能となる。したがって、本願発明においては、導体全体のサイズをあまり大きくできない場合であっても、従来技術とは異なり、薄肉部の面積を極端に小さくするようなことなく、厚肉部およびこの厚肉部によって構成される面実装用の端子部を面実装に必要な大きさにすることが可能となる。その結果、本願発明によれば、半導体装置全体の小型化を図る場合に、樹脂パッケージにクラックが発生する虞れを少なくしつつ、所望箇所への面実装も適切に行なえるものにすることができ、半導体装置の小型化を好適に促進することができる。
【００１３】
本願発明の好ましい実施の形態においては、上記樹脂パッケージは、ｘ方向に間隔を隔てた一対の第１の側面と、ｘ方向に直交するｙ方向に間隔を隔てた一対の第２の側面とを有しているとともに、上記複数の導体は、それらの端子部がｘ方向に間隔を隔てて対をなすように設けられており、かつ上記非矩形状に形成された厚肉部は、上記樹脂パッケージの中央寄りになるほどｙ方向の幅が小さくなる先細形状部を有している。この先細形状部は、略台形状、略三角形状、または略半円状である構成とすることができる。
【００１４】
このような構成によれば、上記樹脂パッケージを金型を利用して成形するときに、上記先細形状部は、成形用の樹脂を上記樹脂パッケージの隅部（第１および第２の側面が互いに交差して繋がっている部分）に相当する箇所へスムーズに流れ込むようにガイドする役割を果たすこととなる。したがって、上記樹脂パッケージの隅部に樹脂の未充填部分が発生しないようにして、上記樹脂パッケージにクラックがより生じ難くすることが可能となる。
【００１５】
本願発明の好ましい実施の形態においては、上記各導体は、上記第１の側面から露出した端部を有しており、かつこの端部には凹部が形成されている。
【００１６】
このような構成によれば、半導体装置の面実装時に、ハンダを上記凹部に進入させることができ、これによって上記各導体とハンダとの接合面積を大きくして、半導体装置の実装強度を高めることが可能となる。
【００１７】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１８】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００１９】
図１は、本願発明に係る半導体装置の一例を示している。本実施形態の半導体装置Ａは、半導体チップ１、一対の導体２Ａ，２Ｂ、および樹脂パッケージ３を具備して構成されている。
【００２０】
半導体チップ１は、上面の電極１０ａと下面の電極（図示略）とを有している。半導体チップ１としては、種々のものを用いることができ、その具体的な機能や内部の回路構成は一切限定されない。樹脂パッケージ３は、たとえばエポキシ樹脂からなり、半導体チップ１、一対の導体２Ａ，２Ｂ、および後述するワイヤＷを一纏めにして覆っている。この樹脂パッケージ３は、略直方体状であり、上面３０ａ，底面３０ｂ、同図のｘ方向に間隔を隔てて位置する一対の第１の側面３０ｃ，３０ｄ、およびｘ方向に直交するｙ方向に間隔を隔てて位置する一対の第２の側面３０ｅ，３０ｆを有している。
【００２１】
一対の導体２Ａ，２Ｂは、銅板などの金属板からなり、これらは後述する所定形状の半導体装置製造用のフレーム５から作製することができる。導体２Ａの上面部には、半導体チップ１が搭載されており、この半導体チップ１の下面の電極と導体２Ａとは導通している。導体２Ｂの上面部には、一端が半導体チップ１の電極１０ａにボンディングされたワイヤＷの他端がボンディングされている。このように、導体２Ａは半導体チップ１を搭載するものであるのに対し、導体２Ｂはワイヤボンディングを行なうものであるから、導体２Ｂは導体２Ａよりも全体のサイズが小さくされている。これら一対の導体２Ａ，２Ｂは、ｘ方向に間隔を隔てるように配されている。
【００２２】
導体２Ａ，２Ｂは、半導体チップ１の搭載あるいはワイヤＷのボンディングが適切に行なうことができるように、その上面部はフラットに形成されている。ただし、これらの導体２Ａ，２Ｂは、それらの下面側に段差が形成されていることにより、厚肉部２１ａ，２１ｂと、これよりも肉厚が薄い薄肉部２２ａ，２２ｂとを有している。このような厚みの差は、導体２Ａ，２Ｂにスタンピング（押しつぶし）を行なうことにより、あるいはそれらの下面側にエッチング処理を施すことにより得ることが可能である。
【００２３】
厚肉部２１ａ，２１ｂの下面部は、樹脂パッケージ３の底面３０ｂと略面一状とされてこの底面３０ｂから露出しており、この部分が面実装用の端子部２３ａ，２３ｂとなっている。また、導体２Ａ，２Ｂのｘ方向におけるそれぞれの一端部２４ａ，２４ｂも、樹脂パッケージ３の第１の側面３０ｃ，３０ｄの側方に若干量露出している。それら一端部２４ａ，２４ｂの端面には凹部２５ａ，２５ｂが形成されており、これらの凹部２５ａ，２５ｂは、導体２Ａ，２Ｂの厚み方向に延びている。
【００２４】
同図（ｃ）によく表われているように、厚肉部２１ａ，２１ｂは、線対称であり、いずれも先細形状部２９を一部に含む形状とされている。より具体的には、厚肉部２１ａ，２１ｂは、一端部２４ａ，２４ｂ寄りの一定長さｓ１の領域においてはその幅ｗ１が一定であるのに対し、その部分よりも樹脂パッケージ３の中央寄りの一定長さｓ２の領域は、樹脂パッケージ３の中央寄りになるほど幅ｗ２が徐々に小さくなる底面視略台形状の先細形状部２９として形成されている。
【００２５】
導体２Ａ，２Ｂのうち、上記した厚肉部２１ａ，２１ｂ以外の部分が薄肉部２２ａ，２２ｂである。同図（ａ）に示すように、これら薄肉部２２ａ，２２ｂは、その下面が樹脂パッケージ３の底面から露出するようなことなく樹脂パッケージ３内に埋没している。
【００２６】
同図（ｂ）によく表われているように、導体２Ａのｘ方向に延びた両側縁部には一対の肩部２６ａが形成されている。導体２Ａは、それらの肩部２６ａを境として、一端部２４ａ寄り部分の幅ｗ１よりも、樹脂パッケージ３の中央寄り部分の幅ｗ３の方が大きくなっている。同様に、導体２Ｂの両側縁部にも一対の肩部２６ｂが形成されており、導体２Ｂの一端部２４ｂ寄りの幅ｗ１よりも樹脂パッケージ３の中央寄り部分の幅ｗ３の方が大きくなっている。このような構成によれば、導体２Ａ，２Ｂに矢印Ｎ１方向の抜け力が作用したときに、上記した肩部２６ａ，２６ｂが樹脂パッケージ３との引っ掛かりによって大きな抵抗力を発揮することとなり、導体２Ａ，２Ｂの上記方向への抜けを防止するのに好ましいものとなる。また、上記したように、幅ｗ１が小さくされていれば、樹脂パッケージ３の四隅部分３１ａ〜３１ｄの樹脂の幅（ｙ方向の幅）を大きくして、それら四隅部分３１ａ〜３１ｄにクラックを発生し難くすることができる。
【００２７】
上記した半導体装置Ａは、たとえば次のようにして製造することができる。
【００２８】
まず、図２に示すような製造用のフレーム５を作製する。このフレーム５は、一定の厚みを有する長尺帯状または矩形状などの銅板を所定形状に打ち抜きプレスしたものである。このフレーム５には、上記した半導体装置Ａの導体２Ａ，２Ｂに相当する複数ずつのリード２Ａ’，　２Ｂ’が形成されている。リード２Ａ’，　２Ｂ’には、スタンピングまたはエッチング処理を施すことによりその一部分の薄肉化を図り、このことによって上述した半導体装置Ａの薄肉部２２ａ，２２ｂおよび厚肉部２１ａ，２１ｂにそれぞれ対応する部分も設けておく。リード２Ａ’，　２Ｂ’には、貫通穴２５ａ’，２５ｂ’も形成しておく。これらの貫通穴２５ａ’，２５ｂ’も、後述するように半導体装置Ａの樹脂パッケージ３にクラックが発生することを防止するのに役立つ。
【００２９】
図３に示すように、フレーム５の複数のリード２Ａ’上には、半導体チップ１を搭載してからワイヤＷのボンディング作業を行なう。次いで、たとえばトランスファモールド成形法により、図４に示すように、複数の樹脂パッケージ３を成形する。その後は、同図の仮想線Ｌ１，Ｌ２で示す箇所において、複数のリード２Ａ’，　２Ｂ’を切断する。この切断により、複数のリード２Ａ’，　２Ｂ’の一部分が半導体装置Ａの導体２Ａ，２Ｂとして仕上げられる。上記切断は、貫通穴２５ａ’，２５ｂ’を通過する位置で行なう。このようにすれば、貫通穴２５ａ’，２５ｂ’が設けられている分だけ複数のリード２Ａ’，　２Ｂ’の切断が容易化されるために、切断時の衝撃が小さくなり、その衝撃によって樹脂パッケージ３にクラックが発生する虞れを無くすことできる。また、リード２Ａ’，　２Ｂ’の貫通穴２５ａ’，２５ｂ’は、リード２Ａ’，　２Ｂ’が切断されることにより、その一部分が半導体装置Ａの凹部２５ａ，２５ｂとなる。上記した一連の工程によれば、複数の半導体装置Ａを一括して効率良く製造することができる。
【００３０】
次に、上記した半導体装置Ａの作用について説明する。
【００３１】
まず、図１（ａ）に示すように、この半導体装置Ａは、導体２Ａ，２Ｂの端子部２３ａ，２３ｂを利用して所望の基板６に面実装可能である。より具体的には、この半導体装置Ａは、ハンダリフローの手法を用いることにより、端子部２３ａ，２３ｂをハンダ６０を介して基板６の各導体パッド６１に電気的および機械的に接続することができる。導体２Ａ，２Ｂの一端部２４ａ，２４ｂに対しては、ハンダ６０の一部分を凹部２５ａ，２５ｂに進入させるようにして付着させることができるために、このことによってハンダ６０の接合面積を大きくし、半導体装置Ａの実装強度を高めることも可能である。
【００３２】
導体２Ｂは、導体２Ａと比較するとサイズが小さいものの、半導体装置Ａの実装を適切に行なうためには、端子部２３ｂの面積をある程度の大きさにしてハンダ６０を充分に付着可能にする必要がある。そのための手段としては、図１（ｃ）に示す端子部２３ｂのｘ方向の寸法ｓ３を大きくすればよい。このように寸法ｓ３を大きくすると、端子部２３ｂの先端縁２３ｂ’から薄肉部２２ｂの先端縁２２ｂ’までのはみ出し量ｓ４が小さくなる。ところが、厚肉部２１ｂは、先細形状部２９を有しており、この先細形状部２９は樹脂パッケージ３の中央寄りになるほどｙ方向の幅が徐々に狭くなっているために、厚肉部２１ｂがそのような幅狭とされていることに対応する分量だけ薄肉部２２ｂのｙ方向の有効幅を広げてその面積を大きくすることができる。したがって、薄肉部２２ｂの下方には樹脂パッケージ３の構成樹脂を多く存在させることができる。その結果、導体２Ｂを樹脂パッケージ３の底面から下方に引き抜く方向の力が発生した場合に、樹脂パッケージ３の構成樹脂がそれに対する充分な抵抗力を発揮することとなって、上記力に起因して樹脂パッケージ３にクラックが発生する虞れが無くなり、あるいは少なくなる。
【００３３】
導体２Ａについては、導体２Ｂよりも大きなサイズであるために、薄肉部２２ａや端子部２３ａの面積を大きくとることは導体２Ｂと比べて比較的容易である。ただし、本実施形態とは異なり、半導体チップ１として小サイズのものが用いられるなどして、この導体２Ａが導体２Ｂと略同様な小サイズとされる場合もある。これに対し、この導体２Ａも、導体２Ｂと同様に先細形状部２９を有する構成とされているために、導体２Ｂについて上述したのと同様な作用が得られることとなる。
【００３４】
また、厚肉部２１ａ，２１ｂは、いずれも先細形状部２９を有していることにより樹脂パッケージ３の中央寄りほど先細となっているために、厚肉部２１ａ，２１ｂと樹脂パッケージ３の第２の側面３０ｅ，３０ｆとの間の寸法ｗ４は、樹脂パッケージ３の四隅部分３１ａ〜３１ｄから中央部分に向かうに連れて徐々に大きくなっている。このような構成によれば、樹脂パッケージ３を金型を利用して成形するときに、成形用樹脂が四隅部分３１ａ〜３１ｄに流れ易くなる。したがって、それらの部分に成形用樹脂が適切に充填されなくなるといった不具合も解消し、それらの部分にもクラックを発生し難くすることが可能となる。
【００３５】
図５ないし図８は、本願発明の他の例を示している。これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００３６】
図５に示す構成においては、厚肉部２１ａ，２１ｂのそれぞれの一部が略半円状の先細形状部２９ａとして形成している。このような構成においても、その基本的な構成は、図１に示した実施形態と同様であるから、上記実施形態と同様な作用が得られる。なお、先細形状部２９ａの側面が滑らかな円弧状とされているために、樹脂パッケージ３の樹脂成形時に成形用樹脂を四隅部分３１ａ〜３１ｄに円滑に導くことをより促進する効果も期待できる。同図においては、図１に示した半導体装置Ａの凹部２５ａ，２５ｂに相当する手段が設けられていないが、本願発明はこのようにしてもかまわない。
【００３７】
図６（ａ），（ｂ）に示す構成においては、半導体チップ１の上面に２つの電極１０ａが形成されており、複数の導体としては、半導体チップ１を搭載した導体２Ａと、２つの電極１０ａにワイヤ接続された２つの導体２Ｂ，２Ｂ’とを備えている。この実施形態においては、導体２Ａと対をなす２つの導体２Ｂ，２Ｂ’を備えているために、これらの導体２Ｂ，２Ｂ’のそれぞれのサイズはより小さくなっている。これら導体２Ｂ，２Ｂ’の厚肉部２１ｂの一部分は、樹脂パッケージ３の中央寄りになるほど幅狭となる略台形状または略三角形状の先細形状部２９ｂとして形成されている。
【００３８】
図７に示す構成においては、２つの導体２Ｂ，２Ｂ’の各厚肉部２１ｂの一側面２１ｂ”が曲面状とされている。このことにより、それ２つの導体２Ｂ，２Ｂ’の一部分は、樹脂パッケージ３の中央寄りになるほど幅狭となる先細形状部２９ｃとされている。
【００３９】
これら図６および図７のいずれの構成においても、導体２Ｂ，２Ｂ’の各厚肉部２１ｂのｘ方向の寸法を長くすることによって端子部２３ｂ，　２３ｂ’の面積をある程度の大きさにすることができる一方、各厚肉部２１ｂに幅狭部分が設けられていることにより各薄肉部２２ｂの面積も確保することが可能となる。このような実施形態から理解されるように、本願発明においては、導体の数は２つに限らず、３つ、あるいは３つ以上であってもかまわない。また、図６および図７に示した実施形態においては、２つの導体２Ｂ，２Ｂ’のそれぞれを半導体チップ１の電極と電気的に接続しているが、やはり本願発明はこれに限定されない。本願発明においては、たとえば半導体チップ１として上面に１つの電極１０ａのみを有するものを用いることによって、２つの導体２Ｂ，２Ｂ’のいずれか一方のみを電極１０ａとワイヤ接続し、かつ他方の導体をいわゆるダミー端子として形成することもできる。このダミー端子は、半導体チップとの電気的な接続はなされていないものの、ハンダを利用して半導体装置を所望箇所に面実装する場合に、ハンダ付けがなされるため、その実装強度を高めるのに役立つ。また、半導体チップとしては、下面に電極が設けられておらず、かつ上面のみに電極が設けられているものもあり、このような半導体チップを用いる場合には、半導体チップを搭載する導体（導体２Ａ）をダミー端子として利用することもできる。
【００４０】
図８は、２つの導体２Ａ，２Ｂのうち、導体２Ｂには先細形状部２９を形成しているのに対し、導体２Ａにはそのような先細形状部は形成されておらず、その厚肉部２１ａは矩形状とされている。このように、本願発明においては、複数の導体のうち、少なくとも１つの導体の厚肉部が本願発明が意図する非矩形状に形成されていればよい。複数の導体のうちの１つでも本願発明が意図する非矩形状に形成されていれば、従来技術と比べて樹脂パッケージのクラック発生の虞れを少なくすることができるからである。
【００４１】
本願発明は、上述した実施形態の内容に限定されない。本願発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
【００４２】
導体の厚肉部を非矩形状とする場合、上述した実施形態のように、樹脂パッケージの中央部寄りほど幅が狭くなる形状にすれば、樹脂パッケージの成形時に樹脂パッケージの隅部に対する成形用樹脂の流動性を良くすることができる利点が得られるが、本願発明はこれに限定されない。導体の厚肉部の全体または一部の幅が不均一な非矩形状とされていれば、その具体的な形状を問わず、本願発明の技術的範囲に包摂される。
【００４３】
本願発明は、導体や樹脂パッケージの具体的な材質も問わない。既述したとおり、半導体チップについては、その種類や内部の回路構成を問わないのに加え、その個数も１個に限定されない。樹脂パッケージ内に複数の半導体チップが封止されている構成とすることも可能である。
【図面の簡単な説明】
【図１】（ａ）は、本願発明に係る半導体装置の一例を示す断面図であり、（ｂ）は、（ａ）の透視平面図であり、（ｃ）は、（ａ）の底面図である。
【図２】図１に示した半導体装置の製造に用いられるフレームの一例を示す要部平面図である。
【図３】図１に示した半導体装置の製造工程の一例を示す要部平面図である。
【図４】図１に示した半導体装置の製造工程の一例を示す要部平面図である。
【図５】本願発明に係る半導体装置の他の例を示す底面図である。
【図６】（ａ）は、本願発明に係る半導体装置の他の例を示す透視平面図であり、（ｂ）は、（ａ）の底面図である。
【図７】本願発明に係る半導体装置の他の例を示す底面図である。
【図８】本願発明に係る半導体装置の他の例を示す底面図である。
【図９】（ａ）は、従来技術の一例を示す断面図であり、（ｂ）は、（ａ）の底面図である。
【符号の説明】
Ａ　半導体装置
１　半導体チップ
２Ａ，２Ｂ，２Ｂ’　導体
３　樹脂パッケージ
１０ａ　電極
２１ａ，２１ｂ　厚肉部
２２ａ，２２ｂ　薄肉部
２３ａ，２３ｂ　端子部
２５ａ，２５ｂ　凹部
３０ｂ　底面（樹脂パッケージの）
３０ｃ，３０ｄ　第１の側面（樹脂パッケージの）
３０ｅ，３０ｆ　第２の側面（樹脂パッケージの）

Claims (4)

  1. 半導体チップと、この半導体チップの電極に電気的に接続された複数の導体と、これら複数の導体および半導体チップを封止する樹脂パッケージと、を有しており、
    上記各導体は、厚みが相違する厚肉部と薄肉部とを有し、かつ上記厚肉部の下面部が上記樹脂パッケージの底面から露出した面実装用の端子部とされている、半導体装置であって、
    上記複数の導体のうちの少なくとも１つの厚肉部は、その全体または一部の幅が不均一な非矩形状に形成されていることを特徴とする、半導体装置。
  2. 上記樹脂パッケージは、ｘ方向に間隔を隔てた一対の第１の側面と、ｘ方向に直交するｙ方向に間隔を隔てた一対の第２の側面とを有しているとともに、
    上記複数の導体は、それらの端子部がｘ方向に間隔を隔てて対をなすように設けられており、かつ、
    上記非矩形状に形成された厚肉部は、上記樹脂パッケージの中央寄りになるほどｙ方向の幅が小さくなる先細形状部を有している、請求項１に記載の半導体装置。
  3. 上記先細形状部は、略台形状、略三角形状、または略半円状である、請求項２に記載の半導体装置。
  4. 上記各導体は、上記第１の側面から露出した端部を有しており、かつこの端部には凹部が形成されている、請求項１ないし３のいずれかに記載の半導体装置。
JP2002176821A 2002-06-18 2002-06-18 半導体装置 Expired - Lifetime JP4002476B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002176821A JP4002476B2 (ja) 2002-06-18 2002-06-18 半導体装置
US10/462,847 US6794736B1 (en) 2002-06-18 2003-06-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002176821A JP4002476B2 (ja) 2002-06-18 2002-06-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006200425A Division JP4476977B2 (ja) 2006-07-24 2006-07-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2004022862A true JP2004022862A (ja) 2004-01-22
JP4002476B2 JP4002476B2 (ja) 2007-10-31

Family

ID=31175024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002176821A Expired - Lifetime JP4002476B2 (ja) 2002-06-18 2002-06-18 半導体装置

Country Status (2)

Country Link
US (1) US6794736B1 (ja)
JP (1) JP4002476B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010501998A (ja) * 2006-04-26 2010-01-21 クリー ホンコン リミテッド 電子デバイスの搭載に用いる装置と方法
JP2012129219A (ja) * 2010-12-11 2012-07-05 Angel Kogyo Kk 被覆ダイオードと太陽電池モジュール用端子ボックス
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
JP2017063214A (ja) * 2010-09-17 2017-03-30 ローム株式会社 半導体発光装置
JP2017073561A (ja) * 2016-12-12 2017-04-13 ローム株式会社 半導体発光装置
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
JP2017227079A (ja) * 2016-06-24 2017-12-28 Toto株式会社 水洗大便器
US10008650B2 (en) 2007-03-30 2018-06-26 Rohm Co., Ltd. Semiconductor light-emitting device
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP4764519B1 (ja) * 2010-01-29 2011-09-07 株式会社東芝 Ｌｅｄパッケージ
JP6034175B2 (ja) * 2012-01-10 2016-11-30 ローム株式会社 Ｌｅｄモジュール
EP3226536A4 (en) * 2014-11-27 2017-12-06 Panasonic Intellectual Property Management Co., Ltd. Photographing device
CN107785346A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6437429B1 (en) 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
JP2010501998A (ja) * 2006-04-26 2010-01-21 クリー ホンコン リミテッド 電子デバイスの搭載に用いる装置と方法
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US11784295B2 (en) 2007-03-30 2023-10-10 Rohm Co., Ltd. Semiconductor light-emitting device
US11088307B2 (en) 2007-03-30 2021-08-10 Rohm Co., Ltd. Semiconductor light-emitting device
US10312425B2 (en) 2007-03-30 2019-06-04 Rohm Co., Ltd. Semiconductor light-emitting device
US10008650B2 (en) 2007-03-30 2018-06-26 Rohm Co., Ltd. Semiconductor light-emitting device
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US10892383B2 (en) 2007-10-31 2021-01-12 Cree, Inc. Light emitting diode package and method for fabricating same
US11791442B2 (en) 2007-10-31 2023-10-17 Creeled, Inc. Light emitting diode package and method for fabricating same
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
JP2017063214A (ja) * 2010-09-17 2017-03-30 ローム株式会社 半導体発光装置
JP2012129219A (ja) * 2010-12-11 2012-07-05 Angel Kogyo Kk 被覆ダイオードと太陽電池モジュール用端子ボックス
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
JP2017227079A (ja) * 2016-06-24 2017-12-28 Toto株式会社 水洗大便器
JP2017073561A (ja) * 2016-12-12 2017-04-13 ローム株式会社 半導体発光装置

Also Published As

Publication number Publication date
JP4002476B2 (ja) 2007-10-31
US6794736B1 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
JP2004022862A (ja) 半導体装置
US6888231B2 (en) Surface mounting semiconductor device
KR100189093B1 (ko) 시험이 용이한 반도체장치
JP2747634B2 (ja) 面実装型ダイオード
US20060043613A1 (en) Surface-mounting semiconductor device and method of making the same
JP2000156433A (ja) 電子装置
US10201917B2 (en) Lead frame
JP2004040008A (ja) 半導体装置
JP2023036823A (ja) 半導体装置
JPH11214607A (ja) 半導体装置
JP4918391B2 (ja) 半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP2003110080A (ja) 半導体装置
JP2003037236A (ja) 半導体装置の製造方法、およびこの方法により製造された半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
US10535587B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP4476977B2 (ja) 半導体装置
JPH11103003A (ja) 半導体装置及び半導体装置のリードフレーム
JP4577686B2 (ja) 半導体装置及びその製造方法
JP2805471B2 (ja) 面実装型ダイオードの製造方法
JP5171803B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2006060106A (ja) リード部材及び表面実装型半導体装置
CN211182196U (zh) 引线框架、半导体器件以及电路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4002476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term