JP3716101B2 - リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 - Google Patents
リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 Download PDFInfo
- Publication number
- JP3716101B2 JP3716101B2 JP21683798A JP21683798A JP3716101B2 JP 3716101 B2 JP3716101 B2 JP 3716101B2 JP 21683798 A JP21683798 A JP 21683798A JP 21683798 A JP21683798 A JP 21683798A JP 3716101 B2 JP3716101 B2 JP 3716101B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- semiconductor device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置、特に半導体装置のリフロークラック耐性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来の表面実装型の樹脂封止型半導体装置では、表面実装後の耐湿性の低下が重要な問題となっている。
【０００３】
すなわち、前記樹脂封止型半導体装置が大気中等から水分を吸湿してしまうと、リフロー半田付け時に加えられる熱により半導体装置のパッケージ内の接合界面、例えば半導体チップを搭載するダイパッドの裏面と前記パッケージを形成する樹脂との界面が剥離してしまい、その剥離面に水蒸気圧が作用することによりパッケージが膨張し、パッケージクラックを引き起こしてしまう。このようなパッケージクラックによって、水分や不純物がパッケージ内に侵入してしまい半導体チップを腐食させたり、前記クラックがパッケージ表面まで達したり、パッケージが膨れて変形すると外観不良となってしまう。
【０００４】
このような前記ダイパッドの裏面とモールド樹脂との界面の剥離を対策する技術としては、例えば前記ダイパッドに十文字のスリットを形成する技術がある。前記ダイパッドに十文字のスリットを形成することにより、スリット部分では前記ダイパッドに搭載される半導体チップと封止樹脂とが接着され、接合界面が剥離しにくい構造となる。このダイパッドに十文字のスリットを設ける技術としては例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術（上）」の２０６頁乃至２１６頁に記載されている。
【０００５】
しかし、近年は半導体チップの大チップ化及びパッケージの薄型化が進んできており、パッケージに占める半導体チップの面積が増大する傾向にある。そのため前述したようにダイパッドに十文字のスリットを用いて、前記半導体チップを搭載するダイパッドと封止樹脂との密着性を向上させることだけでは、リフロー半田付け時のパッケージクラックを良好に対策できなくなる恐れがあった。
【０００６】
また前記リフロー半田付け時のパッケージクラックの対策を目的とした技術として、ダイパッドの外形寸法をその上に搭載する半導体チップの外形寸法よりも小さく構成した技術としては、例えば特開平６―２１６３０３号公報がある。その概要としては、半導体チップの外形寸法よりも小さい外形寸法に構成したダイパッドに塗布された接着剤により半導体チップを搭載するように構成することにより、前記半導体チップと封止樹脂との接着面積を大きくするものである。また前記半導体チップとダイパッドとの接着強度を向上するために、前記ダイパッドの支持リードに該支持リードより幾分広い小パッドを形成し、樹脂封止の際の溶融された樹脂の流動によるダイパッドの変動を防止する旨の記載もある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したように半導体チップより小さく構成されたダイパッドにより半導体チップを搭載するように構成した場合においては、前記支持リードに設けられた小パッドにより前記ダイパッドと半導体チップとの接着面積を補強しているが、前記ダイパッドへの半導体チップ搭載後の樹脂封止工程においてパッケージを形成する際、溶融された封止樹脂の流動により半導体チップ或いは半導体チップを搭載するダイパッドを変動させてしまう恐れがある。このような半導体チップ及びダイパッドの変動によっては、半導体チップとダイパッドとの剥離、或いはダイパッドの変動に伴うワイヤの露出の不良も発生してしまう。
【０００８】
また前記半導体チップと前記ダイパッドとの接着面積が少ないため、前記半導体チップの電極パッドとリードとのワイヤボンディング処理時において、リードフレームを保持した状態で、超音波振動を引加しながらワイヤを半導体チップに圧着する際に、前記超音波振動が良好に引加されない恐れもある。それにより、半導体チップの電極パッドとリードとを結線したワイヤが良好に接着されず、ワイヤ剥がれ等の不良を引き起こしてしまう。
【０００９】
さらに前記半導体チップを前記ダイパッドに搭載する際に小さいパッドに接着剤を塗布しているため、ディスペンサ等による塗布位置にもある程度高い精度が要求され、塗布された接着剤により半導体チップを接着する際に前記ダイパッドから接着剤が漏れてしまう恐れもある。
【００１０】
そこで、本発明の目的は、リフロークラック耐性を向上させることができ、かつ半導体チップを良好に搭載することができる技術を提供することである。
【００１１】
また、本発明の他の目的は、半導体チップをフェイスダウンボンディングによりダイパッドに搭載可能な技術を提供することである。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１４】
すなわち、略四角形の板状で一面に所定の回路が形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドを支持する複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続された複数のリードと、前記半導体チップ及び前記リードの電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置及びそれに用いられるリードフレームにおいて、前記ダイパッドは略十字状に形成され、かつ前記ダイパッドの半導体チップの搭載面に絶縁性の接着テープを有しており、前記半導体チップが前記接着テープを介してダイパットに搭載されるものである。
【００１５】
前記略十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成したものである。
【００１６】
前記略十字状のダイパッドが、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載しているものである。
【００１７】
前記半導体チップが、その一面を前記ダイパッドの搭載面に搭載され、かつ該半導体チップの略対角線上を固定するように配置されるものである。
【００１８】
前記ダイパッドが、その搭載面から他面に開口する開口部を有しているものである。
【００１９】
また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの一面に半導体チップを搭載する絶縁性の接着テープとからなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられた接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するものである。
【００２０】
前記半導体装置の製造方法において、前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載する。
【００２１】
前記半導体装置の製造方法において、前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に、前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工されている。
【００２２】
上述した手段によれば、略四角形の板状で一面に所定の回路が形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドを支持する複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続された複数のリードと、前記半導体チップ及び前記リードの電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置及びそれに用いられるリードフレームにおいて、前記ダイパッドは略十字状に形成され、かつ前記ダイパッドの半導体チップの搭載面に絶縁性の接着テープを有しており、前記半導体チップが絶縁性の前記接着テープを介してダイパットに搭載されるように構成したことにより、前記半導体チップと前記ダイパッドとの接着面積を確保しつつ、前記半導体チップと封止樹脂との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上できる。
【００２３】
また前記十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成し、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載するように構成したことにより、前記半導体チップはその略対角線上を前記ダイパッドにより固定されるため、前記半導体チップをダイパッドに良好に搭載することができる。
【００２４】
前記半導体チップが、その一面を前記ダイパッドの搭載面にフェイスダウンで搭載され、かつ前記半導体チップの略対角線上を固定するように配置されることにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記リードフレームを良好に保持することができ、超音波振動の引加が良好に行われるため、前記電極パッドとリードとの接続強度を向上できる。
【００２５】
前記ダイパッドが、その半導体チップ搭載面から他面に開口する開口部を設けるように構成したことにより、半導体チップと封止樹脂との接着面積をさらに大きくし、接着強度を向上することができる。
【００２６】
また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとからなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられた接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するように構成したことにより、前記リードフレームに前記半導体チップを容易に搭載することができ、かつ前記半導体チップとダイパッドとの接着強度を確保しつつ、半導体チップと封止樹脂との接着面積を大きくすることができる。
【００２７】
また前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載することにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記半導体チップ上に配置されるダイパッドにより半導体チップを良好に保持することができるため、半導体チップへ超音波振動の引加を良好に行うことができる。
【００２８】
さらに前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工することにより、前記モールド金型へ注入される封止樹脂の流動を前記モールド金型の上下の空間で略均一化することができ、良好にパッケージを形成することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００３０】
尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３１】
（参考例１）
本参考例ではＱＦＰ（Quad Flat Package）の半導体装置に適用した場合について説明する。図１は本発明の一実施形態であるリードフレームにおける単位フレーム構成示す平面図であり、前記単位フレームは所定の方向に複数個、連設されている。
【００３２】
前記リードフレーム１はその中心位置にダイパッド２が配置されており、前記ダイパッド２には所定の回路が形成された半導体チップが搭載される。本実施形態ではダイパッド２が、例えば略十字形状（または×字形状ともいう）に構成されている。そして、前記十字形状に構成されたダイパッド２には、図１の点線枠の半導体チップ搭載部位３に示すように、前記四角形の板状である半導体チップの略対角線上を接着固定される。また前記十字形状のダイパッド２は前記十字形状の突出部分がそれぞれ支持リード４に接続されており、前記支持リード４により前記リードフレーム１に支持されている。また、前記ダイパッド２は例えば前記支持リード４のリード幅より幅広に形成されており、前記半導体チップと前記ダイパッド２との接着強度を確保するように構成されている。そして前記ダイパッド２の搭載面、つまりは半導体チップを搭載する側の面には前記半導体チップをダイパッド２に接着固定するための接着テープ５が設けられている。前記接着テープ５は前記ダイパッド２と略同一の形状に構成されており、例えばポリイミド系樹脂基板の両面に接着剤層を設けたテープ等により半導体チップを接着固定するように構成されている。また前記接着テープ５は熱可塑性ポリイミドによるテープを用いて前記半導体チップを熱圧着することにより搭載するように構成してもよい。
【００３３】
そして前記ダイパッド２の周囲には、前記ダイパッド２に搭載される半導体チップの電極パッドとワイヤ等により電気的に接続されるリード６の一端であるインナー部が複数配置されている。前記リード６の他端であるアウター部は前記リードフレーム１の外枠７或いは枠部８に接続され、前記複数のリード６はリードフレーム１に支持されている。また、前記複数のリード６は枠状に形成されたダムバー９にそれぞれ接続されている。前記ダムバー９は前記リードフレーム１に形成されるパッケージを取り囲む程度の大きさで配置されており、前記樹脂封止の際に注入される封止樹脂の流出を防止している。また前記外枠７にはリードフレーム１の搬送及び位置決めをするための位置決め孔１０が所定の間隔で形成されている。
【００３４】
このようなリードフレーム１は、例えば４２アロイ或いはＣｕ（銅）等からなる薄板状の基板をエッチング或いは打ち抜き加工することにより、所望の形状に構成している。
【００３５】
次に前述したように構成されたリードフレームを用いた半導体装置の製造方法の一例について簡単に説明する。
【００３６】
まず、図１に示すように前記十字形状のダイパッド２で、該ダイパッド２の一面に接着テープ５が設けられたリードフレーム１が準備されている。
【００３７】
そして半導体装置の製造に用いられる半導体チップ１１は略四角形の板状で一面に所定の回路が形成されており、前記半導体チップの一面には電極パッド１２が複数個、設けられている。
【００３８】
図２はダイボンディング工程を示す概略構成図であり、前記半導体チップ１１は図２に示すように、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の搭載面に半導体チップを固定する絶縁性の接着テープ５とからなるリードフレーム１の所定部位へ搭載される。この時、前記半導体チップ１１は例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、前記半導体チップ１１の他面、つまりは回路形成面とは反対の面を、前記ダイパッド２が略対角線上に配置されるように位置決めされ、前記ダイパッド２の搭載面に設けられた接着テープ５により接着固定される。そのため、半導体チップをその他面の略対角線上に沿って、前記支持リード４より幅広に形成された略十字形状のダイパッド２に接着固定するように構成することにより、前記半導体チップ１１をダイパッド２に容易にかつ良好に接着固定することができる。尚、本実施形態のようにダイパッド２を略十字形状に構成したリードフレーム１では、半導体チップ１１の対角線上に沿って半導体チップ１１を固定するため、図３に示すように大きさの異なる半導体チップも良好に搭載することができる。このように大きさの異なる半導体チップを一種類のフレームで共用化することもができ、リードフレームの汎用性を向上できる。さらに前記リードフレーム１に予め接着テープ５を設け、前記接着テープ５により半導体チップを固定しているため接着剤等の液ダレもなく容易に固定できる。
【００３９】
そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、Ａｕ（金）或いはＣｕ（銅）等からなるワイヤ１３によって結線されることにより電気的に接続される。このワイヤボンディング工程では、前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し、接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。図４及び図５はワイヤボンディング工程を示す図であり、図４及び図５に示すように全てのリード６と電極パッド１２を結線することにより、前記電極パッド１２とリードがワイヤ１３により電気的に接続される。
【００４０】
図６は半導体装置の樹脂封止工程を示す断面図であり、ワイヤボンディングの完了したリードフレーム１は、上下で一対となるモールド金型１４によって型締めされる。そして型締めされたモールド金型１４にゲート１５から溶融された樹脂、例えばエポキシ樹脂等の封止樹脂１６を、半導体装置のパッケージの外形を型取るキャビティ１７に注入し、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。前記モールド金型１４のキャビティ１７への前記封止樹脂１６が充填された後、その状態で数分間保持すると前記封止樹脂１６はモールド金型１４からの熱により硬化され、リードフレームにパッケージ１８が形成される。本実施形態では半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の他面をその対角線上に沿って固定しているため、前記半導体チップの他面と前記ダイパッド２との接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。さらに前記半導体チップ１１の他面と封止樹脂１６との接着面積を大きくできる。
【００４１】
また図７は前記ダイパッドをダウンセット加工したリードフレームを用いた場合の樹脂封止工程を示す断面図である。図７に示すように前記リードフレーム１のダイパッド２をダウンセット加工、例えば前記ダイパッド２の半導体チップ搭載面がリード６のインナー部の他面より下方に位置するようにを加工するように構成してもよい。このようにダイパッド２をダウンセット加工することにより、前記モールド金型１４へ封止樹脂１６を注入する際に前記リードフレーム１を型締めしたモールド金型１４のキャビティ１７の上側の空間と下側の空間とを略均一にすることができる。さらに前記モールド金型１４へ注入される封止樹脂１６の流動を前記キャビティの上下の空間で略均一化することができるため、前記パッケージ１８へのボイドの発生を低減でき、リードフレームにパッケージ１８を良好に形成することができる。
【００４２】
図８及び図９は樹脂封止の完了したリードフレームの構成を示す図であり、リードフレーム１は前記モールド金型１４より取り出され、前記リードフレーム１に半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。
【００４３】
前記パッケージ１８の形成されたリードフレーム１は、切断・成形工程において複数のリード６のアウター部が各々独立するように外枠７、枠体８、及びダムバー９等が切断加工により除去される。前記パッケージ１８から突出した複数のリード６のアウター部は図示しない成形金型によりガルウイング形状に成形される。そして図１０及び図１１に示されように、略四角形のパッケージ１８の４方向からそれぞれガルウイング形状に成形された複数本のリードが突出するＱＦＰの半導体装置１９が得られる。
【００４４】
このように、半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップの他面をその対角線上に沿って固定しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、前記半導体チップの他面と封止樹脂との接着面積が大きくすることができ、半導体チップとパッケージの密着性を向上できる半導体装置が得られる。そのため半導体装置の半導体チップとパッケージの密着性を向上することにより、リフロークラック耐性を向上することができる。
【００４５】
（実施形態１）
次に前記参考例１と同様に構成されたリードフレーム１を用いた他の半導体装置の製造方法について簡単に説明する。
【００４６】
前記参考例１と同様に半導体チップ１１は、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の一面に半導体チップを搭載する絶縁性の接着テープ５とからなるリードフレーム１へ搭載される。
【００４７】
参考例では前記半導体チップ１１が、例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、半導体チップ１１の一面、つまりは回路形成された面を、前記ダイパッド２が略対角線上に配置されるように位置決めし、前記ダイパッド２の搭載面に設けられた絶縁性の接着テープ５により、フェイスダウンボンディングで搭載される。この時、前記十字形状に形成されたダイパッド２は前記半導体チップ１１の電極パッド１２の位置を避けるように接着固定されている。前記フェイスダウンボンディングによりダイパッド２に接着固定された半導体チップ１１は例えば図１２に示されるように構成される。
【００４８】
また半導体チップ１１をフェイスダウンボンディングにより前記ダイパッド２に接着固定しているため、半導体チップ１１の電極パッド１２の配置、例えば前記電極パッド１２が前記ダイパッドと重なってしまう配置の場合には、本実施形態の図１３に示すように前記十字形状のダイパッド２に切欠部２０を形成し、前記電極パッド１２の位置を避けて、前記半導体チップ１１を略対角線上に沿って、絶縁性の接着テープ５により接着固定するように構成してもよい。このように前記ダイパッドに切欠部２０を形成することにより、ワイヤボンディング工程での妨げとなることなく電極パッド１２が露出され、容易に半導体チップを搭載することができる。尚、前記ダイパッド２に前記切欠部２０を形成する替わりに、ダイパッドに図示しない電極パッドが完全に露出するような開口部を設けるように構成することも可能である。この切欠部２０或いは電極パッド用開口部を設けることにより、半導体チップと封止樹脂との接着面積をより大きくすることができる。
【００４９】
そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、ワイヤ１３によって結線されることにより電気的に接続される。本実施形態においては前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。このようなワイヤボンディングの際に、図１４及び図１５に示されるように前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記半導体チップ１１上をダイパッドにより確実に保持固定することができる。このように半導体チップを確実に保持固定できることにより、前記ワイヤ１３を前記電極パッド１２に接合する際に、超音波振動の引加を良好に行うことができ、前記ワイヤ１３の接合強度を向上させることができる。
【００５０】
そして全てのリード６と電極パッド１２を結線され、ワイヤボンディングの完了したリードフレーム１は、参考例１と同様に、モールド金型１４によって型締めされ、ゲート１５から溶融された封止樹脂１６を注入することにより、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。
前記半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の一面をその対角線上に沿って固定しているため、前記半導体チップの一面と前記ダイパッドとの接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。尚、本実施形態においても前記リードフレーム１のダイパッド２をダウンセット加工したものを用いるように構成してもよい。
【００５１】
そして、樹脂封止の完了したリードフレーム１は図１６に示すように半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。
【００５２】
前記パッケージ１８の形成されたリードフレーム１は、切断・成形されることにより図１７及び図１８に示すようなＱＦＰの半導体装置１９が得られる。
【００５３】
このように半導体チップ１１を搭載するダイパッド２が略十字形状に構成され、前記ダイパッドに前記半導体チップの一面を、その対角線上に沿って固定するように搭載しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、リフロークラック耐性を向上できる半導体装置が得られる。さらに前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記ワイヤ１３を前記電極パッド１２に接合する際に超音波振動の引加を良好に行うことができ、半導体装置の信頼性の向上できる。
【００５４】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば本実施形態ではリードフレームのダイパッドを図１等に示すような十字形状に構成した場合について説明したが、半導体チップの対角線上に沿って半導体チップを接着固定できるものであればどのような構成でもよく、例えば図１９（ａ）〜（ｃ）に示すような形状でもよい。
【００５５】
また前記ダイパッドを、図２０に示すように前記リードフレーム１のダイパッド２及び接着テープ５に、その搭載面から他面に開口する開口部２１を設けるように構成することにより、前記ダイパッド２に搭載される半導体チップ１１とパッケージ１８との接着面積をさらに大きくし、密着性を向上させることも可能である。
【００５６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００５７】
すなわち、半導体装置のリードフレーム及びその製造技術において、所定の回路が形成された半導体チップ１１を搭載するダイパッド２が略十字形状に形成され、かつ前記ダイパッド２の半導体チップ搭載面に絶縁性の接着テープ５を有しており、前記半導体チップ１１が絶縁性の接着テープ５を介してダイパッド２に搭載されるように構成したことにより、前記半導体チップ１１と前記ダイパッド２との接着面積を確保しつつ、前記半導体チップ１１と封止樹脂１６との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上することができる。さらに半導体装置のリフロークラック耐性を向上できるため、半導体装置の信頼性を向上することができる。
【００５８】
また前記ダイパッドを略十字形状に構成したことにより、該ダイパッドに異なる大きさの半導体チップを搭載可能となり、リードフレームの共用化することができ、フレーム数の削減により製造コストの低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る参考例１のリードフレームの構成を示す概略平面図である。
【図２】本発明に係る参考例１のリードフレームのダイパッドへの半導体チップの搭載工程を示す要部平面図である。
【図３】本発明に係る参考例１のリードフレームへの異なる大きさの半導体チップの搭載工程を示す要部断面図である。
【図４】リードフレームのワイヤボンディング工程を示す平面図である。
【図５】リードフレームのワイヤボンディング工程を示す図４のＡ−Ａ間断面図である。
【図６】リードフレームの樹脂封止工程を示す断面図である。
【図７】ダイパッドがダウンセット加工されたリードフレームの樹脂封止工程を示す断面図である。
【図８】樹脂封止工程完了後のリードフレームの構成を示す概略平面図である。
【図９】樹脂封止工程完了後のリードフレームの構成を示す図８のＢ−Ｂ間断面図である。
【図１０】本発明に係る参考例１のリードフレームを用いた半導体装置の概略平面図である。
【図１１】本発明に係る参考例１のリードフレームを用いた半導体装置の断面図である。
【図１２】本発明に係る参考例のリードフレームを用いた他の半導体チップ搭載工程を示す要部平面図である。
【図１３】本発明のリードフレームを用いた他の半導体チップ搭載工程の変形例を示す要部平面図である。
【図１４】本発明のリードフレームを用いた他のワイヤボンディング工程を示す平面図である。
【図１５】本発明のリードフレームを用いた他のワイヤボンディング工程を示す図１４のＣ−Ｃ間断面図である。
【図１６】本発明のリードフレームを用いた他の樹脂封止工程を示す断面図である。
【図１７】本発明に係る参考例のリードフレームを用いた他の半導体装置の概略構成を示す平面図である。
【図１８】本発明のリードフレームを用いた他の半導体装置の断面図である。
【図１９】本発明に係る参考例のリードフレームのダイパッド形状の変形例を示す概略平面図である。
【図２０】本発明に係る参考例のリードフレームのダイパッドの変形例を示す概略平面図である。
【符号の説明】
１…リードフレーム、２…ダイパッド、３…半導体チップ搭載部位、４…支持リード、５…接着テープ、６…リード、７…外枠、８…枠体、９…ダムバー、１０…ガイド孔、１１…半導体チップ、１２…電極パッド、１３…ワイヤ、１４…モールド金型、１５…ゲート、１６…封止樹脂、１７…キャビティ、１８…パッケージ、１９…半導体装置、２０…切欠部、２１…開口部。
【発明の属する技術分野】
本発明は、リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置、特に半導体装置のリフロークラック耐性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来の表面実装型の樹脂封止型半導体装置では、表面実装後の耐湿性の低下が重要な問題となっている。
【０００３】
すなわち、前記樹脂封止型半導体装置が大気中等から水分を吸湿してしまうと、リフロー半田付け時に加えられる熱により半導体装置のパッケージ内の接合界面、例えば半導体チップを搭載するダイパッドの裏面と前記パッケージを形成する樹脂との界面が剥離してしまい、その剥離面に水蒸気圧が作用することによりパッケージが膨張し、パッケージクラックを引き起こしてしまう。このようなパッケージクラックによって、水分や不純物がパッケージ内に侵入してしまい半導体チップを腐食させたり、前記クラックがパッケージ表面まで達したり、パッケージが膨れて変形すると外観不良となってしまう。
【０００４】
このような前記ダイパッドの裏面とモールド樹脂との界面の剥離を対策する技術としては、例えば前記ダイパッドに十文字のスリットを形成する技術がある。前記ダイパッドに十文字のスリットを形成することにより、スリット部分では前記ダイパッドに搭載される半導体チップと封止樹脂とが接着され、接合界面が剥離しにくい構造となる。このダイパッドに十文字のスリットを設ける技術としては例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術（上）」の２０６頁乃至２１６頁に記載されている。
【０００５】
しかし、近年は半導体チップの大チップ化及びパッケージの薄型化が進んできており、パッケージに占める半導体チップの面積が増大する傾向にある。そのため前述したようにダイパッドに十文字のスリットを用いて、前記半導体チップを搭載するダイパッドと封止樹脂との密着性を向上させることだけでは、リフロー半田付け時のパッケージクラックを良好に対策できなくなる恐れがあった。
【０００６】
また前記リフロー半田付け時のパッケージクラックの対策を目的とした技術として、ダイパッドの外形寸法をその上に搭載する半導体チップの外形寸法よりも小さく構成した技術としては、例えば特開平６―２１６３０３号公報がある。その概要としては、半導体チップの外形寸法よりも小さい外形寸法に構成したダイパッドに塗布された接着剤により半導体チップを搭載するように構成することにより、前記半導体チップと封止樹脂との接着面積を大きくするものである。また前記半導体チップとダイパッドとの接着強度を向上するために、前記ダイパッドの支持リードに該支持リードより幾分広い小パッドを形成し、樹脂封止の際の溶融された樹脂の流動によるダイパッドの変動を防止する旨の記載もある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したように半導体チップより小さく構成されたダイパッドにより半導体チップを搭載するように構成した場合においては、前記支持リードに設けられた小パッドにより前記ダイパッドと半導体チップとの接着面積を補強しているが、前記ダイパッドへの半導体チップ搭載後の樹脂封止工程においてパッケージを形成する際、溶融された封止樹脂の流動により半導体チップ或いは半導体チップを搭載するダイパッドを変動させてしまう恐れがある。このような半導体チップ及びダイパッドの変動によっては、半導体チップとダイパッドとの剥離、或いはダイパッドの変動に伴うワイヤの露出の不良も発生してしまう。
【０００８】
また前記半導体チップと前記ダイパッドとの接着面積が少ないため、前記半導体チップの電極パッドとリードとのワイヤボンディング処理時において、リードフレームを保持した状態で、超音波振動を引加しながらワイヤを半導体チップに圧着する際に、前記超音波振動が良好に引加されない恐れもある。それにより、半導体チップの電極パッドとリードとを結線したワイヤが良好に接着されず、ワイヤ剥がれ等の不良を引き起こしてしまう。
【０００９】
さらに前記半導体チップを前記ダイパッドに搭載する際に小さいパッドに接着剤を塗布しているため、ディスペンサ等による塗布位置にもある程度高い精度が要求され、塗布された接着剤により半導体チップを接着する際に前記ダイパッドから接着剤が漏れてしまう恐れもある。
【００１０】
そこで、本発明の目的は、リフロークラック耐性を向上させることができ、かつ半導体チップを良好に搭載することができる技術を提供することである。
【００１１】
また、本発明の他の目的は、半導体チップをフェイスダウンボンディングによりダイパッドに搭載可能な技術を提供することである。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１４】
すなわち、略四角形の板状で一面に所定の回路が形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドを支持する複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続された複数のリードと、前記半導体チップ及び前記リードの電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置及びそれに用いられるリードフレームにおいて、前記ダイパッドは略十字状に形成され、かつ前記ダイパッドの半導体チップの搭載面に絶縁性の接着テープを有しており、前記半導体チップが前記接着テープを介してダイパットに搭載されるものである。
【００１５】
前記略十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成したものである。
【００１６】
前記略十字状のダイパッドが、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載しているものである。
【００１７】
前記半導体チップが、その一面を前記ダイパッドの搭載面に搭載され、かつ該半導体チップの略対角線上を固定するように配置されるものである。
【００１８】
前記ダイパッドが、その搭載面から他面に開口する開口部を有しているものである。
【００１９】
また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの一面に半導体チップを搭載する絶縁性の接着テープとからなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられた接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するものである。
【００２０】
前記半導体装置の製造方法において、前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載する。
【００２１】
前記半導体装置の製造方法において、前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に、前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工されている。
【００２２】
上述した手段によれば、略四角形の板状で一面に所定の回路が形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドを支持する複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続された複数のリードと、前記半導体チップ及び前記リードの電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置及びそれに用いられるリードフレームにおいて、前記ダイパッドは略十字状に形成され、かつ前記ダイパッドの半導体チップの搭載面に絶縁性の接着テープを有しており、前記半導体チップが絶縁性の前記接着テープを介してダイパットに搭載されるように構成したことにより、前記半導体チップと前記ダイパッドとの接着面積を確保しつつ、前記半導体チップと封止樹脂との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上できる。
【００２３】
また前記十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成し、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載するように構成したことにより、前記半導体チップはその略対角線上を前記ダイパッドにより固定されるため、前記半導体チップをダイパッドに良好に搭載することができる。
【００２４】
前記半導体チップが、その一面を前記ダイパッドの搭載面にフェイスダウンで搭載され、かつ前記半導体チップの略対角線上を固定するように配置されることにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記リードフレームを良好に保持することができ、超音波振動の引加が良好に行われるため、前記電極パッドとリードとの接続強度を向上できる。
【００２５】
前記ダイパッドが、その半導体チップ搭載面から他面に開口する開口部を設けるように構成したことにより、半導体チップと封止樹脂との接着面積をさらに大きくし、接着強度を向上することができる。
【００２６】
また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとからなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられた接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するように構成したことにより、前記リードフレームに前記半導体チップを容易に搭載することができ、かつ前記半導体チップとダイパッドとの接着強度を確保しつつ、半導体チップと封止樹脂との接着面積を大きくすることができる。
【００２７】
また前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載することにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記半導体チップ上に配置されるダイパッドにより半導体チップを良好に保持することができるため、半導体チップへ超音波振動の引加を良好に行うことができる。
【００２８】
さらに前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工することにより、前記モールド金型へ注入される封止樹脂の流動を前記モールド金型の上下の空間で略均一化することができ、良好にパッケージを形成することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００３０】
尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３１】
（参考例１）
本参考例ではＱＦＰ（Quad Flat Package）の半導体装置に適用した場合について説明する。図１は本発明の一実施形態であるリードフレームにおける単位フレーム構成示す平面図であり、前記単位フレームは所定の方向に複数個、連設されている。
【００３２】
前記リードフレーム１はその中心位置にダイパッド２が配置されており、前記ダイパッド２には所定の回路が形成された半導体チップが搭載される。本実施形態ではダイパッド２が、例えば略十字形状（または×字形状ともいう）に構成されている。そして、前記十字形状に構成されたダイパッド２には、図１の点線枠の半導体チップ搭載部位３に示すように、前記四角形の板状である半導体チップの略対角線上を接着固定される。また前記十字形状のダイパッド２は前記十字形状の突出部分がそれぞれ支持リード４に接続されており、前記支持リード４により前記リードフレーム１に支持されている。また、前記ダイパッド２は例えば前記支持リード４のリード幅より幅広に形成されており、前記半導体チップと前記ダイパッド２との接着強度を確保するように構成されている。そして前記ダイパッド２の搭載面、つまりは半導体チップを搭載する側の面には前記半導体チップをダイパッド２に接着固定するための接着テープ５が設けられている。前記接着テープ５は前記ダイパッド２と略同一の形状に構成されており、例えばポリイミド系樹脂基板の両面に接着剤層を設けたテープ等により半導体チップを接着固定するように構成されている。また前記接着テープ５は熱可塑性ポリイミドによるテープを用いて前記半導体チップを熱圧着することにより搭載するように構成してもよい。
【００３３】
そして前記ダイパッド２の周囲には、前記ダイパッド２に搭載される半導体チップの電極パッドとワイヤ等により電気的に接続されるリード６の一端であるインナー部が複数配置されている。前記リード６の他端であるアウター部は前記リードフレーム１の外枠７或いは枠部８に接続され、前記複数のリード６はリードフレーム１に支持されている。また、前記複数のリード６は枠状に形成されたダムバー９にそれぞれ接続されている。前記ダムバー９は前記リードフレーム１に形成されるパッケージを取り囲む程度の大きさで配置されており、前記樹脂封止の際に注入される封止樹脂の流出を防止している。また前記外枠７にはリードフレーム１の搬送及び位置決めをするための位置決め孔１０が所定の間隔で形成されている。
【００３４】
このようなリードフレーム１は、例えば４２アロイ或いはＣｕ（銅）等からなる薄板状の基板をエッチング或いは打ち抜き加工することにより、所望の形状に構成している。
【００３５】
次に前述したように構成されたリードフレームを用いた半導体装置の製造方法の一例について簡単に説明する。
【００３６】
まず、図１に示すように前記十字形状のダイパッド２で、該ダイパッド２の一面に接着テープ５が設けられたリードフレーム１が準備されている。
【００３７】
そして半導体装置の製造に用いられる半導体チップ１１は略四角形の板状で一面に所定の回路が形成されており、前記半導体チップの一面には電極パッド１２が複数個、設けられている。
【００３８】
図２はダイボンディング工程を示す概略構成図であり、前記半導体チップ１１は図２に示すように、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の搭載面に半導体チップを固定する絶縁性の接着テープ５とからなるリードフレーム１の所定部位へ搭載される。この時、前記半導体チップ１１は例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、前記半導体チップ１１の他面、つまりは回路形成面とは反対の面を、前記ダイパッド２が略対角線上に配置されるように位置決めされ、前記ダイパッド２の搭載面に設けられた接着テープ５により接着固定される。そのため、半導体チップをその他面の略対角線上に沿って、前記支持リード４より幅広に形成された略十字形状のダイパッド２に接着固定するように構成することにより、前記半導体チップ１１をダイパッド２に容易にかつ良好に接着固定することができる。尚、本実施形態のようにダイパッド２を略十字形状に構成したリードフレーム１では、半導体チップ１１の対角線上に沿って半導体チップ１１を固定するため、図３に示すように大きさの異なる半導体チップも良好に搭載することができる。このように大きさの異なる半導体チップを一種類のフレームで共用化することもができ、リードフレームの汎用性を向上できる。さらに前記リードフレーム１に予め接着テープ５を設け、前記接着テープ５により半導体チップを固定しているため接着剤等の液ダレもなく容易に固定できる。
【００３９】
そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、Ａｕ（金）或いはＣｕ（銅）等からなるワイヤ１３によって結線されることにより電気的に接続される。このワイヤボンディング工程では、前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し、接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。図４及び図５はワイヤボンディング工程を示す図であり、図４及び図５に示すように全てのリード６と電極パッド１２を結線することにより、前記電極パッド１２とリードがワイヤ１３により電気的に接続される。
【００４０】
図６は半導体装置の樹脂封止工程を示す断面図であり、ワイヤボンディングの完了したリードフレーム１は、上下で一対となるモールド金型１４によって型締めされる。そして型締めされたモールド金型１４にゲート１５から溶融された樹脂、例えばエポキシ樹脂等の封止樹脂１６を、半導体装置のパッケージの外形を型取るキャビティ１７に注入し、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。前記モールド金型１４のキャビティ１７への前記封止樹脂１６が充填された後、その状態で数分間保持すると前記封止樹脂１６はモールド金型１４からの熱により硬化され、リードフレームにパッケージ１８が形成される。本実施形態では半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の他面をその対角線上に沿って固定しているため、前記半導体チップの他面と前記ダイパッド２との接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。さらに前記半導体チップ１１の他面と封止樹脂１６との接着面積を大きくできる。
【００４１】
また図７は前記ダイパッドをダウンセット加工したリードフレームを用いた場合の樹脂封止工程を示す断面図である。図７に示すように前記リードフレーム１のダイパッド２をダウンセット加工、例えば前記ダイパッド２の半導体チップ搭載面がリード６のインナー部の他面より下方に位置するようにを加工するように構成してもよい。このようにダイパッド２をダウンセット加工することにより、前記モールド金型１４へ封止樹脂１６を注入する際に前記リードフレーム１を型締めしたモールド金型１４のキャビティ１７の上側の空間と下側の空間とを略均一にすることができる。さらに前記モールド金型１４へ注入される封止樹脂１６の流動を前記キャビティの上下の空間で略均一化することができるため、前記パッケージ１８へのボイドの発生を低減でき、リードフレームにパッケージ１８を良好に形成することができる。
【００４２】
図８及び図９は樹脂封止の完了したリードフレームの構成を示す図であり、リードフレーム１は前記モールド金型１４より取り出され、前記リードフレーム１に半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。
【００４３】
前記パッケージ１８の形成されたリードフレーム１は、切断・成形工程において複数のリード６のアウター部が各々独立するように外枠７、枠体８、及びダムバー９等が切断加工により除去される。前記パッケージ１８から突出した複数のリード６のアウター部は図示しない成形金型によりガルウイング形状に成形される。そして図１０及び図１１に示されように、略四角形のパッケージ１８の４方向からそれぞれガルウイング形状に成形された複数本のリードが突出するＱＦＰの半導体装置１９が得られる。
【００４４】
このように、半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップの他面をその対角線上に沿って固定しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、前記半導体チップの他面と封止樹脂との接着面積が大きくすることができ、半導体チップとパッケージの密着性を向上できる半導体装置が得られる。そのため半導体装置の半導体チップとパッケージの密着性を向上することにより、リフロークラック耐性を向上することができる。
【００４５】
（実施形態１）
次に前記参考例１と同様に構成されたリードフレーム１を用いた他の半導体装置の製造方法について簡単に説明する。
【００４６】
前記参考例１と同様に半導体チップ１１は、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の一面に半導体チップを搭載する絶縁性の接着テープ５とからなるリードフレーム１へ搭載される。
【００４７】
参考例では前記半導体チップ１１が、例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、半導体チップ１１の一面、つまりは回路形成された面を、前記ダイパッド２が略対角線上に配置されるように位置決めし、前記ダイパッド２の搭載面に設けられた絶縁性の接着テープ５により、フェイスダウンボンディングで搭載される。この時、前記十字形状に形成されたダイパッド２は前記半導体チップ１１の電極パッド１２の位置を避けるように接着固定されている。前記フェイスダウンボンディングによりダイパッド２に接着固定された半導体チップ１１は例えば図１２に示されるように構成される。
【００４８】
また半導体チップ１１をフェイスダウンボンディングにより前記ダイパッド２に接着固定しているため、半導体チップ１１の電極パッド１２の配置、例えば前記電極パッド１２が前記ダイパッドと重なってしまう配置の場合には、本実施形態の図１３に示すように前記十字形状のダイパッド２に切欠部２０を形成し、前記電極パッド１２の位置を避けて、前記半導体チップ１１を略対角線上に沿って、絶縁性の接着テープ５により接着固定するように構成してもよい。このように前記ダイパッドに切欠部２０を形成することにより、ワイヤボンディング工程での妨げとなることなく電極パッド１２が露出され、容易に半導体チップを搭載することができる。尚、前記ダイパッド２に前記切欠部２０を形成する替わりに、ダイパッドに図示しない電極パッドが完全に露出するような開口部を設けるように構成することも可能である。この切欠部２０或いは電極パッド用開口部を設けることにより、半導体チップと封止樹脂との接着面積をより大きくすることができる。
【００４９】
そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、ワイヤ１３によって結線されることにより電気的に接続される。本実施形態においては前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。このようなワイヤボンディングの際に、図１４及び図１５に示されるように前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記半導体チップ１１上をダイパッドにより確実に保持固定することができる。このように半導体チップを確実に保持固定できることにより、前記ワイヤ１３を前記電極パッド１２に接合する際に、超音波振動の引加を良好に行うことができ、前記ワイヤ１３の接合強度を向上させることができる。
【００５０】
そして全てのリード６と電極パッド１２を結線され、ワイヤボンディングの完了したリードフレーム１は、参考例１と同様に、モールド金型１４によって型締めされ、ゲート１５から溶融された封止樹脂１６を注入することにより、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。
前記半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の一面をその対角線上に沿って固定しているため、前記半導体チップの一面と前記ダイパッドとの接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。尚、本実施形態においても前記リードフレーム１のダイパッド２をダウンセット加工したものを用いるように構成してもよい。
【００５１】
そして、樹脂封止の完了したリードフレーム１は図１６に示すように半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。
【００５２】
前記パッケージ１８の形成されたリードフレーム１は、切断・成形されることにより図１７及び図１８に示すようなＱＦＰの半導体装置１９が得られる。
【００５３】
このように半導体チップ１１を搭載するダイパッド２が略十字形状に構成され、前記ダイパッドに前記半導体チップの一面を、その対角線上に沿って固定するように搭載しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、リフロークラック耐性を向上できる半導体装置が得られる。さらに前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記ワイヤ１３を前記電極パッド１２に接合する際に超音波振動の引加を良好に行うことができ、半導体装置の信頼性の向上できる。
【００５４】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば本実施形態ではリードフレームのダイパッドを図１等に示すような十字形状に構成した場合について説明したが、半導体チップの対角線上に沿って半導体チップを接着固定できるものであればどのような構成でもよく、例えば図１９（ａ）〜（ｃ）に示すような形状でもよい。
【００５５】
また前記ダイパッドを、図２０に示すように前記リードフレーム１のダイパッド２及び接着テープ５に、その搭載面から他面に開口する開口部２１を設けるように構成することにより、前記ダイパッド２に搭載される半導体チップ１１とパッケージ１８との接着面積をさらに大きくし、密着性を向上させることも可能である。
【００５６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００５７】
すなわち、半導体装置のリードフレーム及びその製造技術において、所定の回路が形成された半導体チップ１１を搭載するダイパッド２が略十字形状に形成され、かつ前記ダイパッド２の半導体チップ搭載面に絶縁性の接着テープ５を有しており、前記半導体チップ１１が絶縁性の接着テープ５を介してダイパッド２に搭載されるように構成したことにより、前記半導体チップ１１と前記ダイパッド２との接着面積を確保しつつ、前記半導体チップ１１と封止樹脂１６との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上することができる。さらに半導体装置のリフロークラック耐性を向上できるため、半導体装置の信頼性を向上することができる。
【００５８】
また前記ダイパッドを略十字形状に構成したことにより、該ダイパッドに異なる大きさの半導体チップを搭載可能となり、リードフレームの共用化することができ、フレーム数の削減により製造コストの低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る参考例１のリードフレームの構成を示す概略平面図である。
【図２】本発明に係る参考例１のリードフレームのダイパッドへの半導体チップの搭載工程を示す要部平面図である。
【図３】本発明に係る参考例１のリードフレームへの異なる大きさの半導体チップの搭載工程を示す要部断面図である。
【図４】リードフレームのワイヤボンディング工程を示す平面図である。
【図５】リードフレームのワイヤボンディング工程を示す図４のＡ−Ａ間断面図である。
【図６】リードフレームの樹脂封止工程を示す断面図である。
【図７】ダイパッドがダウンセット加工されたリードフレームの樹脂封止工程を示す断面図である。
【図８】樹脂封止工程完了後のリードフレームの構成を示す概略平面図である。
【図９】樹脂封止工程完了後のリードフレームの構成を示す図８のＢ−Ｂ間断面図である。
【図１０】本発明に係る参考例１のリードフレームを用いた半導体装置の概略平面図である。
【図１１】本発明に係る参考例１のリードフレームを用いた半導体装置の断面図である。
【図１２】本発明に係る参考例のリードフレームを用いた他の半導体チップ搭載工程を示す要部平面図である。
【図１３】本発明のリードフレームを用いた他の半導体チップ搭載工程の変形例を示す要部平面図である。
【図１４】本発明のリードフレームを用いた他のワイヤボンディング工程を示す平面図である。
【図１５】本発明のリードフレームを用いた他のワイヤボンディング工程を示す図１４のＣ−Ｃ間断面図である。
【図１６】本発明のリードフレームを用いた他の樹脂封止工程を示す断面図である。
【図１７】本発明に係る参考例のリードフレームを用いた他の半導体装置の概略構成を示す平面図である。
【図１８】本発明のリードフレームを用いた他の半導体装置の断面図である。
【図１９】本発明に係る参考例のリードフレームのダイパッド形状の変形例を示す概略平面図である。
【図２０】本発明に係る参考例のリードフレームのダイパッドの変形例を示す概略平面図である。
【符号の説明】
１…リードフレーム、２…ダイパッド、３…半導体チップ搭載部位、４…支持リード、５…接着テープ、６…リード、７…外枠、８…枠体、９…ダムバー、１０…ガイド孔、１１…半導体チップ、１２…電極パッド、１３…ワイヤ、１４…モールド金型、１５…ゲート、１６…封止樹脂、１７…キャビティ、１８…パッケージ、１９…半導体装置、２０…切欠部、２１…開口部。
Claims (5)
- 四角形の板状で所定の回路及び複数の電極パッドが表面に形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドから伸びる複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続される複数のリードと、前記半導体チップ及び前記リードの前記電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置において、
前記ダイパッドは十字形状に形成され、かつ前記ダイパッドの半導体チップ搭載面に絶縁性の接着テープを有しており、前記半導体チップはその表面が前記接着テープを介して前記ダイパットに搭載され、前記電極パッドと前記ダイパッドとは重ならないように前記ダイパッドに切り欠き部が形成されていることを特徴とする半導体装置。 - 前記十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成されていることを特徴とする請求項１記載の半導体装置。
- 前記ダイパッドが、その搭載面から他面に開口する開口部を有していることを特徴とする請求項１記載の半導体装置。
- 切り欠き部を有し、四角形の板状で所定の回路及び複数の電極パッドが表面に形成された半導体チップを搭載する十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとを有するリードフレームを準備する工程と、
前記十字形状のダイパッドに半導体チップを該半導体チップの対角線上に配置するように位置決めし、前記半導体チップ表面の前記電極パッドが前記ダイパッドの切り欠き部から露出するように搭載面に設けられた絶縁性の接着テープにより搭載する工程と、
前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、
前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に、前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを同一にするようにダウンセット加工されていることを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21683798A JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21683798A JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005085161A Division JP2005223352A (ja) | 2005-03-24 | 2005-03-24 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000049272A JP2000049272A (ja) | 2000-02-18 |
| JP2000049272A5 JP2000049272A5 (ja) | 2005-02-10 |
| JP3716101B2 true JP3716101B2 (ja) | 2005-11-16 |
Family
ID=16694688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21683798A Expired - Fee Related JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716101B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| US6856075B1 (en) | 2001-06-22 | 2005-02-15 | Hutchinson Technology Incorporated | Enhancements for adhesive attachment of piezoelectric motor elements to a disk drive suspension |
| JP4055158B2 (ja) | 2003-05-28 | 2008-03-05 | ヤマハ株式会社 | リードフレーム及びリードフレームを備えた半導体装置 |
| JP2005286355A (ja) * | 2005-06-23 | 2005-10-13 | Renesas Technology Corp | 半導体装置 |
| JP2010109234A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
-
1998
- 1998-07-31 JP JP21683798A patent/JP3716101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049272A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255550B1 (ko) | 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법 | |
| US5696033A (en) | Method for packaging a semiconductor die | |
| US5637913A (en) | Leadframe semiconductor integrated circuit device using the same and method of and process for fabricating the two | |
| JP3255646B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3285815B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| KR100674548B1 (ko) | 반도체 장치 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JP3535760B2 (ja) | 樹脂封止型半導体装置，その製造方法及びリードフレーム | |
| JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3443406B2 (ja) | 樹脂封止型半導体装置 | |
| JP3507819B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2000124384A (ja) | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |