JP2000124384A - 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 - Google Patents
半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法Info
- Publication number
- JP2000124384A JP2000124384A JP10294909A JP29490998A JP2000124384A JP 2000124384 A JP2000124384 A JP 2000124384A JP 10294909 A JP10294909 A JP 10294909A JP 29490998 A JP29490998 A JP 29490998A JP 2000124384 A JP2000124384 A JP 2000124384A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- mounting portion
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードフレームの共用化及び半導体装置のリフ
ロークラック耐性を向上させると共に、接着剤の漏れ及
び接着剤不足等を防止し、半導体チップを良好に搭載す
る。 【解決手段】樹脂封止型半導体装置及びその製造方法に
おいて、ダイパッド２が、その上に搭載される半導体チ
ップ１３の外形寸法（チップサイズ）より小さく形成さ
れ、かつ前記ダイパッド２の半導体チップ１３の搭載面
に段差部４を形成し、前記半導体チップ１３を前記ダイ
パッド２に接着剤１１を介して搭載するように構成した
ことにより、リードフレームの共用化及び半導体装置の
リフロークラック耐性を向上すると共に、前記小さい外
形寸法のチップ搭載部上に、より多くの接着剤を供給す
ることができ、かつ前記半導体チップと前記チップ搭載
部とを良好に接着固定することができ、半導体装置の信
頼性の向上を図ることができる。
ロークラック耐性を向上させると共に、接着剤の漏れ及
び接着剤不足等を防止し、半導体チップを良好に搭載す
る。 【解決手段】樹脂封止型半導体装置及びその製造方法に
おいて、ダイパッド２が、その上に搭載される半導体チ
ップ１３の外形寸法（チップサイズ）より小さく形成さ
れ、かつ前記ダイパッド２の半導体チップ１３の搭載面
に段差部４を形成し、前記半導体チップ１３を前記ダイ
パッド２に接着剤１１を介して搭載するように構成した
ことにより、リードフレームの共用化及び半導体装置の
リフロークラック耐性を向上すると共に、前記小さい外
形寸法のチップ搭載部上に、より多くの接着剤を供給す
ることができ、かつ前記半導体チップと前記チップ搭載
部とを良好に接着固定することができ、半導体装置の信
頼性の向上を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップのサ
イズより小さく構成されたダイパッドを有する半導体装
置及びその製造方法に適用して有効な技術に関するもの
である。
イズより小さく構成されたダイパッドを有する半導体装
置及びその製造方法に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】従来、半導体装置の製造に用いられるリ
ードフレームでは、ダイパッドが、該ダイパッドに搭載
される半導体チップの外形寸法（以下、チップサイズと
いう）より若干大きく構成されており、前記リードフレ
ームの前記ダイパッドが前記搭載される半導体チップの
チップサイズに対応して形成されていた。前記ダイパッ
ドを半導体チップのチップサイズより若干大きく構成し
たリードフレームを用いた半導体装置では、前記半導体
装置が大気中等から水分を吸湿してしまうと、リフロー
半田付け時に加えられる熱により半導体装置のパッケー
ジ内の接合界面、例えば半導体チップを搭載するダイパ
ッドの裏面と前記パッケージを形成する樹脂との界面が
剥離してしまい、その剥離面に水蒸気圧が作用すること
によりパッケージが膨張し、パッケージクラックを引き
起こしてしまう。そのため、半導体装置のリフロークラ
ック耐性の向上が必要であった。
ードフレームでは、ダイパッドが、該ダイパッドに搭載
される半導体チップの外形寸法（以下、チップサイズと
いう）より若干大きく構成されており、前記リードフレ
ームの前記ダイパッドが前記搭載される半導体チップの
チップサイズに対応して形成されていた。前記ダイパッ
ドを半導体チップのチップサイズより若干大きく構成し
たリードフレームを用いた半導体装置では、前記半導体
装置が大気中等から水分を吸湿してしまうと、リフロー
半田付け時に加えられる熱により半導体装置のパッケー
ジ内の接合界面、例えば半導体チップを搭載するダイパ
ッドの裏面と前記パッケージを形成する樹脂との界面が
剥離してしまい、その剥離面に水蒸気圧が作用すること
によりパッケージが膨張し、パッケージクラックを引き
起こしてしまう。そのため、半導体装置のリフロークラ
ック耐性の向上が必要であった。
【０００３】また少量多品種の製品、例えばＡＳＩＣ
（Application Specific IntegratedCircuit）等では、
搭載される半導体チップのチップサイズに対応してリー
ドフレームを準備する必要があり、リードフレームの共
用化が図れず、製造コストの上昇を招いていた。
（Application Specific IntegratedCircuit）等では、
搭載される半導体チップのチップサイズに対応してリー
ドフレームを準備する必要があり、リードフレームの共
用化が図れず、製造コストの上昇を招いていた。
【０００４】このような半導体装置のリフロークラック
耐性の向上及びリードフレームの共用化を図ることを目
的とした技術としては、例えば特開平６―２１６３０３
号公報に開示されている。その概要としては、半導体チ
ップのチップサイズよりも小さく構成したダイパッドに
塗布された接着剤により半導体チップを搭載することに
より、前記半導体チップと封止樹脂との接着面積を大き
くし、半導体装置のリフロークラック耐性を向上、さら
には前記半導体チップのチップサイズより小さく構成し
たダイパッドに半導体チップを搭載することによりリー
ドフレームの共用化を図るものである。また前記半導体
チップとダイパッドとの接着強度を向上するために、前
記ダイパッドの支持リードに該支持リードより幾分広い
小パッドを形成し、樹脂封止の際の溶融された樹脂の流
動によるダイパッドの変動を防止するものである。
耐性の向上及びリードフレームの共用化を図ることを目
的とした技術としては、例えば特開平６―２１６３０３
号公報に開示されている。その概要としては、半導体チ
ップのチップサイズよりも小さく構成したダイパッドに
塗布された接着剤により半導体チップを搭載することに
より、前記半導体チップと封止樹脂との接着面積を大き
くし、半導体装置のリフロークラック耐性を向上、さら
には前記半導体チップのチップサイズより小さく構成し
たダイパッドに半導体チップを搭載することによりリー
ドフレームの共用化を図るものである。また前記半導体
チップとダイパッドとの接着強度を向上するために、前
記ダイパッドの支持リードに該支持リードより幾分広い
小パッドを形成し、樹脂封止の際の溶融された樹脂の流
動によるダイパッドの変動を防止するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たように半導体チップのサイズより小さく形成されたダ
イパッドに半導体チップを搭載するように構成した技術
においては、前記ダイパッドのサイズが小さいため、前
記ダイパッドへの接着剤の供給量の管理が難しい。つま
りは前記ダイパッドへの接着剤の供給量が多くなってし
まうと、図２１（ａ）に示すように前記ダイパッドに供
給された接着剤が、その上に搭載された半導体チップに
より押し広げられ、前記ダイパッドから接着剤が漏れ出
してしまう。このダイパッドから漏れた接着剤によって
は前記ダイパッドの裏面等の汚染を招いてしまい、封止
工程でパッケージを形成する際に前記パッケージを形成
する樹脂と前記ダイパッドとの接着強度が低下してしま
う。このような樹脂とダイパッドとの接着強度の低下に
よって、半導体装置のリフロークラック耐性が低下して
しまい、リフロークラックを発生してしまう恐れがあっ
た。
たように半導体チップのサイズより小さく形成されたダ
イパッドに半導体チップを搭載するように構成した技術
においては、前記ダイパッドのサイズが小さいため、前
記ダイパッドへの接着剤の供給量の管理が難しい。つま
りは前記ダイパッドへの接着剤の供給量が多くなってし
まうと、図２１（ａ）に示すように前記ダイパッドに供
給された接着剤が、その上に搭載された半導体チップに
より押し広げられ、前記ダイパッドから接着剤が漏れ出
してしまう。このダイパッドから漏れた接着剤によって
は前記ダイパッドの裏面等の汚染を招いてしまい、封止
工程でパッケージを形成する際に前記パッケージを形成
する樹脂と前記ダイパッドとの接着強度が低下してしま
う。このような樹脂とダイパッドとの接着強度の低下に
よって、半導体装置のリフロークラック耐性が低下して
しまい、リフロークラックを発生してしまう恐れがあっ
た。
【０００６】また前記ダイパッドへの接着剤の供給量が
不足してしまう場合には、図２１（ｂ）に示すように前
記半導体チップとダイパッドとの接着強度が低下してし
まう。このように前記接着強度が低い半導体チップは、
次のワイヤボンディング工程でのワイヤボンディング処
理時の振動等によりダイパッドから剥離してしまう。ま
た前記ワイヤボンディング処理時に前記半導体チップが
剥離しない場合にもモールド工程でのモールド時にモー
ルド金型に注入される溶融された樹脂の流動等によりダ
イパッドから剥離してしまう恐れもあった。
不足してしまう場合には、図２１（ｂ）に示すように前
記半導体チップとダイパッドとの接着強度が低下してし
まう。このように前記接着強度が低い半導体チップは、
次のワイヤボンディング工程でのワイヤボンディング処
理時の振動等によりダイパッドから剥離してしまう。ま
た前記ワイヤボンディング処理時に前記半導体チップが
剥離しない場合にもモールド工程でのモールド時にモー
ルド金型に注入される溶融された樹脂の流動等によりダ
イパッドから剥離してしまう恐れもあった。
【０００７】そのため、前記半導体チップのチップサイ
ズより小さく構成されたダイパッドと半導体チップとの
接着強度を確保するためには、前記小さいダイパッド
に、より多くの接着剤を接着剤漏れさせないように供給
する必要があった。
ズより小さく構成されたダイパッドと半導体チップとの
接着強度を確保するためには、前記小さいダイパッド
に、より多くの接着剤を接着剤漏れさせないように供給
する必要があった。
【０００８】そこで、本発明の目的は、リードフレーム
の共用化及び半導体装置のリフロークラック耐性を向上
させると共に、接着剤の漏れ及び接着剤不足等を防止
し、半導体チップを良好に搭載することができる技術を
提供することである。
の共用化及び半導体装置のリフロークラック耐性を向上
させると共に、接着剤の漏れ及び接着剤不足等を防止
し、半導体チップを良好に搭載することができる技術を
提供することである。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
【００１１】すなわち、樹脂封止型半導体装置及びその
製造方法において、前記チップ搭載部（ダイパッド）が
その上に搭載される半導体チップの外形寸法（チップサ
イズ）より小さく形成され、かつ前記チップ搭載部の半
導体チップの搭載面に段差部を形成し、前記半導体チッ
プを前記チップ搭載部に接着剤を介して搭載するように
構成したものである。
製造方法において、前記チップ搭載部（ダイパッド）が
その上に搭載される半導体チップの外形寸法（チップサ
イズ）より小さく形成され、かつ前記チップ搭載部の半
導体チップの搭載面に段差部を形成し、前記半導体チッ
プを前記チップ搭載部に接着剤を介して搭載するように
構成したものである。
【００１２】また前記チップ搭載部を支持する支持リー
ドが前記チップ搭載部に搭載される半導体チップの角部
近傍に対応する部位を通るように配置され、かつ前記支
持リードの前記部位に半導体チップを接着固定する補強
部を有するものである。
ドが前記チップ搭載部に搭載される半導体チップの角部
近傍に対応する部位を通るように配置され、かつ前記支
持リードの前記部位に半導体チップを接着固定する補強
部を有するものである。
【００１３】さらに前記補強部が、前記チップ搭載部に
搭載される半導体チップの搭載面に段差部を有するもの
である。
搭載される半導体チップの搭載面に段差部を有するもの
である。
【００１４】上述した手段によれば、樹脂封止型半導体
装置及びその製造方法において、前記チップ搭載部がそ
の上に搭載される半導体チップの外形寸法より小さく形
成することにより、リードフレームに同一の電極パッド
数で異なる外形寸法の半導体チップを搭載することがで
き、リードフレームの共用化が図れる。また前記チップ
搭載部に搭載される半導体チップと、半導体装置のパッ
ケージを形成する樹脂との接触面積が大きくなるため、
リフロークラック耐性を向上することができる。さらに
前記チップ搭載部がその上に搭載される半導体チップの
外形寸法より小さく形成され、かつ前記チップ搭載部の
半導体チップの搭載面に段差部を形成し、前記半導体チ
ップを前記チップ搭載部に接着剤を介して搭載するよう
に構成したことによって、前記小さい外形寸法のチップ
搭載部上に、より多くの接着剤を供給することができ、
かつ前記チップ搭載部と接着剤との接着面積も大きくす
ることができ、前記半導体チップと前記チップ搭載部と
を良好に接着固定することができる。
装置及びその製造方法において、前記チップ搭載部がそ
の上に搭載される半導体チップの外形寸法より小さく形
成することにより、リードフレームに同一の電極パッド
数で異なる外形寸法の半導体チップを搭載することがで
き、リードフレームの共用化が図れる。また前記チップ
搭載部に搭載される半導体チップと、半導体装置のパッ
ケージを形成する樹脂との接触面積が大きくなるため、
リフロークラック耐性を向上することができる。さらに
前記チップ搭載部がその上に搭載される半導体チップの
外形寸法より小さく形成され、かつ前記チップ搭載部の
半導体チップの搭載面に段差部を形成し、前記半導体チ
ップを前記チップ搭載部に接着剤を介して搭載するよう
に構成したことによって、前記小さい外形寸法のチップ
搭載部上に、より多くの接着剤を供給することができ、
かつ前記チップ搭載部と接着剤との接着面積も大きくす
ることができ、前記半導体チップと前記チップ搭載部と
を良好に接着固定することができる。
【００１５】また前記チップ搭載部を支持する支持リー
ドが前記チップ搭載部に搭載される半導体チップの角部
近傍に対応する部位を通るように配置され、かつ前記支
持リードの前記部位に半導体チップを接着固定する補強
部を設けるように構成したことにより、前記半導体チッ
プをチップ搭載部に、より良好に接着固定することがで
き、前記チップ搭載部の変動を防止することができる。
ドが前記チップ搭載部に搭載される半導体チップの角部
近傍に対応する部位を通るように配置され、かつ前記支
持リードの前記部位に半導体チップを接着固定する補強
部を設けるように構成したことにより、前記半導体チッ
プをチップ搭載部に、より良好に接着固定することがで
き、前記チップ搭載部の変動を防止することができる。
【００１６】さらに前記補強部が、前記チップ搭載部に
搭載される半導体チップの搭載面に段差部を設けるよう
に構成したことにより、前記チップ搭載部と同様に、前
記小さい面積の補強部上に、より多くの接着剤を供給す
ることができ、かつ前記半導体チップと前記チップ搭載
部との接着固定を補強できる。
搭載される半導体チップの搭載面に段差部を設けるよう
に構成したことにより、前記チップ搭載部と同様に、前
記小さい面積の補強部上に、より多くの接着剤を供給す
ることができ、かつ前記半導体チップと前記チップ搭載
部との接着固定を補強できる。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
図面を用いて説明する。
【００１８】尚、本発明の実施形態を説明するための全
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００１９】（実施形態１）本実施形態では本発明をＱ
ＦＰ（Quad Flat Package）の半導体装置に適用した場
合について説明する。図１は本発明の一実施形態である
リードフレームの単位フレームの構成を示す平面図であ
る。前記リードフレーム１は前記単位フレームが所定の
方向に複数個、連設されるように構成されている。
ＦＰ（Quad Flat Package）の半導体装置に適用した場
合について説明する。図１は本発明の一実施形態である
リードフレームの単位フレームの構成を示す平面図であ
る。前記リードフレーム１は前記単位フレームが所定の
方向に複数個、連設されるように構成されている。
【００２０】前記リードフレーム１はその中心位置にダ
イパッド２が配置されており、前記ダイパッド２には所
定の回路が形成された半導体チップが例えば点線枠のチ
ップ搭載位置３に示すように搭載される。本実施形態で
は前記ダイパッド２が例えば略円形状で直径３ｍｍ程度
の大きさに構成され、同一の電極パッド数でチップサイ
ズの異なる半導体チップを搭載可能なように、前記ダイ
パッド２が小さく形成されている。そして前記ダイパッ
ド２は図１及び図２に示すように所定の部位に段差部
４、例えば凹部４ａが前記ダイパッド２と同様に略円形
状に形成されている。このダイパッド２に形成される凹
部４ａは、例えば前記リードフレームの厚さが０．１５
ｍｍで約５０μｍの深さに形成される。そして前記ダイ
パッド２に形成された凹部４ａは半導体チップ搭載時に
ダイパッド２に供給された接着剤が溜まるように構成さ
れており、より多くの接着剤を前記ダイパッドに供給で
きる。前記ダイパッド２に設けられる凹部４ａは例えば
リードフレームをエッチングすることにより、容易に凹
部を形成することができる。尚、前記凹部４ａはプレス
加工により形成することも可能である。
イパッド２が配置されており、前記ダイパッド２には所
定の回路が形成された半導体チップが例えば点線枠のチ
ップ搭載位置３に示すように搭載される。本実施形態で
は前記ダイパッド２が例えば略円形状で直径３ｍｍ程度
の大きさに構成され、同一の電極パッド数でチップサイ
ズの異なる半導体チップを搭載可能なように、前記ダイ
パッド２が小さく形成されている。そして前記ダイパッ
ド２は図１及び図２に示すように所定の部位に段差部
４、例えば凹部４ａが前記ダイパッド２と同様に略円形
状に形成されている。このダイパッド２に形成される凹
部４ａは、例えば前記リードフレームの厚さが０．１５
ｍｍで約５０μｍの深さに形成される。そして前記ダイ
パッド２に形成された凹部４ａは半導体チップ搭載時に
ダイパッド２に供給された接着剤が溜まるように構成さ
れており、より多くの接着剤を前記ダイパッドに供給で
きる。前記ダイパッド２に設けられる凹部４ａは例えば
リードフレームをエッチングすることにより、容易に凹
部を形成することができる。尚、前記凹部４ａはプレス
加工により形成することも可能である。
【００２１】また本実施形態ではダイパッド２に段差部
４として凹部４ａを形成したが、図３及び図４に示すよ
うに略円形状に構成されたダイパッド２上に、その端部
近傍に沿って所定の深さで溝部４ｂを形成するように構
成してもよい。このように前記ダイパッド上にその端部
近傍に沿って溝部４ｂを設けることによっても、前記ダ
イパッド上に供給された接着剤の流出を防止し、かつ前
記ダイパッドと接着剤との接着面積を増やすことができ
る。
４として凹部４ａを形成したが、図３及び図４に示すよ
うに略円形状に構成されたダイパッド２上に、その端部
近傍に沿って所定の深さで溝部４ｂを形成するように構
成してもよい。このように前記ダイパッド上にその端部
近傍に沿って溝部４ｂを設けることによっても、前記ダ
イパッド上に供給された接着剤の流出を防止し、かつ前
記ダイパッドと接着剤との接着面積を増やすことができ
る。
【００２２】さらには前記ダイパッド２に設けられる段
差部４を、前記凹部４ａと溝部４ｂを組み合わせて構成
することも可能であり、例えば図５及び図６に示すよう
に前記ダイパッド２の中心部位に凹部４ａを形成し、前
記ダイパッド２上の端部近傍部位に溝部４ｂを形成して
もよい。これにより小さい面積のダイパッド上に、さら
に多くの接着剤を供給することが可能となり、前記ダイ
パッドと半導体チップを良好に接着固定できる。
差部４を、前記凹部４ａと溝部４ｂを組み合わせて構成
することも可能であり、例えば図５及び図６に示すよう
に前記ダイパッド２の中心部位に凹部４ａを形成し、前
記ダイパッド２上の端部近傍部位に溝部４ｂを形成して
もよい。これにより小さい面積のダイパッド上に、さら
に多くの接着剤を供給することが可能となり、前記ダイ
パッドと半導体チップを良好に接着固定できる。
【００２３】またダイパッド２は、図１に示すように例
えば４本の支持リード５に接続されており、前記４本の
支持リード５により前記ダイパッド２が前記リードフレ
ーム１に支持されている。そして前記ダイパッド２の周
囲には、複数のリード６が配置されており、前記リード
６の一端であるインナー部は前記ダイパッド２に搭載さ
れる半導体チップの電極パッドとワイヤ等により電気的
に接続される。また前記リード６の他端であるアウター
部は前記リードフレーム１の外枠７或いは枠部８に接続
され、前記複数のリード６はリードフレーム１に支持さ
れている。また前記複数のリード６は枠状に形成された
ダムバー９がそれぞれ接続されている。前記ダムバー９
は前記リードフレーム１に形成されるパッケージを取り
囲む程度の大きさで配置されており、前記モールド処理
の際に注入される封止樹脂の流出を防止するように構成
されている。また前記外枠７にはリードフレーム１の搬
送及び位置決めをするための位置決め孔１０が所定の間
隔で形成されている。
えば４本の支持リード５に接続されており、前記４本の
支持リード５により前記ダイパッド２が前記リードフレ
ーム１に支持されている。そして前記ダイパッド２の周
囲には、複数のリード６が配置されており、前記リード
６の一端であるインナー部は前記ダイパッド２に搭載さ
れる半導体チップの電極パッドとワイヤ等により電気的
に接続される。また前記リード６の他端であるアウター
部は前記リードフレーム１の外枠７或いは枠部８に接続
され、前記複数のリード６はリードフレーム１に支持さ
れている。また前記複数のリード６は枠状に形成された
ダムバー９がそれぞれ接続されている。前記ダムバー９
は前記リードフレーム１に形成されるパッケージを取り
囲む程度の大きさで配置されており、前記モールド処理
の際に注入される封止樹脂の流出を防止するように構成
されている。また前記外枠７にはリードフレーム１の搬
送及び位置決めをするための位置決め孔１０が所定の間
隔で形成されている。
【００２４】このように構成されたリードフレーム１
は、例えば４２アロイ或いはＣｕ（銅）等からなる薄板
状の基板をエッチングまたは打ち抜き加工することによ
り、所定の形状に構成される。
は、例えば４２アロイ或いはＣｕ（銅）等からなる薄板
状の基板をエッチングまたは打ち抜き加工することによ
り、所定の形状に構成される。
【００２５】次に前記リードフレームを用いた半導体装
置の製造方法の一例について簡単に説明する。
置の製造方法の一例について簡単に説明する。
【００２６】まず前述したように前記ダイパッドが、そ
の上に搭載される半導体チップのチップサイズより小さ
く形成され、かつ前記チップ搭載部の半導体チップの搭
載面に段差部が形成されたリードフレームが準備され
る。図７（ａ）〜（ｃ）はダイボンディング工程の処理
フローを示すリードフレームの断面図であり、ダイボン
ディング工程に移行されたリードフレーム１は、該リー
ドフレーム１のダイパッド２に、例えばポリイミド系或
いはエポキシ系の熱硬化性樹脂からなる半導体チップ搭
載用の接着剤１１が図７（ａ）に示すようにディスペン
サ等によりポッティングすることにより供給される。こ
の時、前記ダイパッド２には段差部４、例えば凹部４ａ
が設けられており、前記ダイパッド２に供給された前記
接着剤１１が前記凹部４ａに溜められるため、前記ダイ
パッド２上に、より多くの接着剤１１を供給することが
できる。次に略四角形の板状で一面に所定の回路が形成
され、その一面に複数の電極パッド１２を有する半導体
チップ１３が、例えばコレット１４により一面側を真空
吸着されることにより保持され、前記半導体チップを保
持した状態で前記コレット１４は所定の位置まで移動さ
れ、図７（ｂ）に示すように前記半導体チップ１３を前
記リードフレーム１のチップ搭載部である前記ダイパッ
ド２に供給する。前記半導体チップ１３が前記リードフ
レームのダイパッド２に供給されることにより、前記デ
ィスペンサ等によりダイパッド２に供給された樹脂１１
がダイパッド２上に押し広げられる。そして前記樹脂１
１が加熱により硬化されて前記半導体チップ１３は前記
ダイパッド２に接着固定され、図７（ｃ）に示すように
前記半導体チップ１３がリードフレーム１に搭載され
る。このように前記ダイパッド２に段差部４、例えば凹
部４ａを設けているために、半導体チップ搭載時のダイ
パッドからの接着剤の漏れを防止し、前記半導体チップ
の裏面等の接着剤による汚染を防止できる。また前記ダ
イパッド２上に、より多くの接着剤を供給することがで
き、かつ前記ダイパッド２と接着剤１１との接着面積も
大きくすることができ、前記半導体チップとダイパッド
２とを良好に接着固定することができる。また前記ダイ
パッド２は、その上に搭載される半導体チップのチップ
サイズより小さく構成されているため、電極パッド数が
同一であれば、小さいチップサイズの半導体チップ或い
は大きいチップサイズの半導体チップを一種類のリード
フレームに搭載することができ、リードフレームを共用
化できる。
の上に搭載される半導体チップのチップサイズより小さ
く形成され、かつ前記チップ搭載部の半導体チップの搭
載面に段差部が形成されたリードフレームが準備され
る。図７（ａ）〜（ｃ）はダイボンディング工程の処理
フローを示すリードフレームの断面図であり、ダイボン
ディング工程に移行されたリードフレーム１は、該リー
ドフレーム１のダイパッド２に、例えばポリイミド系或
いはエポキシ系の熱硬化性樹脂からなる半導体チップ搭
載用の接着剤１１が図７（ａ）に示すようにディスペン
サ等によりポッティングすることにより供給される。こ
の時、前記ダイパッド２には段差部４、例えば凹部４ａ
が設けられており、前記ダイパッド２に供給された前記
接着剤１１が前記凹部４ａに溜められるため、前記ダイ
パッド２上に、より多くの接着剤１１を供給することが
できる。次に略四角形の板状で一面に所定の回路が形成
され、その一面に複数の電極パッド１２を有する半導体
チップ１３が、例えばコレット１４により一面側を真空
吸着されることにより保持され、前記半導体チップを保
持した状態で前記コレット１４は所定の位置まで移動さ
れ、図７（ｂ）に示すように前記半導体チップ１３を前
記リードフレーム１のチップ搭載部である前記ダイパッ
ド２に供給する。前記半導体チップ１３が前記リードフ
レームのダイパッド２に供給されることにより、前記デ
ィスペンサ等によりダイパッド２に供給された樹脂１１
がダイパッド２上に押し広げられる。そして前記樹脂１
１が加熱により硬化されて前記半導体チップ１３は前記
ダイパッド２に接着固定され、図７（ｃ）に示すように
前記半導体チップ１３がリードフレーム１に搭載され
る。このように前記ダイパッド２に段差部４、例えば凹
部４ａを設けているために、半導体チップ搭載時のダイ
パッドからの接着剤の漏れを防止し、前記半導体チップ
の裏面等の接着剤による汚染を防止できる。また前記ダ
イパッド２上に、より多くの接着剤を供給することがで
き、かつ前記ダイパッド２と接着剤１１との接着面積も
大きくすることができ、前記半導体チップとダイパッド
２とを良好に接着固定することができる。また前記ダイ
パッド２は、その上に搭載される半導体チップのチップ
サイズより小さく構成されているため、電極パッド数が
同一であれば、小さいチップサイズの半導体チップ或い
は大きいチップサイズの半導体チップを一種類のリード
フレームに搭載することができ、リードフレームを共用
化できる。
【００２７】次にダイボンディング工程の完了したリー
ドフレーム１はワイヤボンディング工程に移行される。
図８は半導体装置のワイヤボンディング工程を示す断面
図であり、ワイヤボンディング工程移行された前記リー
ドフレーム１は、前記半導体チップ１３の一面に設けら
れた電極パッド１２と前記リード６のインナー部とが、
Ａｕ（金）或いはＣｕ（銅）等からなるワイヤ１５によ
って結線されることにより電気的に接続される。このワ
イヤボンディング工程は、前記ワイヤ１５の先端を溶融
させてボール状に形成した後、該ボールを前記電極パッ
ド１２に押圧しながら超音波振動を引加し、接合する。
そして、所定のループ形状を描くようにしてワイヤ１５
の後端をリード６上に超音波接合される。このように全
てのリード６と電極パッド１２が電気的に接続される。
前述したように前記半導体チップがダイパッドに良好に
接続されているため、ワイヤボンディング時の衝撃に起
因する半導体チップのダイパッドからの剥離を低減でき
る。そしてワイヤボンディング工程の完了したリードフ
レーム１はモールド工程に移行される。
ドフレーム１はワイヤボンディング工程に移行される。
図８は半導体装置のワイヤボンディング工程を示す断面
図であり、ワイヤボンディング工程移行された前記リー
ドフレーム１は、前記半導体チップ１３の一面に設けら
れた電極パッド１２と前記リード６のインナー部とが、
Ａｕ（金）或いはＣｕ（銅）等からなるワイヤ１５によ
って結線されることにより電気的に接続される。このワ
イヤボンディング工程は、前記ワイヤ１５の先端を溶融
させてボール状に形成した後、該ボールを前記電極パッ
ド１２に押圧しながら超音波振動を引加し、接合する。
そして、所定のループ形状を描くようにしてワイヤ１５
の後端をリード６上に超音波接合される。このように全
てのリード６と電極パッド１２が電気的に接続される。
前述したように前記半導体チップがダイパッドに良好に
接続されているため、ワイヤボンディング時の衝撃に起
因する半導体チップのダイパッドからの剥離を低減でき
る。そしてワイヤボンディング工程の完了したリードフ
レーム１はモールド工程に移行される。
【００２８】前記モールド工程ではワイヤボンディング
の完了したリードフレーム１は、図９に示すように上下
で一対となるモールド金型１６によって型締めされる。
そして型締めされたモールド金型１６にゲート１７から
溶融された樹脂１８、例えばエポキシ樹脂等を、半導体
装置のパッケージの外形を型取るキャビティ１９に注入
する。前記キャビティ１９は前記半導体チップ１３、及
び電極パッド１２とリード６との接続部一帯を覆うよう
に形成されている。そして前記モールド金型１６のキャ
ビティ１９への前記樹脂１８の充填が完了した後、その
状態で数分間保持することにより、前記樹脂１８はモー
ルド金型１６からの熱により硬化される。
の完了したリードフレーム１は、図９に示すように上下
で一対となるモールド金型１６によって型締めされる。
そして型締めされたモールド金型１６にゲート１７から
溶融された樹脂１８、例えばエポキシ樹脂等を、半導体
装置のパッケージの外形を型取るキャビティ１９に注入
する。前記キャビティ１９は前記半導体チップ１３、及
び電極パッド１２とリード６との接続部一帯を覆うよう
に形成されている。そして前記モールド金型１６のキャ
ビティ１９への前記樹脂１８の充填が完了した後、その
状態で数分間保持することにより、前記樹脂１８はモー
ルド金型１６からの熱により硬化される。
【００２９】尚、本実施形態ではダイパッド２が、その
上に搭載される半導体チップのチップサイズより小さく
構成されており、前記半導体チップを接着する接着剤に
よるダイパッドの裏面等の汚染を防止しているため、前
記半導体チップの他面とパッケージを形成する樹脂１８
との接着面積を大きくでき、かつ前記ダイパッドと樹脂
との接着強度を確保し、半導体装置のリフロークラック
耐性を向上できる。
上に搭載される半導体チップのチップサイズより小さく
構成されており、前記半導体チップを接着する接着剤に
よるダイパッドの裏面等の汚染を防止しているため、前
記半導体チップの他面とパッケージを形成する樹脂１８
との接着面積を大きくでき、かつ前記ダイパッドと樹脂
との接着強度を確保し、半導体装置のリフロークラック
耐性を向上できる。
【００３０】また前記リードフレーム１のダイパッド２
をダウンセット加工、例えば前記ダイパッド２の半導体
チップ搭載面がリード６のインナー部の他面より下方に
位置するようにを加工するように構成してもよい。この
ようにダイパッド２をダウンセット加工することによっ
ては、前記モールド金型１６へ樹脂１８を注入する際に
前記リードフレーム１を型締めしたモールド金型１６の
キャビティ１９の上側の空間と下側の空間とを略均一に
することができる。さらに前記モールド金型１６へ注入
される樹脂１６の流動を前記キャビティ１９の上下の空
間で略均一化することができることにより、前記パッケ
ージ２０へのボイドの発生を低減できる。
をダウンセット加工、例えば前記ダイパッド２の半導体
チップ搭載面がリード６のインナー部の他面より下方に
位置するようにを加工するように構成してもよい。この
ようにダイパッド２をダウンセット加工することによっ
ては、前記モールド金型１６へ樹脂１８を注入する際に
前記リードフレーム１を型締めしたモールド金型１６の
キャビティ１９の上側の空間と下側の空間とを略均一に
することができる。さらに前記モールド金型１６へ注入
される樹脂１６の流動を前記キャビティ１９の上下の空
間で略均一化することができることにより、前記パッケ
ージ２０へのボイドの発生を低減できる。
【００３１】そしてリードフレーム１は前記モールド金
型１６より取り出され、カル・ランナー等の不要の樹脂
部分が削除され、図１０及び図１１に示されるように、
前記リードフレーム１に半導体チップ１３、ダイパッド
２、ワイヤ１５、リード６のインナー部を覆うような略
四角形のパッケージ２０が形成される。
型１６より取り出され、カル・ランナー等の不要の樹脂
部分が削除され、図１０及び図１１に示されるように、
前記リードフレーム１に半導体チップ１３、ダイパッド
２、ワイヤ１５、リード６のインナー部を覆うような略
四角形のパッケージ２０が形成される。
【００３２】次にモールド工程の完了したリードフレー
ム１は、切断・成形工程において複数のリード６のアウ
ター部が各々独立するように外枠７、枠体８、及びダム
バー９等が切断加工により除去される。そして前記パッ
ケージ２０から突出した複数のリード６のアウター部は
図示しない成形金型によりガルウイング形状に成形され
る。そして図１２に示されような、略四角形のパッケー
ジ２０の４方向からそれぞれガルウイング形状に成形さ
れた複数本のリード６が突出するＱＦＰの半導体装置２
１が得られる。
ム１は、切断・成形工程において複数のリード６のアウ
ター部が各々独立するように外枠７、枠体８、及びダム
バー９等が切断加工により除去される。そして前記パッ
ケージ２０から突出した複数のリード６のアウター部は
図示しない成形金型によりガルウイング形状に成形され
る。そして図１２に示されような、略四角形のパッケー
ジ２０の４方向からそれぞれガルウイング形状に成形さ
れた複数本のリード６が突出するＱＦＰの半導体装置２
１が得られる。
【００３３】このようにダイパッド２が、その上に搭載
される前記半導体チップのチップサイズより小さく形成
され、かつ前記ダイパッドの半導体チップの搭載面に段
差部を形成したことにより、前記ダイパッドからの接着
剤漏れも無く、前記ダイパッド部に半導体チップを良好
に搭載でき、リフロークラック耐性を向上された半導体
装置が得られる。
される前記半導体チップのチップサイズより小さく形成
され、かつ前記ダイパッドの半導体チップの搭載面に段
差部を形成したことにより、前記ダイパッドからの接着
剤漏れも無く、前記ダイパッド部に半導体チップを良好
に搭載でき、リフロークラック耐性を向上された半導体
装置が得られる。
【００３４】（実施形態２）次に本発明の他の実施形態
であるリードフレームの一例について図面を用いて簡単
に説明する。
であるリードフレームの一例について図面を用いて簡単
に説明する。
【００３５】図１３は本発明の他の実施形態であるリー
ドフレームの概略構成を示す平面図である。リードフレ
ーム１は前述した実施形態１と同様に、該リードフレー
ムの中心位置にダイパッド２が配置され、前記ダイパッ
ド２がその上に搭載される半導体チップのチップサイズ
より小さく構成されている。そして、前記ダイパッド２
上の半導体チップの搭載面には所定の大きさに形成され
た段差部、例えば凹部４ａが形成されている。そして前
記ダイパッド２は例えば４本からなる支持リード５によ
り前記リードフレームに支持されている。
ドフレームの概略構成を示す平面図である。リードフレ
ーム１は前述した実施形態１と同様に、該リードフレー
ムの中心位置にダイパッド２が配置され、前記ダイパッ
ド２がその上に搭載される半導体チップのチップサイズ
より小さく構成されている。そして、前記ダイパッド２
上の半導体チップの搭載面には所定の大きさに形成され
た段差部、例えば凹部４ａが形成されている。そして前
記ダイパッド２は例えば４本からなる支持リード５によ
り前記リードフレームに支持されている。
【００３６】そして本実施形態では図１３及び図１４に
示すように、前記ダイパッド２を支持する前記支持リー
ド５の所定の部位に補強部２２が設けられている。前記
支持リード５に設けられた前記補強部２２には、図１５
に示すように前記ダイパッド２と同様に構成された補強
部用段差部２３が設けられている。前記補強部用段差部
２３は前記ダイパッド２に設けられた段差部４と同様
に、例えばリードフレームの厚さが０．１５ｍｍの場合
に０．５μｍ程度の深さで形成されている。そして前記
補強部２２は前記ダイパッド２に搭載される半導体チッ
プ１３の角部近傍を接着固定することにより、前記ダイ
パッド２への半導体チップの搭載を補強するように設け
られている。
示すように、前記ダイパッド２を支持する前記支持リー
ド５の所定の部位に補強部２２が設けられている。前記
支持リード５に設けられた前記補強部２２には、図１５
に示すように前記ダイパッド２と同様に構成された補強
部用段差部２３が設けられている。前記補強部用段差部
２３は前記ダイパッド２に設けられた段差部４と同様
に、例えばリードフレームの厚さが０．１５ｍｍの場合
に０．５μｍ程度の深さで形成されている。そして前記
補強部２２は前記ダイパッド２に搭載される半導体チッ
プ１３の角部近傍を接着固定することにより、前記ダイ
パッド２への半導体チップの搭載を補強するように設け
られている。
【００３７】また前記リードフレーム１は前記実施形態
１と同様に、前記ダイパッド２の周囲には複数のリード
６の一端が配置されており、前記リード６のそれぞれの
他端は外枠７或いは枠部８に接続されている。また前記
複数のリード６には樹脂封止の際に樹脂の流出を防止す
るために設けられた枠状のダムバー９に接続されてい
る。このような単位フレームは所定の方向に複数個、連
設されている。
１と同様に、前記ダイパッド２の周囲には複数のリード
６の一端が配置されており、前記リード６のそれぞれの
他端は外枠７或いは枠部８に接続されている。また前記
複数のリード６には樹脂封止の際に樹脂の流出を防止す
るために設けられた枠状のダムバー９に接続されてい
る。このような単位フレームは所定の方向に複数個、連
設されている。
【００３８】次に本発明の他の実施形態であるリードフ
レームを用いた半導体装置の製造方法について簡単に説
明する。
レームを用いた半導体装置の製造方法について簡単に説
明する。
【００３９】まず前記ダイパッド２がその上に搭載され
る半導体チップのチップサイズより小さく構成され、前
記ダイパッド２上の半導体チップの搭載面には凹部４ａ
が形成されており、前記ダイパッドを支持する支持リー
ドに補強部２２を形成したリードフレーム１が準備され
る。そして前記実施形態１と同様に、前記リードフレー
ム１はダイボンディング工程において半導体チップ１３
がダイパッド２に搭載される。図１６（ａ）〜（ｃ）は
本発明の他の実施形態のダイボンディング工程を示す断
面図であり、本実施形態では図１６（ａ）に示すよう
に、前記リードフレームのダイパッド２、及び前記補強
部２２のそれぞれに半導体チップ搭載用の接着剤１１が
ディスペンサ等により供給される。この時、前記ダイパ
ッド２及び前記補強部２２には段差部４及び補強部用段
差部２３がそれぞれ設けられており、前記ダイパッド２
上及び前記補強部２２上に、より多くの接着剤を供給す
ることができる。次に略四角形の板状で一面に所定の回
路が形成され、その一面に複数の電極パッド１２を有す
る半導体チップ１３が、例えばコレット１４により一面
側を真空吸着されることにより保持され、前記半導体チ
ップを保持した状態で前記コレット１４は所定の位置ま
で移動され、図１６（ｂ）に示すように半導体チップ１
３を前記リードフレーム１のチップ搭載部である前記ダ
イパッド２に供給する。前記半導体チップの角部近傍位
置には例えば前記補強部２２が配置されており、前記ダ
イパッド２に搭載される半導体チップ１３の角部近傍を
接着固定することにより補強できる。
る半導体チップのチップサイズより小さく構成され、前
記ダイパッド２上の半導体チップの搭載面には凹部４ａ
が形成されており、前記ダイパッドを支持する支持リー
ドに補強部２２を形成したリードフレーム１が準備され
る。そして前記実施形態１と同様に、前記リードフレー
ム１はダイボンディング工程において半導体チップ１３
がダイパッド２に搭載される。図１６（ａ）〜（ｃ）は
本発明の他の実施形態のダイボンディング工程を示す断
面図であり、本実施形態では図１６（ａ）に示すよう
に、前記リードフレームのダイパッド２、及び前記補強
部２２のそれぞれに半導体チップ搭載用の接着剤１１が
ディスペンサ等により供給される。この時、前記ダイパ
ッド２及び前記補強部２２には段差部４及び補強部用段
差部２３がそれぞれ設けられており、前記ダイパッド２
上及び前記補強部２２上に、より多くの接着剤を供給す
ることができる。次に略四角形の板状で一面に所定の回
路が形成され、その一面に複数の電極パッド１２を有す
る半導体チップ１３が、例えばコレット１４により一面
側を真空吸着されることにより保持され、前記半導体チ
ップを保持した状態で前記コレット１４は所定の位置ま
で移動され、図１６（ｂ）に示すように半導体チップ１
３を前記リードフレーム１のチップ搭載部である前記ダ
イパッド２に供給する。前記半導体チップの角部近傍位
置には例えば前記補強部２２が配置されており、前記ダ
イパッド２に搭載される半導体チップ１３の角部近傍を
接着固定することにより補強できる。
【００４０】そして前記半導体チップ１３が前記リード
フレームのダイパッド２に供給されることにより、前記
ディスペンサ等によりダイパッド２及び補強部２２に供
給された樹脂１１が押し広げられる。そして前記接着剤
１１が加熱により硬化されて前記半導体チップ１３は前
記ダイパッド２及び補強部２２に接着固定され、図１６
（ｃ）に示すように前記半導体チップ１３がリードフレ
ーム１に搭載される。
フレームのダイパッド２に供給されることにより、前記
ディスペンサ等によりダイパッド２及び補強部２２に供
給された樹脂１１が押し広げられる。そして前記接着剤
１１が加熱により硬化されて前記半導体チップ１３は前
記ダイパッド２及び補強部２２に接着固定され、図１６
（ｃ）に示すように前記半導体チップ１３がリードフレ
ーム１に搭載される。
【００４１】このように前記ダイパッド２を支持する支
持リード５に補強部２２を設けることにより、前記ダイ
パッドに搭載される半導体チップの角部近傍を補強部に
より接着固定することができ、前記半導体チップを搭載
するダイパッドの変動等を防止することができる。また
前記補強部２２にも補強部用段差部２３を設けているた
めに、半導体チップ搭載時の補強部２２からの接着剤の
漏れを防止し、より多くの接着剤を供給し、良好に半導
体チップをリードフレームに搭載することができる。
持リード５に補強部２２を設けることにより、前記ダイ
パッドに搭載される半導体チップの角部近傍を補強部に
より接着固定することができ、前記半導体チップを搭載
するダイパッドの変動等を防止することができる。また
前記補強部２２にも補強部用段差部２３を設けているた
めに、半導体チップ搭載時の補強部２２からの接着剤の
漏れを防止し、より多くの接着剤を供給し、良好に半導
体チップをリードフレームに搭載することができる。
【００４２】そして半導体チップの搭載されたリードフ
レーム１は、前記実施形態１と同様に、ワイヤボンディ
ング工程に移行され、前記リードフレーム１のリード６
と前記半導体チップ１３の電極パッド１２とがワイヤ等
により電気的に接続される。そしてワイヤボンディング
の完了したリードフレームはモールド工程で樹脂封止さ
れ、前記リードフレームに所望のパッケージ２０が形成
される。そして前記パッケージの形成されたリードフレ
ーム１は切断・成形加工され、図１２に示されような、
略四角形のパッケージ２０の４方向からそれぞれガルウ
イング形状に成形された複数本のリードが突出するＱＦ
Ｐの半導体装置２１が得られる。
レーム１は、前記実施形態１と同様に、ワイヤボンディ
ング工程に移行され、前記リードフレーム１のリード６
と前記半導体チップ１３の電極パッド１２とがワイヤ等
により電気的に接続される。そしてワイヤボンディング
の完了したリードフレームはモールド工程で樹脂封止さ
れ、前記リードフレームに所望のパッケージ２０が形成
される。そして前記パッケージの形成されたリードフレ
ーム１は切断・成形加工され、図１２に示されような、
略四角形のパッケージ２０の４方向からそれぞれガルウ
イング形状に成形された複数本のリードが突出するＱＦ
Ｐの半導体装置２１が得られる。
【００４３】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は前記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば本実施形態ではリードフレーム１のダイパッド２を円
形状に構成した場合について説明したが、前記ダイパッ
ド２は、その上に搭載される半導体チップ１３のチップ
サイズより小さく構成されるものであればどのような構
成でもよく、三角形、四角形等のような形状に構成して
も良い。
施形態に基づき具体的に説明したが、本発明は前記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば本実施形態ではリードフレーム１のダイパッド２を円
形状に構成した場合について説明したが、前記ダイパッ
ド２は、その上に搭載される半導体チップ１３のチップ
サイズより小さく構成されるものであればどのような構
成でもよく、三角形、四角形等のような形状に構成して
も良い。
【００４４】また本実施形態では前記リードフレーム１
のダイパッド２のチップ搭載面に、段差部として略円形
状の一体的な凹部４ａ或いは溝部４ｂを設けた場合につ
いて説明したが、図１７（ａ）〜（ｄ）に示すように、
前記凹部４ａ及び溝部４ｂを分割した形状のもの、或い
は複数の凹部４ａや溝部４ｂにより段差部を形成するよ
うに構成してもよい。また前記補強部２２に設けられる
補強部用段差部も同様である。前記凹部４ａを分割、或
いは複数の凹部４ａや溝部４ｂにより段差部を形成する
ことにより、半導体チップを搭載する際の接着面積を大
きくすることができ、接着強度を向上できる。
のダイパッド２のチップ搭載面に、段差部として略円形
状の一体的な凹部４ａ或いは溝部４ｂを設けた場合につ
いて説明したが、図１７（ａ）〜（ｄ）に示すように、
前記凹部４ａ及び溝部４ｂを分割した形状のもの、或い
は複数の凹部４ａや溝部４ｂにより段差部を形成するよ
うに構成してもよい。また前記補強部２２に設けられる
補強部用段差部も同様である。前記凹部４ａを分割、或
いは複数の凹部４ａや溝部４ｂにより段差部を形成する
ことにより、半導体チップを搭載する際の接着面積を大
きくすることができ、接着強度を向上できる。
【００４５】さらに本実施形態では前記リードフレーム
１のダイパッド２に凹部４ａ或いは溝部４ｂを設け、段
差部４を形成した場合について説明したが、前記段差部
は凹部或いは溝部に限定されるものではなく、例えば図
１８及び図１９に示すように、前記ダイパッド２の形状
に沿って、前記ダイパッドのチップ搭載面の端部に例え
ば凸部４ｃを形成し、前記ダイパッド２に段差部４を形
成してもよい。前記凸部２４としては、例えば絶縁性の
接着テープ等を貼り付けることで形成することにより、
前記ダイパッド２からの接着剤漏れを防止するととも
に、接着剤の硬化前に前記半導体チップを前記ダイパッ
ドに仮止めできる。
１のダイパッド２に凹部４ａ或いは溝部４ｂを設け、段
差部４を形成した場合について説明したが、前記段差部
は凹部或いは溝部に限定されるものではなく、例えば図
１８及び図１９に示すように、前記ダイパッド２の形状
に沿って、前記ダイパッドのチップ搭載面の端部に例え
ば凸部４ｃを形成し、前記ダイパッド２に段差部４を形
成してもよい。前記凸部２４としては、例えば絶縁性の
接着テープ等を貼り付けることで形成することにより、
前記ダイパッド２からの接着剤漏れを防止するととも
に、接着剤の硬化前に前記半導体チップを前記ダイパッ
ドに仮止めできる。
【００４６】また本実施形態ではＱＦＰの半導体装置に
適用した場合について説明したが、前記ダイパッドが、
その上に搭載される半導体チップのチップサイズより小
さく構成されたものであれば、どのような製品に適用し
ても良い。
適用した場合について説明したが、前記ダイパッドが、
その上に搭載される半導体チップのチップサイズより小
さく構成されたものであれば、どのような製品に適用し
ても良い。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００４８】すなわち、樹脂封止型半導体装置及びその
製造方法において、前記チップ搭載部（ダイパッド）が
その上に搭載される半導体チップの外形寸法（チップサ
イズ）より小さく形成され、かつ前記チップ搭載部の半
導体チップの搭載面に段差部を形成し、前記半導体チッ
プを前記チップ搭載部に接着剤を介して搭載するように
構成したことにより、リードフレームの共用化及び半導
体装置のリフロークラック耐性を向上すると共に、前記
小さい外形寸法のチップ搭載部上に、より多くの接着剤
を供給することができ、かつ前記半導体チップと前記チ
ップ搭載部とを良好に接着固定することができ、半導体
装置の信頼性の向上を図ることができる。
製造方法において、前記チップ搭載部（ダイパッド）が
その上に搭載される半導体チップの外形寸法（チップサ
イズ）より小さく形成され、かつ前記チップ搭載部の半
導体チップの搭載面に段差部を形成し、前記半導体チッ
プを前記チップ搭載部に接着剤を介して搭載するように
構成したことにより、リードフレームの共用化及び半導
体装置のリフロークラック耐性を向上すると共に、前記
小さい外形寸法のチップ搭載部上に、より多くの接着剤
を供給することができ、かつ前記半導体チップと前記チ
ップ搭載部とを良好に接着固定することができ、半導体
装置の信頼性の向上を図ることができる。
【図１】本発明の一実施形態であるリードフレームの構
成を示す平面図である。
成を示す平面図である。
【図２】本発明の一実施形態であるリードフレームを示
す図１のＡ−Ａ’間断面図である。
す図１のＡ−Ａ’間断面図である。
【図３】本発明の一実施形態であるリードフレームのダ
イパッドに設けられた段差部の変形例を示す平面図であ
る。
イパッドに設けられた段差部の変形例を示す平面図であ
る。
【図４】本発明の一実施形態であるリードフレームのダ
イパッドに設けられた段差部の変形例を示す図３のＢ−
Ｂ’間断面図である。
イパッドに設けられた段差部の変形例を示す図３のＢ−
Ｂ’間断面図である。
【図５】本発明の一実施形態であるリードフレームのダ
イパッドに設けられた段差部の他の変形例を示す平面図
である。
イパッドに設けられた段差部の他の変形例を示す平面図
である。
【図６】本発明の一実施形態であるリードフレームのダ
イパッドに設けられた段差部の他の変形例を示す図５の
Ｃ−Ｃ’間断面図である。
イパッドに設けられた段差部の他の変形例を示す図５の
Ｃ−Ｃ’間断面図である。
【図７】本発明の一実施形態であるリードフレームを用
いたダイボンディング工程の処理フローを示す断面図で
ある。
いたダイボンディング工程の処理フローを示す断面図で
ある。
【図８】半導体装置のワイヤボンディング工程を示す断
面図である。
面図である。
【図９】半導体装置のモールド工程を示す断面図であ
る。
る。
【図１０】モールド工程完了後のリードフレームの構成
を示す平面図である。
を示す平面図である。
【図１１】モールド工程完了後のリードフレームの構成
を示す断面図である。
を示す断面図である。
【図１２】本発明の一実施形態であるリードフレームを
用いた半導体装置の断面図である。
用いた半導体装置の断面図である。
【図１３】本発明の他の一実施形態であるリードフレー
ムを示す平面図である。
ムを示す平面図である。
【図１４】本発明の他の一実施形態であるリードフレー
ムのダイパッドの構成を示す平面図である。
ムのダイパッドの構成を示す平面図である。
【図１５】本発明の他の一実施形態であるリードフレー
ムのダイパッドを示す図１４のＤ−Ｄ’間断面図であ
る。
ムのダイパッドを示す図１４のＤ−Ｄ’間断面図であ
る。
【図１６】本発明の他の一実施形態であるリードフレー
ムを用いたダイボンディング工程の処理フローを示す断
面図である。
ムを用いたダイボンディング工程の処理フローを示す断
面図である。
【図１７】本発明の他の一実施形態であるリードフレー
ムのダイパッドに設けられる段差部の形状を示す平面図
である。
ムのダイパッドに設けられる段差部の形状を示す平面図
である。
【図１８】本発明の他の一実施形態であるリードフレー
ムのダイパッドに設けられる段差部の形状を示す平面図
である。
ムのダイパッドに設けられる段差部の形状を示す平面図
である。
【図１９】本発明の他の一実施形態であるリードフレー
ムのダイパッドに設けられる段差部の形状を示す図１８
のＥ−Ｅ’間断面図である。
ムのダイパッドに設けられる段差部の形状を示す図１８
のＥ−Ｅ’間断面図である。
【図２０】従来のリードフレームの問題点を示す断面図
である。
である。
１…リードフレーム、２…ダイパッド（チップ搭載
部）、３…半導体チップ搭載位置、４…段差部、４ａ…
凹部、４ｂ…溝部、４ｃ…凸部、５…支持リード、６…
リード、７…外枠、８…枠体、９…ダムバー、１０…位
置決め孔、１１…接着剤、１２…電極パッド、１３…半
導体チップ、１４…コレット、１５…ワイヤ、１６…モ
ールド金型、１７…ゲート、１８…樹脂、１９…キャビ
ティ、２０…パッケージ、２１…半導体装置、２２…補
強部、２３…補強部用段差部。
部）、３…半導体チップ搭載位置、４…段差部、４ａ…
凹部、４ｂ…溝部、４ｃ…凸部、５…支持リード、６…
リード、７…外枠、８…枠体、９…ダムバー、１０…位
置決め孔、１１…接着剤、１２…電極パッド、１３…半
導体チップ、１４…コレット、１５…ワイヤ、１６…モ
ールド金型、１７…ゲート、１８…樹脂、１９…キャビ
ティ、２０…パッケージ、２１…半導体装置、２２…補
強部、２３…補強部用段差部。
Claims (10)
- 【請求項１】略四角形の板状で一面に所定の回路が形成
された半導体チップと、前記半導体チップの外形寸法よ
り小さく形成され、該半導体チップが接着剤を介して搭
載されるチップ搭載部と、前記チップ搭載部を支持する
支持リードと、前記チップ搭載部の近傍から外方に向か
って延在し、該チップ搭載部に搭載された半導体チップ
と電気的に接続された複数のリードと、前記半導体チッ
プとその一帯を覆うように形成されたパッケージとを有
する半導体装置において、前記チップ搭載部が半導体チ
ップの搭載面に段差部を有することを特徴とする半導体
装置。 - 【請求項２】前記チップ搭載部に搭載される半導体チッ
プの角部近傍に対応する部位に設けられ、前記半導体チ
ップの角部近傍を接着剤により固定する補強部を有する
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記補強部が、前記チップ搭載部に搭載さ
れる半導体チップの搭載面に段差部を有することを特徴
とする請求項２記載の半導体装置。 - 【請求項４】前記段差部が、前記チップ搭載部に凹部、
溝或いはその両方の組み合わせにより構成されているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項５】前記段差部が、前記チップ搭載部に凸部を
形成することにより構成されていることを特徴とする請
求項１記載の半導体装置。 - 【請求項６】一面に所定の回路が形成された半導体チッ
プの外形寸法より小さく形成され、前記半導体チップが
接着剤を介して搭載されるチップ搭載部と、前記チップ
搭載部を支持する支持リードと、前記チップ搭載部の近
傍から外方に向かって延在し、該チップ搭載部に搭載さ
れた半導体チップと電気的に接続される複数のリードと
を有するリードフレームにおいて、前記チップ搭載部が
前記半導体チップを搭載する搭載面に段差部を有するこ
とを特徴とするリードフレーム。 - 【請求項７】前記支持リードが前記チップ搭載部に搭載
される半導体チップの角部近傍に対応する部位を通るよ
うに配置され、かつ前記支持リードの前記部位に半導体
チップを接着固定する補強部が形成されていることを特
徴とする請求項６記載のリードフレーム。 - 【請求項８】前記補強部が、前記チップ搭載部に搭載さ
れる半導体チップの搭載面に段差部を有していることを
特徴とする請求項７記載のリードフレーム。 - 【請求項９】一面に所定の回路が形成された半導体チッ
プの外形寸法より小さく形成され、前記半導体チップが
接着剤を介して搭載されるチップ搭載部と、前記チップ
搭載部の半導体チップの搭載面に形成された段差部と、
前記チップ搭載部を支持する支持リードと、前記チップ
搭載部の近傍から外方に向かって延在し、該チップ搭載
部に搭載された半導体チップと電気的に接続される複数
のリードとを有するリードフレームを準備する工程と、
前記リードフレームのチップ搭載部に接着剤を供給する
工程と、前記接着剤が供給されたチップ搭載部に前記半
導体チップを搭載し、前記半導体チップを前記チップ搭
載部に接着固定する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項１０】前記チップ搭載部に供給される接着剤は
前記段差部に供給されることを特徴とする請求項９記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294909A JP2000124384A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294909A JP2000124384A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124384A true JP2000124384A (ja) | 2000-04-28 |
Family
ID=17813835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294909A Pending JP2000124384A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124384A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184930A (ja) * | 2000-12-14 | 2002-06-28 | Fujitsu Ltd | 半導体装置 |
| JP6402281B1 (ja) * | 2017-05-19 | 2018-10-10 | 新電元工業株式会社 | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 |
-
1998
- 1998-10-16 JP JP10294909A patent/JP2000124384A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184930A (ja) * | 2000-12-14 | 2002-06-28 | Fujitsu Ltd | 半導体装置 |
| JP6402281B1 (ja) * | 2017-05-19 | 2018-10-10 | 新電元工業株式会社 | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 |
| WO2018211683A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 |
| US11437340B2 (en) | 2017-05-19 | 2022-09-06 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module, method of manufacturing connector, and method of manufacturing electronic module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| KR100526844B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US7180161B2 (en) | Lead frame for improving molding reliability and semiconductor package with the lead frame | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP3581814B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
| WO2017002268A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| JP5507344B2 (ja) | 半導体装置の製造方法 | |
| JP5767294B2 (ja) | 半導体装置 | |
| JP3425089B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JP2010165777A (ja) | 半導体装置及びその製造方法 | |
| JP2000124384A (ja) | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 | |
| JP5420737B2 (ja) | 半導体装置の製造方法 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20140239473A1 (en) | Wire bonding assembly and method | |
| JP4477976B2 (ja) | 半導体装置の製造方法 | |
| JP2017108191A (ja) | 半導体装置 | |
| KR100546280B1 (ko) | 롱 루프 와이어 본딩을 위한 히터블록 | |
| JP2009158978A (ja) | 半導体装置の製造方法 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| KR100281122B1 (ko) | 반도체패키지 |