JPH1140722A - 半導体装置用リ−ドフレ−ムの製造方法 - Google Patents
半導体装置用リ−ドフレ−ムの製造方法Info
- Publication number
- JPH1140722A JPH1140722A JP20717697A JP20717697A JPH1140722A JP H1140722 A JPH1140722 A JP H1140722A JP 20717697 A JP20717697 A JP 20717697A JP 20717697 A JP20717697 A JP 20717697A JP H1140722 A JPH1140722 A JP H1140722A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- plated
- lead frame
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 樹脂との密着性がすぐれ樹脂膨れや剥れを生
ぜず、また半田付け性、ボンディング性、耐食性ともす
ぐれた半導体装置用リードフレームを製造する。 【解決手段】 パッド１の周りにインナーリード２これ
に連なるアウターリード３を形成し、めっきを行うリー
ドフレームの製造方法において、リードフレーム６に直
接又は下地めっきしてＰｄをめっきし、表層にＡｕめっ
き又はＡｇめっきを行い、その後、前記パッド１を加熱
し前記めっきしたＰｄを表層のＡｕめっき又はＡｇめっ
き内に拡散させＡｕとＰｄの混合相、又はＡｇとＰｄの
混合相を形成する。また、前記パッド１の加熱をパッド
のディプレスの際に行うリードフレームの製造方法。
ぜず、また半田付け性、ボンディング性、耐食性ともす
ぐれた半導体装置用リードフレームを製造する。 【解決手段】 パッド１の周りにインナーリード２これ
に連なるアウターリード３を形成し、めっきを行うリー
ドフレームの製造方法において、リードフレーム６に直
接又は下地めっきしてＰｄをめっきし、表層にＡｕめっ
き又はＡｇめっきを行い、その後、前記パッド１を加熱
し前記めっきしたＰｄを表層のＡｕめっき又はＡｇめっ
き内に拡散させＡｕとＰｄの混合相、又はＡｇとＰｄの
混合相を形成する。また、前記パッド１の加熱をパッド
のディプレスの際に行うリードフレームの製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は樹脂との密着性がす
ぐれ、半田付け性、ワイヤ−ボンディング性及び耐食性
とも良好な半導体装置用リードフレームの製造方法に関
する。
ぐれ、半田付け性、ワイヤ−ボンディング性及び耐食性
とも良好な半導体装置用リードフレームの製造方法に関
する。
【０００２】
【従来の技術】リードフレームは酸化を防ぎ、パッドへ
の半導体チップのダイボンディング性、搭載した半導体
チップとインナーリードとのワイヤ−ボンディング性、
及びアウターリードの実装基板への半田付け性を付与す
るために貴金属がめっきされる。例えば、リードフレー
ムにＰｄめっきした上面にＡｕ又はＡｇをめっきするこ
とが提案されている。
の半導体チップのダイボンディング性、搭載した半導体
チップとインナーリードとのワイヤ−ボンディング性、
及びアウターリードの実装基板への半田付け性を付与す
るために貴金属がめっきされる。例えば、リードフレー
ムにＰｄめっきした上面にＡｕ又はＡｇをめっきするこ
とが提案されている。
【０００３】前記Ｐｄめっきした上面にＡｕ又はＡｇを
めっきすることにより、前述の特性は高められる効果が
ある。
めっきすることにより、前述の特性は高められる効果が
ある。
【０００４】
【この発明が解決しようとする課題】前記効果があるも
のの、封止樹脂との密着性が十分でなく、樹脂封止した
半導体パッケージにポップコ−ンと称される樹脂膨れ、
あるいは部分的な剥れ等を生じる。前記樹脂膨れの問題
は特に半導体装置パッケージが薄型化を強く要請されて
いる現状においては解決を急がれる大きな課題である。
のの、封止樹脂との密着性が十分でなく、樹脂封止した
半導体パッケージにポップコ−ンと称される樹脂膨れ、
あるいは部分的な剥れ等を生じる。前記樹脂膨れの問題
は特に半導体装置パッケージが薄型化を強く要請されて
いる現状においては解決を急がれる大きな課題である。
【０００５】また、樹脂の剥れは、湿気が半導体装置パ
ッケージ内に侵入し錆びの発生、あるいは侵入した湿気
が半導体装置の使用で温度上昇するのに付随して気化
し、その膨張により半導体装置を壊す原因となる。
ッケージ内に侵入し錆びの発生、あるいは侵入した湿気
が半導体装置の使用で温度上昇するのに付随して気化
し、その膨張により半導体装置を壊す原因となる。
【０００６】本発明は樹脂との密着性がすぐれ樹脂膨れ
や剥れを生ぜず、また半田付け性、ボンディング性、耐
食性ともすぐれた半導体装置用リードフレームを製造す
ることを目的とする。
や剥れを生ぜず、また半田付け性、ボンディング性、耐
食性ともすぐれた半導体装置用リードフレームを製造す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明の要旨は、パッド
の周りにインナーリードと該インナーリードに連なるア
ウターリードを形成し、めっきを行うリードフレームの
製造方法において、リードフレームに直接又は下地めっ
きしてＰｄ又はＰｄ合金をめっきし、その上面にＡｕめ
っき又はＡｇめっきを行い、その後、前記パッドを加熱
し前記めっきしたＰｄ又はＰｄ合金を、表層のＡｕめっ
き又はＡｇめっき内に拡散させ、ＡｕとＰｄの混合相、
又はＡｇとＰｄの混合相を形成するところにある。
の周りにインナーリードと該インナーリードに連なるア
ウターリードを形成し、めっきを行うリードフレームの
製造方法において、リードフレームに直接又は下地めっ
きしてＰｄ又はＰｄ合金をめっきし、その上面にＡｕめ
っき又はＡｇめっきを行い、その後、前記パッドを加熱
し前記めっきしたＰｄ又はＰｄ合金を、表層のＡｕめっ
き又はＡｇめっき内に拡散させ、ＡｕとＰｄの混合相、
又はＡｇとＰｄの混合相を形成するところにある。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。銅薄板あるいは鉄−Ｎｉ合金薄
板等を素材として、プレス法、エッチング法、又は前記
プレス法とエッチング法を併用して、図１で示すよう
な、パッド１、インナーリード２、アウターリード３、
サポ−トバ−４、タイバ−５のリードパターンを有する
リードフレーム６を形成する。
面を参照して説明する。銅薄板あるいは鉄−Ｎｉ合金薄
板等を素材として、プレス法、エッチング法、又は前記
プレス法とエッチング法を併用して、図１で示すよう
な、パッド１、インナーリード２、アウターリード３、
サポ−トバ−４、タイバ−５のリードパターンを有する
リードフレーム６を形成する。
【０００９】なお、リードフレーム６のリードパターン
はこの実施例に限らず、例えばパッドに対してその両側
にインナーリードを形成したもの等、種々のパタ−ンの
ものに適用できる。
はこの実施例に限らず、例えばパッドに対してその両側
にインナーリードを形成したもの等、種々のパタ−ンの
ものに適用できる。
【００１０】その後、リードフレーム６を洗浄、脱脂、
酸洗等の前処理を行い、直接又はＮｉ等で下地めっきし
て、Ｐｄ又はＰｄ−Ｎｉ、Ｐｄ−Ｃｏ、Ｐｄ−Ｃｕ等の
Ｐｄ合金をめっきする。該めっきは例えば電気めっきあ
るいは化学めっき等でなされ、その厚みは限定しないが
０．１〜０．５μｍ程度の厚みに形成される。
酸洗等の前処理を行い、直接又はＮｉ等で下地めっきし
て、Ｐｄ又はＰｄ−Ｎｉ、Ｐｄ−Ｃｏ、Ｐｄ−Ｃｕ等の
Ｐｄ合金をめっきする。該めっきは例えば電気めっきあ
るいは化学めっき等でなされ、その厚みは限定しないが
０．１〜０．５μｍ程度の厚みに形成される。
【００１１】前記Ｐｄ又はＰｄ合金をめっきした上面に
Ａｕ又はＡｇをフラッシュめっきと称される薄くめっき
する。該めっきも電気めっきあるいは化学めっき等によ
りなされる。
Ａｕ又はＡｇをフラッシュめっきと称される薄くめっき
する。該めっきも電気めっきあるいは化学めっき等によ
りなされる。
【００１２】めっきの後、当該めっきしたリードフレー
ム６のパッド１を選択的に加熱、例えば３００〜４００
℃の温度に３〜３０秒間加熱し、前記めっきしたＰｄ又
はＰｄ合金を拡散させて表層のＡｕめっき層又はＡｇめ
っき層に入り込ませ、ＡｕとＰｄの混合相又はＡｇとＰ
ｄの混合相を、当該パッド１の表層に形成する。該混合
相を形成することによりパッド１表層のめっきに樹脂と
の密着性を劣化させるＡｕ又はＡｇの単相が存在しない
ので、封止樹脂との密着性がすぐれる。他方、インナー
リード２及びアウターリード３は加熱されないので、表
層にはＡｕめっき又はＡｇめっきがそのまま存在し、耐
食性、ボンディング、半田付け性はすぐれた特性を維持
している。
ム６のパッド１を選択的に加熱、例えば３００〜４００
℃の温度に３〜３０秒間加熱し、前記めっきしたＰｄ又
はＰｄ合金を拡散させて表層のＡｕめっき層又はＡｇめ
っき層に入り込ませ、ＡｕとＰｄの混合相又はＡｇとＰ
ｄの混合相を、当該パッド１の表層に形成する。該混合
相を形成することによりパッド１表層のめっきに樹脂と
の密着性を劣化させるＡｕ又はＡｇの単相が存在しない
ので、封止樹脂との密着性がすぐれる。他方、インナー
リード２及びアウターリード３は加熱されないので、表
層にはＡｕめっき又はＡｇめっきがそのまま存在し、耐
食性、ボンディング、半田付け性はすぐれた特性を維持
している。
【００１３】前記パッド１を加熱するのは、図２で示す
ように当該パッド１をダウンセットするディプレス装置
７の例えばダイ８側、あるいはパンチ９側にヒ−タ１０
を設け、前記ダウンセット時に行うと生産性よく行え
る。
ように当該パッド１をダウンセットするディプレス装置
７の例えばダイ８側、あるいはパンチ９側にヒ−タ１０
を設け、前記ダウンセット時に行うと生産性よく行え
る。
【００１４】なお、パッドの加熱は前記ダウンセット時
に限らず、めっき後の任意の時に当該パッドを選択的に
加熱できれば如何なる方法も適用でき、例えばヒ−トプ
レ−ト、高周波加熱等で行うことができる。
に限らず、めっき後の任意の時に当該パッドを選択的に
加熱できれば如何なる方法も適用でき、例えばヒ−トプ
レ−ト、高周波加熱等で行うことができる。
【００１５】本発明で製造したリードフレーム６のパッ
ド１に半導体チップ１１を搭載し、インナーリード２と
前記半導体チップ１１をワイヤ−１２で接続した後、樹
脂封止するが、樹脂１３はパッド１と密に且つ強く密着
した半導体装置パッケージが得られる。
ド１に半導体チップ１１を搭載し、インナーリード２と
前記半導体チップ１１をワイヤ−１２で接続した後、樹
脂封止するが、樹脂１３はパッド１と密に且つ強く密着
した半導体装置パッケージが得られる。
【００１６】
【発明の効果】本発明によると前述のように樹脂密着の
すぐれたリードフレームが得られ、樹脂封止してなる半
導体装置パッケージに樹脂膨れや樹脂剥れが全く発生せ
ず、湿気の侵入もなく信頼性がすぐれる。また、パッド
以外のインナーリード及びアウターリードには表層にＡ
ｕ又はＡｇめっきが、Ｐｄめっきの上に形成されてい
て、半田付け性、ワイヤ−ボンディング性、及び耐食性
とも良好である。
すぐれたリードフレームが得られ、樹脂封止してなる半
導体装置パッケージに樹脂膨れや樹脂剥れが全く発生せ
ず、湿気の侵入もなく信頼性がすぐれる。また、パッド
以外のインナーリード及びアウターリードには表層にＡ
ｕ又はＡｇめっきが、Ｐｄめっきの上に形成されてい
て、半田付け性、ワイヤ−ボンディング性、及び耐食性
とも良好である。
【図１】本発明の実施例におけるリードフレームを示す
図。
図。
【図２】本発明の実施例でパッドの加熱を示す図。
【図３】本発明の実施例による半導体装置を示す図。
１ パッド ２ インナーリード ３ アウターリード ４ サポ−トバ− ５ タイバ− ６ リードフレーム ７ ディプレス装置 ８ ダイ ９ パンチ １０ ヒ−タ １１ 半導体チップ １２ ワイヤ− １３ 樹脂
Claims (2)
- 【請求項１】 パッドの周りにインナーリードと該イン
ナーリードに連なるアウターリードを形成し、めっきを
行うリードフレームの製造方法において、前記リードフ
レームに直接又は下地めっきしてＰｄ又はＰｄ合金をめ
っきし、表層にＡｕめっき又はＡｇめっきを行い、その
後、前記パッドを加熱し前記めっきしたＰｄ又はＰｄ合
金を表層のＡｕめっき又はＡｇめっき内に拡散させＡｕ
とＰｄの混合相、又はＡｇとＰｄの混合相を形成するこ
とを特徴とする半導体装置用リードフレームの製造方
法。 - 【請求項２】 前記パッドの加熱をパッドのディプレス
と併用して行うことを特徴とする請求項１記載の半導体
装置用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20717697A JPH1140722A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置用リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20717697A JPH1140722A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置用リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140722A true JPH1140722A (ja) | 1999-02-12 |
Family
ID=16535505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20717697A Pending JPH1140722A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置用リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140722A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007254855A (ja) * | 2006-03-24 | 2007-10-04 | Dowa Holdings Co Ltd | 電子部品用銀めっき金属部材及びその製造方法 |
| JP2008088493A (ja) * | 2006-09-29 | 2008-04-17 | Dowa Holdings Co Ltd | 銀めっき金属部材およびその製造法 |
| JP2008270512A (ja) * | 2007-04-20 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| US11264546B2 (en) | 2018-09-27 | 2022-03-01 | Nichia Corporation | Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same |
-
1997
- 1997-07-15 JP JP20717697A patent/JPH1140722A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007254855A (ja) * | 2006-03-24 | 2007-10-04 | Dowa Holdings Co Ltd | 電子部品用銀めっき金属部材及びその製造方法 |
| JP2008088493A (ja) * | 2006-09-29 | 2008-04-17 | Dowa Holdings Co Ltd | 銀めっき金属部材およびその製造法 |
| JP2008270512A (ja) * | 2007-04-20 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| US11264546B2 (en) | 2018-09-27 | 2022-03-01 | Nichia Corporation | Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429992A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US11791289B2 (en) | Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US7408248B2 (en) | Lead frame for semiconductor device | |
| JP2007158327A (ja) | スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| JP4670931B2 (ja) | リードフレーム | |
| JP2007165442A (ja) | モールドパッケージ | |
| JPH1140722A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| US20040183166A1 (en) | Preplated leadframe without precious metal | |
| JPS584955A (ja) | 金めつきされた電子部品パツケ−ジ | |
| TWI231019B (en) | Lead frame and manufacturing method thereof and a semiconductor device | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JP3887993B2 (ja) | Ｉｃチップと回路基板との接続方法 | |
| JP3842356B2 (ja) | 半導体装置、およびその製造方法 | |
| TW200841446A (en) | QFN package structure with leadframe having pattern | |
| JP2000058730A (ja) | リードフレーム及びその製造方法 | |
| JPH04137552A (ja) | リードフレーム | |
| JPH11204713A (ja) | 半導体装置用リードフレーム及び半導体装置 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPS63190372A (ja) | リ−ドフレ−ム | |
| JP2717728B2 (ja) | リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |