JPH11204713A - 半導体装置用リードフレーム及び半導体装置 - Google Patents
半導体装置用リードフレーム及び半導体装置Info
- Publication number
- JPH11204713A JPH11204713A JP10002983A JP298398A JPH11204713A JP H11204713 A JPH11204713 A JP H11204713A JP 10002983 A JP10002983 A JP 10002983A JP 298398 A JP298398 A JP 298398A JP H11204713 A JPH11204713 A JP H11204713A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- coating
- lead frame
- film
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Abstract
(57)【要約】
【課題】 半導体チップとインナーリード部との良好な
ワイヤボンディング性及びアウターリード部と外部機器
との良好な接合性を有すると共に、高品質で経済性及び
生産性の優れた半導体装置用リードフレーム及び半導体
装置を提供すること。 【解決手段】 リードフレーム５の両面又は裏面に、直
接又は下地膜６を介してＰｄ又はＰｄ合金の被膜７を形
成し、更にこの上にＡｕめっき膜８を特に部分的に設け
た断面構造により、インナーリード部２及びアウターリ
ード部３を構成する。これにより、不要な部分へのＰｄ
及びＡｕの使用がないため経済性や生産性等が向上す
る。
ワイヤボンディング性及びアウターリード部と外部機器
との良好な接合性を有すると共に、高品質で経済性及び
生産性の優れた半導体装置用リードフレーム及び半導体
装置を提供すること。 【解決手段】 リードフレーム５の両面又は裏面に、直
接又は下地膜６を介してＰｄ又はＰｄ合金の被膜７を形
成し、更にこの上にＡｕめっき膜８を特に部分的に設け
た断面構造により、インナーリード部２及びアウターリ
ード部３を構成する。これにより、不要な部分へのＰｄ
及びＡｕの使用がないため経済性や生産性等が向上す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
例えば半導体チップと接続して導出されて外部機器に接
合する半導体装置用リードフレーム及び半導体装置に関
するものである。
例えば半導体チップと接続して導出されて外部機器に接
合する半導体装置用リードフレーム及び半導体装置に関
するものである。
【０００２】
【従来の技術】樹脂封止型半導体装置のリードフレーム
は、半導体チップとインナーリード部を接続するワイヤ
が良好なワイヤボンディング性を有すると共に、アウタ
ーリード部の外部機器との接合部が良好な半田付け性を
有することが要求される。
は、半導体チップとインナーリード部を接続するワイヤ
が良好なワイヤボンディング性を有すると共に、アウタ
ーリード部の外部機器との接合部が良好な半田付け性を
有することが要求される。
【０００３】従って、従来はリードフレームの全面に直
接もしくは下地膜を介してＰｄ（パラジウム）またはＰ
ｄ合金の被膜を形成し、この被膜上にＡｕ（金）めっき
により薄い被膜が形成されている。
接もしくは下地膜を介してＰｄ（パラジウム）またはＰ
ｄ合金の被膜を形成し、この被膜上にＡｕ（金）めっき
により薄い被膜が形成されている。
【０００４】このようなＡｕめっき膜はＰｄまたはＰｄ
合金の被膜の保護膜として作用するため、ＰｄまたはＰ
ｄ合金の被膜の酸化による劣化が防止される。またＡｕ
めっき被膜は薄くても下地のＰｄまたはＰｄ合金の被膜
からの悪影響がないので、Ａｕ自体の良好な半田付け性
を維持し、Ｐｄ及びＡｕの特性が最大限に発揮されるこ
とから極めて良好な半田付け性が得られる。
合金の被膜の保護膜として作用するため、ＰｄまたはＰ
ｄ合金の被膜の酸化による劣化が防止される。またＡｕ
めっき被膜は薄くても下地のＰｄまたはＰｄ合金の被膜
からの悪影響がないので、Ａｕ自体の良好な半田付け性
を維持し、Ｐｄ及びＡｕの特性が最大限に発揮されるこ
とから極めて良好な半田付け性が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
たようにリードフレーム全体にＡｕめっき膜を設けた
り、ＰｄまたはＰｄ合金による被膜を形成することは、
樹脂封止型半導体装置に対して不要な部分にまで過剰に
材料を使用するため、非常に不経済である。
たようにリードフレーム全体にＡｕめっき膜を設けた
り、ＰｄまたはＰｄ合金による被膜を形成することは、
樹脂封止型半導体装置に対して不要な部分にまで過剰に
材料を使用するため、非常に不経済である。
【０００６】また、Ａｕめっきは樹脂封止型半導体装置
に用いられる封止用樹脂との接着性が良好でないため、
Ａｕめっきによってダイパッドと樹脂との間が剥離し、
ダイパッドコーナー部分の樹脂にクラックが発生し易
い。
に用いられる封止用樹脂との接着性が良好でないため、
Ａｕめっきによってダイパッドと樹脂との間が剥離し、
ダイパッドコーナー部分の樹脂にクラックが発生し易
い。
【０００７】本発明は、上記の事情に鑑みてなされたも
のであって、半導体チップとインナーリード部とを接続
するワイヤの良好な接合性及びアウターリード部の外部
機器との接続の際の良好な接合性を有すると共に、良質
で経済性、生産性の優れた半導体装置用リードフレーム
及び半導体装置を提供することを目的とするものであ
る。
のであって、半導体チップとインナーリード部とを接続
するワイヤの良好な接合性及びアウターリード部の外部
機器との接続の際の良好な接合性を有すると共に、良質
で経済性、生産性の優れた半導体装置用リードフレーム
及び半導体装置を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために鋭意検討を重ねた結果、その効果的な
解決策を見出し、本発明に到達したものである。
を達成するために鋭意検討を重ねた結果、その効果的な
解決策を見出し、本発明に到達したものである。
【０００９】即ち、本発明はリードフレーム素材上に金
属又はその合金の被膜が形成され、この被膜上の一部分
であって、アウターリード部の半田付け予定箇所を含む
領域に金被膜が形成されている半導体装置用リードフレ
ームに係るものである。
属又はその合金の被膜が形成され、この被膜上の一部分
であって、アウターリード部の半田付け予定箇所を含む
領域に金被膜が形成されている半導体装置用リードフレ
ームに係るものである。
【００１０】本発明によれば、素材上に金属又はその合
金の被膜が形成されたアウターリード部の一部分に金被
膜が形成されているので、不要な部分にまで金被膜が形
成されることがなく経済的であると共に、製作工程が簡
素化されることにより生産性を向上させることができ
る。そして、この金被膜をアウターリード部の外部機器
への接合部（半田付け予定箇所）に形成しているので、
半田付け性が良好な上に、金属又はその合金の被膜の酸
化も防ぐことができる。
金の被膜が形成されたアウターリード部の一部分に金被
膜が形成されているので、不要な部分にまで金被膜が形
成されることがなく経済的であると共に、製作工程が簡
素化されることにより生産性を向上させることができ
る。そして、この金被膜をアウターリード部の外部機器
への接合部（半田付け予定箇所）に形成しているので、
半田付け性が良好な上に、金属又はその合金の被膜の酸
化も防ぐことができる。
【００１１】また、本発明は前記リードフレーム素材上
に金属又はその合金の被膜が形成され、この被膜上にお
けるリードフレーム裏面にのみ金被膜が形成されている
半導体装置用リードフレームに係るものである。
に金属又はその合金の被膜が形成され、この被膜上にお
けるリードフレーム裏面にのみ金被膜が形成されている
半導体装置用リードフレームに係るものである。
【００１２】本発明によれば、素材上に金属又はその合
金の被膜が形成されたリードフレームの裏面にのみ金被
膜が形成されているので、上記した一部分に金被膜を形
成した場合よりも更に経済性及び生産性を高めることが
できる。
金の被膜が形成されたリードフレームの裏面にのみ金被
膜が形成されているので、上記した一部分に金被膜を形
成した場合よりも更に経済性及び生産性を高めることが
できる。
【００１３】また、本発明は、半導体チップがインナー
リード部に接続された状態で樹脂封止され、アウターリ
ード部が封止樹脂外に導出されており、少なくとも前記
アウターリード部の素材上に金属又はその合金の被膜が
形成されていて、この被膜上の一部分であって、前記ア
ウターリード部の半田付け予定箇所を含む領域に金被膜
が形成されている半導体装置に係るものである。
リード部に接続された状態で樹脂封止され、アウターリ
ード部が封止樹脂外に導出されており、少なくとも前記
アウターリード部の素材上に金属又はその合金の被膜が
形成されていて、この被膜上の一部分であって、前記ア
ウターリード部の半田付け予定箇所を含む領域に金被膜
が形成されている半導体装置に係るものである。
【００１４】本発明によれば、封止樹脂以外に導出され
たアウターリード部における金属又はその合金の被膜上
の一部分に金被膜が形成されているので、樹脂封止部に
金属膜が存在しないため、封止樹脂の剥離やクラックの
如き不具合を防止できると共に、前記した発明と同様の
効果を奏する半導体装置を提供することができる。
たアウターリード部における金属又はその合金の被膜上
の一部分に金被膜が形成されているので、樹脂封止部に
金属膜が存在しないため、封止樹脂の剥離やクラックの
如き不具合を防止できると共に、前記した発明と同様の
効果を奏する半導体装置を提供することができる。
【００１５】また、本発明は、半導体チップがインナー
リード部に接続された状態で樹脂封止され、アウターリ
ード部が封止樹脂外に導出されており、少なくとも前記
アウターリード部の素材上に金属又はその合金の被膜が
形成され、この被膜上におけるリードフレームの裏面に
のみ金被膜が形成されている半導体装置に係るものであ
る。
リード部に接続された状態で樹脂封止され、アウターリ
ード部が封止樹脂外に導出されており、少なくとも前記
アウターリード部の素材上に金属又はその合金の被膜が
形成され、この被膜上におけるリードフレームの裏面に
のみ金被膜が形成されている半導体装置に係るものであ
る。
【００１６】本発明によれば、封止樹脂外に導出され、
金属又は合金の被膜が形成されたリードフレームの裏面
にのみ金被膜が形成されるので、上記した半導体装置よ
りも更に経済性及び生産性が高く、その他の面でも同等
の効果を奏する半導体装置を提供することができる。
金属又は合金の被膜が形成されたリードフレームの裏面
にのみ金被膜が形成されるので、上記した半導体装置よ
りも更に経済性及び生産性が高く、その他の面でも同等
の効果を奏する半導体装置を提供することができる。
【００１７】
【発明の実施の形態】上記した本発明の半導体装置用リ
ードフレーム及び半導体装置においては、ダイパッド及
びガイドレール部以外の領域に前記金被膜が形成され、
しかも前記アウターリード部のみに前記金被膜が形成さ
れていることが望ましい。
ードフレーム及び半導体装置においては、ダイパッド及
びガイドレール部以外の領域に前記金被膜が形成され、
しかも前記アウターリード部のみに前記金被膜が形成さ
れていることが望ましい。
【００１８】そして、前記アウターリード部の半田付け
予定箇所及びその近傍にのみ前記金被膜が形成されてい
ることが望ましい。
予定箇所及びその近傍にのみ前記金被膜が形成されてい
ることが望ましい。
【００１９】この場合、前記リードフレーム素材上に直
接もしくは下地膜を介してパラジウム又はその合金から
なる前記被膜が形成され、この被膜上に部分的に前記金
被膜がめっきで形成されていることが望ましい。
接もしくは下地膜を介してパラジウム又はその合金から
なる前記被膜が形成され、この被膜上に部分的に前記金
被膜がめっきで形成されていることが望ましい。
【００２０】また、アウターリード部の半田付け予定箇
所及びその近傍において前記裏面にのみ前記金被膜が形
成されていてもよく、この場合、前記リードフレーム素
材上に直接もしくは下地膜を介してパラジウム又はその
合金からなる前記被膜が形成され、この被膜上に前記金
被膜がめっきで形成されていてもよい。
所及びその近傍において前記裏面にのみ前記金被膜が形
成されていてもよく、この場合、前記リードフレーム素
材上に直接もしくは下地膜を介してパラジウム又はその
合金からなる前記被膜が形成され、この被膜上に前記金
被膜がめっきで形成されていてもよい。
【００２１】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【００２２】図１は、リードフレームが形成された段階
におけるガルウィング型半導体装置の一部分を示す平面
図であり、１はダイパッド、２はインナーリード部、３
はアウターリード部、４はガイドレール及び９はタイバ
ー部である。
におけるガルウィング型半導体装置の一部分を示す平面
図であり、１はダイパッド、２はインナーリード部、３
はアウターリード部、４はガイドレール及び９はタイバ
ー部である。
【００２３】このような半導体装置は製造工程におい
て、図１に示した仮想線の内側が樹脂封止された後、所
定の規格に切断されて半導体装置として完成し、そのア
ウターリード部３を所定規格に曲げ加工し、図２に示す
如くその先端が半田付け等によって外部機器等に接合さ
れる。
て、図１に示した仮想線の内側が樹脂封止された後、所
定の規格に切断されて半導体装置として完成し、そのア
ウターリード部３を所定規格に曲げ加工し、図２に示す
如くその先端が半田付け等によって外部機器等に接合さ
れる。
【００２４】即ち、図２は、本実施例による半導体装置
の上記の如き接合を示す要部の概略図である。従って、
ダイパッド１上に形成したＩＣチップ１２とインナーリ
ード部２とがボンディングワイヤ１３により接続され、
これらが封止樹脂１４で実装され、この外部に導出され
たアウターリード部３の曲げ加工した先端３ａ下部を基
板１１に半田付け１０した状態を示している。
の上記の如き接合を示す要部の概略図である。従って、
ダイパッド１上に形成したＩＣチップ１２とインナーリ
ード部２とがボンディングワイヤ１３により接続され、
これらが封止樹脂１４で実装され、この外部に導出され
たアウターリード部３の曲げ加工した先端３ａ下部を基
板１１に半田付け１０した状態を示している。
【００２５】図３は、第１の実施例を示すものであり、
上記した図２におけるアウターリード部３の一部分の断
面構造を示す本実施例の特筆すべき特徴である。即ち、
本実施例はダイパッド１とガイドレール４は図４に示す
断面図のように、素材面が露出し、インナーリード部２
とアウターリード部３のみに直接もしくは下地被膜を介
してＰｄ又はＰｄ合金の被膜を形成し、アウターリード
部３にはさらにその上の一部分にＡｕめっき膜８を薄く
形成させている。
上記した図２におけるアウターリード部３の一部分の断
面構造を示す本実施例の特筆すべき特徴である。即ち、
本実施例はダイパッド１とガイドレール４は図４に示す
断面図のように、素材面が露出し、インナーリード部２
とアウターリード部３のみに直接もしくは下地被膜を介
してＰｄ又はＰｄ合金の被膜を形成し、アウターリード
部３にはさらにその上の一部分にＡｕめっき膜８を薄く
形成させている。
【００２６】従来は、リードフレーム５、ダイパッド１
及びガイドレール４に対し、その全面に直接もしくは下
地膜６を介してＰｄ又はＰｄ合金の被膜を形成し、さら
にその上に全面にＡｕめっき膜８を図３に示すような断
面に形成させていたのに比べてＰｄ又はＰｄ合金膜及び
Ａｕめっき面積が大幅に減少する。
及びガイドレール４に対し、その全面に直接もしくは下
地膜６を介してＰｄ又はＰｄ合金の被膜を形成し、さら
にその上に全面にＡｕめっき膜８を図３に示すような断
面に形成させていたのに比べてＰｄ又はＰｄ合金膜及び
Ａｕめっき面積が大幅に減少する。
【００２７】その結果、ダイパッド１にＡｕめっき膜８
が存在しないためダイパッド１と封止樹脂１４との密着
性の向上に伴って半導体チップとインナーリードを接続
するワイヤのワイヤボンディング性が保持され、インナ
ーリード部２及びアウターリード部３のみにＰｄやＡｕ
を用いるので、良好な半田付け性を有しながら、かつ高
価なＰｄやＡｕの使用量が減少するため従来のリードフ
レームと比較して安価に作製することが可能となる。
が存在しないためダイパッド１と封止樹脂１４との密着
性の向上に伴って半導体チップとインナーリードを接続
するワイヤのワイヤボンディング性が保持され、インナ
ーリード部２及びアウターリード部３のみにＰｄやＡｕ
を用いるので、良好な半田付け性を有しながら、かつ高
価なＰｄやＡｕの使用量が減少するため従来のリードフ
レームと比較して安価に作製することが可能となる。
【００２８】本実施例におけるリードフレーム５は、図
５に示したようにアウターリード部３のみの全部又はそ
の一部分（少なくとも半田付け予定箇所）にＡｕめっき
膜８を設けてもよい。この場合、インナーリード部２に
ついては図５に示すように最外部にＡｕめっき膜８を設
けない構造となる。また、この場合は図６、図７に示す
ような構造でもよい。
５に示したようにアウターリード部３のみの全部又はそ
の一部分（少なくとも半田付け予定箇所）にＡｕめっき
膜８を設けてもよい。この場合、インナーリード部２に
ついては図５に示すように最外部にＡｕめっき膜８を設
けない構造となる。また、この場合は図６、図７に示す
ような構造でもよい。
【００２９】即ち、図５は、リードフレーム５の両面に
下地膜６を介してＰｄ又はＰｄ合金の被膜７を設けた
例、図６は、リードフレーム５の両面に下地膜６を設
け、この一方の面にＰｄ又はＰｄ合金の被膜７を設けた
例、図７は、リードフレーム５の一方の面にのみ下地膜
を介してＰｄ又はＰｄ合金の被膜７を設けた例である。
これによりインナーリード部２にＡｕが存在しないため
更に経済性を高めることができる。
下地膜６を介してＰｄ又はＰｄ合金の被膜７を設けた
例、図６は、リードフレーム５の両面に下地膜６を設
け、この一方の面にＰｄ又はＰｄ合金の被膜７を設けた
例、図７は、リードフレーム５の一方の面にのみ下地膜
を介してＰｄ又はＰｄ合金の被膜７を設けた例である。
これによりインナーリード部２にＡｕが存在しないため
更に経済性を高めることができる。
【００３０】また、アウターリード部３に対しては実装
時に必要な部分にのみＡｕめっきを設けてもよい。即
ち、アウターリード部３の素材であるリードフレーム５
の両面に、下地膜６、Ｐｄ又はＰｄ合金の被膜を設け、
Ａｕ（金）被膜８はアウターリード部３の一部分（例え
ば、図２におけるアウターリード部３の仮想線を境とす
る半田付け予定箇所又はその近傍を含む部分）のみに設
ける。これにより、更に高価なＡｕの節約が可能とな
る。
時に必要な部分にのみＡｕめっきを設けてもよい。即
ち、アウターリード部３の素材であるリードフレーム５
の両面に、下地膜６、Ｐｄ又はＰｄ合金の被膜を設け、
Ａｕ（金）被膜８はアウターリード部３の一部分（例え
ば、図２におけるアウターリード部３の仮想線を境とす
る半田付け予定箇所又はその近傍を含む部分）のみに設
ける。これにより、更に高価なＡｕの節約が可能とな
る。
【００３１】図８〜図１０は、第２の実施例を示し、図
２におけるアウターリード部３の一部分の断面構造の別
の形態を示すものである。そしてこれも本実施例の特筆
すべき特徴である。即ち、前記第１の実施例はアウター
リード部３の両面を同一の断面構造としたが、本実施例
はその両面の断面構造が異なる。
２におけるアウターリード部３の一部分の断面構造の別
の形態を示すものである。そしてこれも本実施例の特筆
すべき特徴である。即ち、前記第１の実施例はアウター
リード部３の両面を同一の断面構造としたが、本実施例
はその両面の断面構造が異なる。
【００３２】図８の場合は、リードフレーム５の下方の
面（即ち、半田付け面）に下地膜６を介してＰｄ又はＰ
ｄ合金の被膜７を形成し、この上にＡｕめっき膜８を設
けたものである。図９は、リードフレームの両面に下地
膜６を設け、その他は図８と同様に形成したもの、図１
０は、リードフレーム５の両面に下地膜６を介してＰｄ
又はＰｄ合金の被膜７を形成し、Ａｕめっき膜８は図８
の場合と同様に形成したものである。
面（即ち、半田付け面）に下地膜６を介してＰｄ又はＰ
ｄ合金の被膜７を形成し、この上にＡｕめっき膜８を設
けたものである。図９は、リードフレームの両面に下地
膜６を設け、その他は図８と同様に形成したもの、図１
０は、リードフレーム５の両面に下地膜６を介してＰｄ
又はＰｄ合金の被膜７を形成し、Ａｕめっき膜８は図８
の場合と同様に形成したものである。
【００３３】即ち、アウターリード部３の裏面の全部又
はその一部分（例えば半田付け予定箇所又はその近傍を
含む部分）にのみＡｕめっき膜８を設けた構造になって
いる。この場合、図８〜図１０のような構造にするのが
好ましい。これによりＰｄやＡｕの使用量を節約するこ
とができる。
はその一部分（例えば半田付け予定箇所又はその近傍を
含む部分）にのみＡｕめっき膜８を設けた構造になって
いる。この場合、図８〜図１０のような構造にするのが
好ましい。これによりＰｄやＡｕの使用量を節約するこ
とができる。
【００３４】上述した各実施例の如く本実施例の特徴
は、実装時にＡｕめっきが不必要な部分にはＡｕめっき
膜８を省くことによりコストの低減を図るものであり、
Ａｕを用いなければ、この部分はどのようなめっき構造
であってもよい。上述の如く本実施例ではガルウィング
形状の半導体装置を用いたが、他の形状の半導体装置で
もこれと同様に実施することができる。
は、実装時にＡｕめっきが不必要な部分にはＡｕめっき
膜８を省くことによりコストの低減を図るものであり、
Ａｕを用いなければ、この部分はどのようなめっき構造
であってもよい。上述の如く本実施例ではガルウィング
形状の半導体装置を用いたが、他の形状の半導体装置で
もこれと同様に実施することができる。
【００３５】本実施例によれば、Ａｕめっき膜８が樹脂
封止部に存在しないので、封止樹脂の密着性が向上し、
これにより半導体チップとインナーリード部とのダイボ
ンドによる接合性が保持され、剥離やクラックの発生を
防ぐことができると共に、ＰｄやＡｕの使用量を減らす
ことにより半導体装置の製造原価を低減することができ
る。そして更に、Ｐｄ又はこの合金の被膜やＡｕめっき
を減少させることによる製造工程の簡素化により生産性
を向上させることができる。
封止部に存在しないので、封止樹脂の密着性が向上し、
これにより半導体チップとインナーリード部とのダイボ
ンドによる接合性が保持され、剥離やクラックの発生を
防ぐことができると共に、ＰｄやＡｕの使用量を減らす
ことにより半導体装置の製造原価を低減することができ
る。そして更に、Ｐｄ又はこの合金の被膜やＡｕめっき
を減少させることによる製造工程の簡素化により生産性
を向上させることができる。
【００３６】
【発明の効果】上述した如く、本発明は、リードフレー
ム素材上に金属又はその合金の被膜が形成され、この被
膜上における一部分に金被膜が形成されているので、金
被膜が必要でない部分にまで金被膜が形成されないため
経済的であると共に、製作工程が簡素化されて生産性を
向上させることができる。そして、この金被膜を少なく
ともアウターリード部の外部機器への接合部（半田付け
予定箇所）に形成しているので、半田付け性が良好であ
る上に金属又はその合金被膜の酸化を防止できる。
ム素材上に金属又はその合金の被膜が形成され、この被
膜上における一部分に金被膜が形成されているので、金
被膜が必要でない部分にまで金被膜が形成されないため
経済的であると共に、製作工程が簡素化されて生産性を
向上させることができる。そして、この金被膜を少なく
ともアウターリード部の外部機器への接合部（半田付け
予定箇所）に形成しているので、半田付け性が良好であ
る上に金属又はその合金被膜の酸化を防止できる。
【００３７】また、これを半導体装置に適用すれば、樹
脂封止部に金属膜が存在しないようにできるため、ダイ
パッドと封止樹脂間の剥離及び封止樹脂のクラックの如
き不具合を防止できると共に、封止樹脂の密着性の向上
に伴い、半導体チップとインナーリード部との良好な接
合性を保持することができ、良質で信頼性の高い製品を
提供することができる。
脂封止部に金属膜が存在しないようにできるため、ダイ
パッドと封止樹脂間の剥離及び封止樹脂のクラックの如
き不具合を防止できると共に、封止樹脂の密着性の向上
に伴い、半導体チップとインナーリード部との良好な接
合性を保持することができ、良質で信頼性の高い製品を
提供することができる。
【図１】本発明の実施例による半導体装置の製造段階に
おける一部分を示す平面図である。
おける一部分を示す平面図である。
【図２】同、半導体チップのアウターリード部と基板と
の接合を示す要部の概略断面図である。
の接合を示す要部の概略断面図である。
【図３】同、アウターリード部の一部分の構造を示す断
面図である。
面図である。
【図４】同、ダイパッド又はガイドレールを示すその一
部分の断面図である。
部分の断面図である。
【図５】同、インナーリード部の一部分の構造を示す断
面図である。
面図である。
【図６】同、インナーリード部の一部分の他の構造を示
す断面図である。
す断面図である。
【図７】同、インナーリード部の一部分の更に他の構造
を示す断面図である。
を示す断面図である。
【図８】同、アウターリード部の一部分の他の構造を示
す断面図である。
す断面図である。
【図９】同、アウターリード部の一部分の他の構造を示
す断面図である。
す断面図である。
【図１０】同、アウターリード部の一部分の更に他の構
造を示す断面図である。
造を示す断面図である。
１…ダイパッド、２…インナーリード部、３…アウター
リード部、３ａ…半田付け領域（先端）、４…ガイドレ
ール、５…リードフレーム、６…下地膜、７…パラジウ
ム、パラジウムの合金の膜、８…金、９…ダイバー部、
１０…半田、１１…基板、１２…ＩＣチップ、１３…ボ
ンディングワイヤ、１４…封止樹脂
リード部、３ａ…半田付け領域（先端）、４…ガイドレ
ール、５…リードフレーム、６…下地膜、７…パラジウ
ム、パラジウムの合金の膜、８…金、９…ダイバー部、
１０…半田、１１…基板、１２…ＩＣチップ、１３…ボ
ンディングワイヤ、１４…封止樹脂
Claims (20)
- 【請求項１】 リードフレーム素材上に金属又はその合
金の被膜が形成され、この被膜上の一部分であって、ア
ウターリード部の半田付け予定箇所を含む領域に金被膜
が形成されている半導体装置用リードフレーム。 - 【請求項２】 ダイパッド及びガイドレール部以外の領
域に前記金被膜が形成されている、請求項１に記載した
半導体装置用リードフレーム。 - 【請求項３】 前記アウターリード部のみに前記金被膜
が形成されている、請求項１に記載した半導体装置用リ
ードフレーム。 - 【請求項４】 前記アウターリード部の半田付け予定箇
所及びその近傍にのみ前記金被膜が形成されている、請
求項３に記載した半導体装置用リードフレーム。 - 【請求項５】 前記リードフレーム素材上に直接もしく
は下地膜を介してパラジウム又はその合金からなる前記
被膜が形成され、この被膜上に部分的に前記金被膜がめ
っきで形成されている、請求項１に記載した半導体装置
用リードフレーム。 - 【請求項６】 前記リードフレーム素材上に金属又はそ
の合金の被膜が形成され、この被膜上におけるリードフ
レーム裏面にのみ金被膜が形成されている半導体装置用
リードフレーム。 - 【請求項７】 ダイパッド及びガイドレール部以外の領
域に前記金被膜が形成されている、請求項６に記載した
半導体装置用リードフレーム。 - 【請求項８】 前記アウターリード部のみに前記金被膜
が形成されている、請求項６に記載した半導体装置用リ
ードフレーム。 - 【請求項９】 アウターリード部の半田付け予定箇所及
びその近傍において前記裏面にのみ前記金被膜が形成さ
れている、請求項８に記載した半導体用リードフレー
ム。 - 【請求項１０】 前記リードフレーム素材上に直接もし
くは下地膜を介してパラジウム又はその合金からなる前
記被膜が形成され、この被膜上に前記金被膜がめっきで
形成されている、請求項６に記載した半導体装置用リー
ドフレーム。 - 【請求項１１】 半導体チップがインナーリード部に接
続された状態で樹脂封止され、アウターリード部が封止
樹脂外に導出されており、少なくとも前記アウターリー
ド部の素材上に金属又はその合金の被膜が形成されてい
て、この被膜上の一部分であって、前記アウターリード
部の半田付け予定箇所を含む領域に金被膜が形成されて
いる半導体装置。 - 【請求項１２】 ダイパッド以外の領域に前記金被膜が
形成されている、請求項１１に記載した半導体装置。 - 【請求項１３】 前記アウターリード部のみに前記金被
膜が形成されている、請求項１１に記載した半導体装
置。 - 【請求項１４】 前記アウターリード部の半田付け予定
箇所及びその近傍にのみ前記金被膜が形成されている、
請求項１３に記載した半導体装置。 - 【請求項１５】 前記アウターリード部に直接もしくは
下地膜を介してパラジウム又はその合金からなる前記被
膜がめっきで形成され、この被膜上に部分的に前記金被
膜が形成されている、請求項１１に記載した半導体装
置。 - 【請求項１６】 半導体チップがインナーリード部に接
続された状態で樹脂封止され、アウターリード部が封止
樹脂外に導出されており、少なくとも前記アウターリー
ド部の素材上に金属又はその合金の被膜が形成され、こ
の被膜上におけるリードフレームの裏面にのみ金被膜が
形成されている半導体装置。 - 【請求項１７】 ダイパッド以外の領域に前記金被膜が
形成されている、請求項１６に記載した半導体装置。 - 【請求項１８】 前記アウターリード部のみに前記金被
膜が形成されている、請求項１６に記載した半導体装
置。 - 【請求項１９】 前記アウターリード部の半田付け予定
箇所及びその近傍において前記裏面にのみ前記金被膜が
形成されている、請求項１８に記載した半導体装置。 - 【請求項２０】 前記アウターリード部に直接もしくは
下地膜を介してパラジウム又はその合金からなる前記被
膜がめっきで形成され、この被膜上に前記金被膜がめっ
きで形成されている、請求項１６に記載した半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002983A JPH11204713A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置用リードフレーム及び半導体装置 |
| US09/226,123 US6150712A (en) | 1998-01-09 | 1999-01-07 | Lead frame for semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002983A JPH11204713A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置用リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204713A true JPH11204713A (ja) | 1999-07-30 |
Family
ID=11544617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10002983A Abandoned JPH11204713A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置用リードフレーム及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6150712A (ja) |
| JP (1) | JPH11204713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005314749A (ja) * | 2004-04-28 | 2005-11-10 | Shinei Hitec:Kk | 電子部品及びその表面処理方法 |
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497847B2 (ja) * | 2001-08-23 | 2004-02-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| US7192809B2 (en) * | 2005-02-18 | 2007-03-20 | Texas Instruments Incorporated | Low cost method to produce high volume lead frames |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168659A (ja) * | 1983-03-15 | 1984-09-22 | Furukawa Electric Co Ltd:The | 集積回路用リ−ドフレ−ム |
| US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| JPH02222567A (ja) * | 1989-02-23 | 1990-09-05 | Hitachi Cable Ltd | リードフレーム |
| US5041901A (en) * | 1989-05-10 | 1991-08-20 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| JPH03237750A (ja) * | 1990-02-15 | 1991-10-23 | Hitachi Cable Ltd | 半導体集積回路用リードフレーム |
| JPH03280565A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 半導体装置 |
| JP2543619B2 (ja) * | 1990-09-05 | 1996-10-16 | 新光電気工業株式会社 | 半導体装置用リ―ドフレ―ム |
| JPH05190727A (ja) * | 1992-01-14 | 1993-07-30 | Sony Corp | 集積回路用リードフレーム |
| US5455446A (en) * | 1994-06-30 | 1995-10-03 | Motorola, Inc. | Leaded semiconductor package having temperature controlled lead length |
| US5616953A (en) * | 1994-09-01 | 1997-04-01 | Micron Technology, Inc. | Lead frame surface finish enhancement |
| US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
-
1998
- 1998-01-09 JP JP10002983A patent/JPH11204713A/ja not_active Abandoned
-
1999
- 1999-01-07 US US09/226,123 patent/US6150712A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005314749A (ja) * | 2004-04-28 | 2005-11-10 | Shinei Hitec:Kk | 電子部品及びその表面処理方法 |
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6150712A (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255646B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100552353B1 (ko) | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US7371616B2 (en) | Clipless and wireless semiconductor die package and method for making the same | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JP3405202B2 (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2005019922A (ja) | 半導体パッケージ用リードフレーム | |
| JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11204713A (ja) | 半導体装置用リードフレーム及び半導体装置 | |
| JPH11176864A (ja) | 半導体パッケージ | |
| US20040183166A1 (en) | Preplated leadframe without precious metal | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP3443406B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0982870A (ja) | 半導体装置、リードフレーム及びその製造方法 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JPS6017939A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH11145369A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH09116076A (ja) | リードフレーム及び半導体装置 | |
| JPH0294463A (ja) | 半導体装置 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0626222B2 (ja) | 半導体チツプのダイボンデイング方法 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051005 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051202 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070522 |