JPH0294463A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0294463A JPH0294463A JP24564588A JP24564588A JPH0294463A JP H0294463 A JPH0294463 A JP H0294463A JP 24564588 A JP24564588 A JP 24564588A JP 24564588 A JP24564588 A JP 24564588A JP H0294463 A JPH0294463 A JP H0294463A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- resin
- semiconductor chip
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229920005989 resin Polymers 0.000 abstract description 19
- 239000011347 resin Substances 0.000 abstract description 19
- 238000000465 moulding Methods 0.000 abstract description 4
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関する。
従来の技術
従来、ワイヤーボンド方式によるＬＳＩの実装法として
は、第３図に示すように、リードフレーム１のダイパッ
ド部２にＡ ｕ ／ Ｓ ｉ共晶接合やＡｇペーストや
半田付けなどの接着材１４６により半導体チップ３をダ
イボンドし、その後樹脂モールド成型されて樹脂モール
ド部５により封止される。なお第４図は第３図のＢ−［
３断面図である。
は、第３図に示すように、リードフレーム１のダイパッ
ド部２にＡ ｕ ／ Ｓ ｉ共晶接合やＡｇペーストや
半田付けなどの接着材１４６により半導体チップ３をダ
イボンドし、その後樹脂モールド成型されて樹脂モール
ド部５により封止される。なお第４図は第３図のＢ−［
３断面図である。
第４図において、４は半導体チップ３とリードフレーム
１のインナーリード７とを接続するリードワイヤである
。
１のインナーリード７とを接続するリードワイヤである
。
発明が解決しようとする課題
しかしながら、近年、第５図および第６図に示すように
、半導体チップ１３の大型化がずずむ一方で、樹脂モー
ルド部１５の大きさは従来と同様であるため、リードフ
レーム１１のダイパッド部１２も少しは面積が増加して
いるものの、ダイパッド部１２の上面はほぼ半導体チッ
プ１３により占められるようになってきている。この結
果、樹脂モールド部１５はダイパッド部１２に対してほ
ぼその平坦な裏面と側面だけで接触することとなり、互
いの密着性の悪化を招き、樹脂モールド部１５とダイパ
ッド部１２の界面でのクラックの発生などの不具合を生
じていた。
、半導体チップ１３の大型化がずずむ一方で、樹脂モー
ルド部１５の大きさは従来と同様であるため、リードフ
レーム１１のダイパッド部１２も少しは面積が増加して
いるものの、ダイパッド部１２の上面はほぼ半導体チッ
プ１３により占められるようになってきている。この結
果、樹脂モールド部１５はダイパッド部１２に対してほ
ぼその平坦な裏面と側面だけで接触することとなり、互
いの密着性の悪化を招き、樹脂モールド部１５とダイパ
ッド部１２の界面でのクラックの発生などの不具合を生
じていた。
本発明は上記問題を解決するもので、樹脂モールド部と
ダイパッド部の界面のクラックの発生のない半導体装置
を提供することを［１的とするものである。
ダイパッド部の界面のクラックの発生のない半導体装置
を提供することを［１的とするものである。
課題を解決するための手段
上記問題を解決するために本発明は、半導体チツブがグ
イボンドされるリードフレームのダイパッド部が環状に
形成されているものである。
イボンドされるリードフレームのダイパッド部が環状に
形成されているものである。
作用
上記構成により、ダイパッド部が環状であるため、樹脂
モールドの際にダイパッド部の中央の孔部にモールド用
樹脂が裏面側より入り込み、これにより樹脂モールド部
とリードフレームのダイパッド部との密着性が高まり、
界面でのクラックの発生が防止される。
モールドの際にダイパッド部の中央の孔部にモールド用
樹脂が裏面側より入り込み、これにより樹脂モールド部
とリードフレームのダイパッド部との密着性が高まり、
界面でのクラックの発生が防止される。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す半導体装置に用いられ
るリードフレームの平面図、第２図は第１図のＡ−Ａ断
面図である。第１図において、２１は跣ニッゲル合金や
Ｃｕ合金などからなるリードフレーム、２２は大型の半
導体チップ２３がグイボンドされるリードフレーム２１
のダイパッド部で、環状に形成され、中央に孔部２４が
設けられている。
るリードフレームの平面図、第２図は第１図のＡ−Ａ断
面図である。第１図において、２１は跣ニッゲル合金や
Ｃｕ合金などからなるリードフレーム、２２は大型の半
導体チップ２３がグイボンドされるリードフレーム２１
のダイパッド部で、環状に形成され、中央に孔部２４が
設けられている。
これにともなって、ダイパッド部２２上に供給されるＡ
ｕ ／ Ｓ ｉ共晶またはＡｇペーストまたは半田な
どからなる接着材料２５も環状とされ、半導体チップ２
３はその下面の周部のみで、接着材料２５を介してダイ
パッド部２２に接着されている。２６は半導体チップ２
３のポンディングパッド部とリードフレーム２１のイン
ナーリード２７とを接続するリードワイヤ、２８はこれ
らを覆うエポキシ樹脂などからなる樹脂モールド部であ
る。
ｕ ／ Ｓ ｉ共晶またはＡｇペーストまたは半田な
どからなる接着材料２５も環状とされ、半導体チップ２
３はその下面の周部のみで、接着材料２５を介してダイ
パッド部２２に接着されている。２６は半導体チップ２
３のポンディングパッド部とリードフレーム２１のイン
ナーリード２７とを接続するリードワイヤ、２８はこれ
らを覆うエポキシ樹脂などからなる樹脂モールド部であ
る。
上記構成により、樹脂モールドの際に、環状のダイパッ
ド部２２の中央に設けられた孔部２４に樹脂モールド部
２８が入り込み、これにより樹脂モールド部２８とリー
ドフレーム２１のダイパッド部２２との密着度が高まり
、界面でのクラックの発生は防止される。
ド部２２の中央に設けられた孔部２４に樹脂モールド部
２８が入り込み、これにより樹脂モールド部２８とリー
ドフレーム２１のダイパッド部２２との密着度が高まり
、界面でのクラックの発生は防止される。
なお、ダイパッド部２２における孔部２４の位置として
は中央付近に設ける方が良く、また形状は半導体チップ
２３と同じような形状が望ましい。
は中央付近に設ける方が良く、また形状は半導体チップ
２３と同じような形状が望ましい。
発明の効果
以上、本発明によれば、半導体チップが大型化されても
、リードフレームのダイパッド部を環状としなので、ダ
イパッド部と樹脂モールド部との密着性が高まり、これ
らの界面でのクラックの発生は防止される。
、リードフレームのダイパッド部を環状としなので、ダ
イパッド部と樹脂モールド部との密着性が高まり、これ
らの界面でのクラックの発生は防止される。
第１１．！！１は本発明の一実施例を示す半導体装置の
リードフレームの平面図、第２図は第１図のＡＡ断面図
、第３図は従来の半導体装置のリードフレームの平面図
、第４図は第３図のＢ−８断面図、第５図は他の従来の
半導体装置のリードフレームの平面図、第６図は第５図
のＣ−Ｃ断面図である。 ２１・・・リードフレーム、２２・・・ダイパッド部、
２３・・・半導体チップ、２４・・・孔部、２８・・・
樹脂モールド部。。 代理人 森 本 義 弘 第１図 ２ｆ・−リードフレーム ２４−−−４Ｌ 極μ２
２−−−ダ′イノｅ、ツル喜β ２ｇ−・−料す脂モ
ールＦ゛操ｎ−・半４＃手１．．ア 第２図 ン４ ２２ 第３図 第４図 第５図 第す図 一、ｉ＋ −
リードフレームの平面図、第２図は第１図のＡＡ断面図
、第３図は従来の半導体装置のリードフレームの平面図
、第４図は第３図のＢ−８断面図、第５図は他の従来の
半導体装置のリードフレームの平面図、第６図は第５図
のＣ−Ｃ断面図である。 ２１・・・リードフレーム、２２・・・ダイパッド部、
２３・・・半導体チップ、２４・・・孔部、２８・・・
樹脂モールド部。。 代理人 森 本 義 弘 第１図 ２ｆ・−リードフレーム ２４−−−４Ｌ 極μ２
２−−−ダ′イノｅ、ツル喜β ２ｇ−・−料す脂モ
ールＦ゛操ｎ−・半４＃手１．．ア 第２図 ン４ ２２ 第３図 第４図 第５図 第す図 一、ｉ＋ −
Claims (1)
- １、半導体チップがダイボンドされるリードフレームの
ダイパッド部が環状に形成されている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24564588A JPH0294463A (ja) | 1988-09-29 | 1988-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24564588A JPH0294463A (ja) | 1988-09-29 | 1988-09-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294463A true JPH0294463A (ja) | 1990-04-05 |
Family
ID=17136731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24564588A Pending JPH0294463A (ja) | 1988-09-29 | 1988-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294463A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04299561A (ja) * | 1991-03-27 | 1992-10-22 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
| DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
| JP2009260367A (ja) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | 半導体装置 |
-
1988
- 1988-09-29 JP JP24564588A patent/JPH0294463A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04299561A (ja) * | 1991-03-27 | 1992-10-22 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
| DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
| DE19506958C2 (de) * | 1995-02-28 | 1998-09-24 | Siemens Ag | Halbleitervorrichtung mit gutem thermischen Verhalten |
| JP2009260367A (ja) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US7622332B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| KR100789348B1 (ko) | 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법 | |
| KR970077540A (ko) | 칩 사이즈 패키지의 제조방법 | |
| JPH1174442A (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| KR19980067735A (ko) | 반도체 패키지의 제조방법 | |
| JPH0294463A (ja) | 半導体装置 | |
| JP3507819B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH01187841A (ja) | 半導体装置 | |
| JP2007073763A (ja) | 半導体装置およびその製造方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPS63107152A (ja) | 樹脂封止型電子部品 | |
| JP2705983B2 (ja) | 半導体装置の製造方法 | |
| JP3891772B2 (ja) | 半導体装置 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR980012347A (ko) | 반도체 패키지 제조방법 | |
| JPH0268936A (ja) | 半導体装置 | |
| JPH04330742A (ja) | 半導体装置 | |
| JPH0621125A (ja) | 半導体パッケージの製造方法 |