JPH09116076A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JPH09116076A
JPH09116076A JP7292195A JP29219595A JPH09116076A JP H09116076 A JPH09116076 A JP H09116076A JP 7292195 A JP7292195 A JP 7292195A JP 29219595 A JP29219595 A JP 29219595A JP H09116076 A JPH09116076 A JP H09116076A
Authority
JP
Japan
Prior art keywords
pad
lead frame
semiconductor chip
chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7292195A
Other languages
English (en)
Inventor
Hideshi Hanada
英志 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP7292195A priority Critical patent/JPH09116076A/ja
Publication of JPH09116076A publication Critical patent/JPH09116076A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Abstract

(57)【要約】 （修正有） 【課題】 パッドに反りや傾きがなく平坦度がすくれ、
半導体チップを接着不良を生じることなく固着搭載し、
併せて封止樹脂との密着性のよいリードフレーム及び信
頼性がすぐれた半導体装置。 【解決手段】 半導体チップを搭載するパッド１と、そ
の周りに複数設けられたインナーリード５と、これに連
続したアウターリードを設けたリードフレームにおい
て、パッドの裏面にディンプル２を設け、半導体チップ
を搭載する表面側の外周にジグザグ状溝を形成したリー
ドフレームである。また、リードフレームのパッドの表
面側に設けたジグザグ溝より内方に接着剤を塗布して半
導体チップを固着搭載し、半導体チップとインナーリー
ドを金属線で接続し、樹脂封止した半導体装置にある。

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明はパッドの平坦度がすぐれ半
導体チップとの固着性がすぐれたリードフレームと、信
頼度の高い半導体装置に関する。
【０００２】
【従来技術とその問題点】半導体装置はリードフレーム
のパッドに半導体チップ（以下、チップという）を固着
搭載後、チップ端子とインナーリードを例えば金線等の
金属線を介して接続し、樹脂でパッケージし、次いでタ
イバーの切除及びアウターリードの成形加工をして製造
される。
【０００３】半導体装置は長期にわたって信頼性が確保
されねばならない。それにはチップとパッドの接着不良
や剥れ、或は樹脂とリードフレームの密着不良による湿
気の侵入やクラックの発生等を防ぐ必要があり、係るこ
とからパッドの裏面にディンプルと称される窪みが設け
られている。
【０００４】
【この発明が解決しようとする課題】ディンプルは封止
樹脂との密着を強め、樹脂の剥離を防ぐ作用効果があ
る。しかし、パッドに反りや傾きが生じ、チップを接着
剤を介して接着させる際に、接着不良箇所ができること
があり、高集積度化によりチップのサイズが大きくなっ
たものや、パッケージが薄型化されるものでは特に問題
となる。
【０００５】本発明はパッドの平坦度がすくれ、チップ
を接着不良を生じることなく固着搭載し、併せて封止樹
脂との密着性のよいリードフレーム、及び信頼性がすぐ
れた半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明の要旨は、半導体
チップを搭載するパッドと、その周りに複数設けられた
インナーリードと、該インナーリードに連続したアウタ
ーリードを設けたリードフレームにおいて、前記パッド
の裏面にディンプルを設け、半導体チップを搭載する表
面側の外周にジグザグ状に溝を形成したリードフレーム
にある。他の要旨は、前記リードフレームのパッド表面
側のジグザグ状溝より内方に接着剤を塗布してチップを
固着搭載し、チップとインナーリードを金属線で接続
し、樹脂封止した半導体装置にある。
【０００７】
【発明の実施の形態】本発明のリードフレームは、パッ
ドの裏面にディンプルを形成しているのに加えて、表面
側の外周にジグザグ状溝を形成し前記ディンプルによる
パッドの反り或は傾き発生を矯正して当該パッドの平坦
度を高め、さらに前記ジグザグ状溝によりチップ固着の
ためにパッドに塗布する接着剤の漏出を防ぎ、チップを
確実に強固に固着できる。係るリードフレームを用いて
前記チップをパッドに固着搭載し、金属線でチップとイ
ンナーリードを接続した後に、パッケージとするための
樹脂はパッド等と強く密着し、樹脂厚みが薄くとも剥離
やクラックが生じるようなことがない。
【０００８】
【実施例】次に、本発明について１実施例に基づき図面
を参照して述べる。本発明のリードフレームは、図２に
示すようにパッド１の裏面にディンプル２が複数形成さ
れ、封止樹脂との密着が強くなるようにしている。該デ
ィンプル２は生産性をよくするためにプレスにて形成さ
れることが多く、その加工歪によりパッド１が反った
り、傾いたりする。
【０００９】これらパッド１の形状の劣化現象はチップ
の接着性を弱めるので、本発明では図１に示すようにパ
ッド１の表面側の外側部にジグザグ状の溝３を形成して
いる。該ジグザグ状溝３はプレスで形成することが望ま
しく、前記反り或は傾きを矯正してパッド１の平坦度を
極めて高める。
【００１０】ジグザグ状溝３はチップ４を固着し搭載す
る面の最外側を含み、或はそれを含む外側に設けられ
る。また、そのジグザクの程度は裏面のディンプル２の
間隙を縫うようにし、その深さはディンプル２と同等或
はそれより浅くすることが望ましい。
【００１１】ジグザグ状溝３の形成は前記パッド１の反
りや傾きを矯正するだけでなく、チップ接着用の液状の
接着剤をパッド１に塗布する際、パッド外への漏出を防
止し、前記矯正と相乗してチップ４の接着不良をなくし
固着搭載させる作用がある。さらに、樹脂封止において
は、樹脂が当該ジグザグ状溝３に入り込み、この点から
も樹脂の密着性が向上する。
【００１２】パッド１に固着搭載されたチップ４は、イ
ンナーリード５と金属線６を介して接続され、樹脂封止
される。該封止樹脂７はパッド１の裏面にディンプル２
が形成され、表面の外周側にもジグザグ溝３が形成され
ているので前記のように密着が強くなされ、樹脂剥離或
はクラックの発生が皆無となる。なお、８はアウターリ
ードで前記インナーリード５に連続して形成されてい
る。
【００１３】
【発明の効果】本発明は前述のようであるので、パッド
の平坦度が高く、チップとの接着性がすぐれ、例えチッ
プのサイズが大きくなっても接着不良箇所を生じること
がなく搭載される。さらに樹脂との密着が強固になされ
る信頼度の高いリードフレーム及び半導体装置が有られ
る。
【図面の簡単な説明】
【図１】本発明の１実施例におけるリードフレームの表
面側を示す図。
【図２】本発明の１実施例におけるリードフレームの裏
面側を示す図。
【図３】本発明の１実施例における半導体装置を示す
図。
【符号の説明】
１ パッド ２ ディンプル ３ ジグザグ状溝 ４ チップ ５ インナーリード ６ 金属線 ７ 封止樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するパッドと、その
    周りに複数設けられたインナーリードと、該インナーリ
    ードに連続したアウターリードを設けたリードフレーム
    において、前記パッドの裏面にディンプルを設け、半導
    体チップを搭載する表面側の外周にジグザグ状に溝を形
    成したことを特徴とするリードフレーム。
  2. 【請求項２】 パッドに搭載した半導体チップと、前記
    パッドの周りに複数設けたインナーリードとを、金属線
    で接続し樹脂封止してなる半導体装置において、前記パ
    ッドの裏面にディンプルが設けられ、表面側の外周に設
    けたジグザク状の溝より内方に接着剤を介して半導体チ
    ップが固着搭載され、該半導体チップとインナーリード
    を金属線で接続し、樹脂封止していることを特徴とする
    半導体装置。
JP7292195A 1995-10-13 1995-10-13 リードフレーム及び半導体装置 Pending JPH09116076A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7292195A JPH09116076A (ja) 1995-10-13 1995-10-13 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7292195A JPH09116076A (ja) 1995-10-13 1995-10-13 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JPH09116076A true JPH09116076A (ja) 1997-05-02

Family

ID=17778774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7292195A Pending JPH09116076A (ja) 1995-10-13 1995-10-13 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JPH09116076A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Similar Documents

Publication Publication Date Title
JP3077668B2 (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
JPH10223819A (ja) 半導体装置
JPH09116076A (ja) リードフレーム及び半導体装置
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP2001144241A (ja) 樹脂封止型半導体装置
JPH06268143A (ja) リードフレーム及び半導体装置
JP2694871B2 (ja) 半導体装置
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH11204713A (ja) 半導体装置用リードフレーム及び半導体装置
JPH0992778A (ja) 半導体装置
JPH05308083A (ja) 半導体装置
JPH05121462A (ja) 半導体装置の製造方法
JP3192069B2 (ja) リードフレーム及び半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JPH06216313A (ja) 樹脂封止半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP3018225B2 (ja) 半導体装置
JPH09153589A (ja) 半導体装置
JPS63248155A (ja) 半導体装置
JP3398198B2 (ja) リードフレーム及びその製造方法
JP4109995B2 (ja) 半導体装置
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法
JPH09223767A (ja) リードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees