JPH0992778A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0992778A
JPH0992778A JP7274841A JP27484195A JPH0992778A JP H0992778 A JPH0992778 A JP H0992778A JP 7274841 A JP7274841 A JP 7274841A JP 27484195 A JP27484195 A JP 27484195A JP H0992778 A JPH0992778 A JP H0992778A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor chip
dimples
semiconductor device
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7274841A
Other languages
English (en)
Inventor
Hideshi Hanada
英志 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP7274841A priority Critical patent/JPH0992778A/ja
Publication of JPH0992778A publication Critical patent/JPH0992778A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体チップをダイパッドへ固着載置させる
接着材の接着領域外への漏出を防止すると共に、ダイパ
ッドに反りや傾きがなく、封止樹脂とリードフレームと
の密着性が向上した高品質かつ優れた信頼性を確保した
半導体装置を提供する。 【解決手段】 半導体チップを搭載するダイパッドの表
裏両面には複数のディンプルが形成されており、特に表
面となる半導体チップ搭載面上に形成された前記ディン
プルはダイパッドの周縁に形成されていることを特徴と
し、該ダイパッド外周に設けられた複数のインナーリー
ドと、該インナーリードから延在するアウターリードを
具備して、前記ダイパッドに固着搭載された前記半導体
チップと前記インナーリードとがボンディングワイヤー
で接続され、前記インナーリード以内を封止材料により
パッケージした半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダイパッドの表裏
両面に複数のディンプルを付与したリードフレームを用
いた半導体装置に関する。
【０００２】
【従来の技術】通常、半導体装置はその実装に際して、
鉄系または銅系の帯状金属薄板をスタンピング法あるい
はエッチング法により所望の形状に成形されたリードフ
レームを用いており、その典型的な例の平面図を図５に
示し、これを用いた半導体装置を図６に示す。
【０００３】図においてリードフレーム１はダイパッド
２と、該ダイパッド２を取り囲むように配設された複数
のインナ−リード３と、該インナーリード３を一体的に
連結するタイバー４と、各インナーリード３に連結して
いてタイバー４の外側に伸長するアウターリード５と、
該アウターリード５が連結されるサイドレール６と、前
記ダイパッド２を支持するサポートバー７から構成され
ており、図６に示す半導体装置は前記リードフレーム１
の前記ダイパッド２に固着載置された半導体チップ１５
の各電極と、それに対応する前記インナーリード３と
を、金線あるいはアルミ線のボンディングワイヤ−１６
により結線して、封止材料によって前記インナーリード
３以内をパッケージングした後、前記タイバー４および
前記サイドレール６を切断し、当該パッケージ１７から
突出する前記アウターリード５を所望の形状に成形して
完成されている。
【０００４】近年では、前記半導体チップ８の高集積化
に伴う大型化によって、これを支持する前記リードフレ
ーム１の前記ダイパッド２も大型化する一方、前記パッ
ケージ１７の外観サイズの小型化によって、前記パッケ
ージ１７に対する前記ダイパッド２の占有面積比が大き
くなり、前記ダイパッド２と封止樹脂との密着性が悪い
ことから、熱履歴により前記パッケージ１７にクラック
が発生し、ここから水分が侵入することによって半導体
装置の信頼性の低下を生じている。
【０００５】そこで、ダイパッド２の裏面に一定の深さ
を有する複数の凹部１８（以下、ディンプルと指称す
る）を設け、このディンプル１８に封止樹脂を入り込ま
せることによって密着性を向上させる方法が提案されて
いる。
【０００６】
【この発明が解決しようとする課題】上記のような構成
の半導体装置においては、半導体チップ１５をダイパッ
ド２へ固着させる際、Ａｇペーストまたはレジン等の液
状あるいは流体状の接着材１９をダイパッド２に塗布し
て半導体チップ１５を固着しているが、その後、加熱処
理にて前記接着材１９が硬化するまでの間に、該接着材
１９が半導体チップ１５の固着領域外であるダイパッド
２の側面および裏面、さらにサポートバー側に漏出する
ことがあり、半導体チップ１５が不規律方向に移動して
しまい、半導体チップ１５端子とインナーリード３との
ボンディングワイヤー１６による接続が正確に行うこと
ができない。
【０００７】また、ダイパッド裏面に設けられるディン
プルは、エッチングまたはプレス加工方法により成形さ
れており、特に生産性の点からプレス加工による成形方
法が多く用いられているが、プレス加工によりダイパッ
ド裏面にディンプル加工を施すと、ダイパッドに反りや
傾きが発生する問題があり、半導体チップとダイパッド
との接触面積が減少することから、半導体チップを安定
して固着させることができず、半導体装置の組立工程に
おける熱履歴や、半導体装置動作時の発熱等によってチ
ップクラックやボンディングワイヤーの切断を発生させ
る要因となっている。本発明は前記の実情に鑑みてなさ
れたもので、リードフレームのダイパッド表裏両面に複
数のディンプルを形成し、特に半導体チップ搭載面上に
形成するディンプルをダイパッドの周縁に形成すること
により、従来技術における課題の解決を図り、高品質か
つ信頼性の優れた半導体装置の提供を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する本発
明の特徴とするところは、半導体チップを搭載するダイ
パッドと、該ダイパッド外周に設けられた複数のインナ
ーリードと、該インナーリードから延在するアウターリ
ードを具備しており、前記ダイパッドに固着搭載された
半導体チップと前記インナーリードとがボンディングワ
イヤーで接続され、前記インナーリード以内を封止材料
によりパッケージした半導体装置であって、前記ダイパ
ッドの表裏両面には複数のディンプルが形成されてお
り、特に前記ダイパッドの表面となる半導体チップ搭載
面上に形成されたディンプルはダイパッド周縁に形成さ
れた半導体装置にある。
【０００９】
【発明の実施の形態】本発明では、ダイパッド表裏両面
にディンプルを形成し、特に表面となる半導体チップ搭
載面上のディンプルをダイパッドの周縁に形成すること
により、接着材が接着領域外へ漏出しようとしても、該
接着材がディンプルに入り込んで堰き止められ、他の領
域へ漏出することがない。
【００１０】また、ダイパッド表面の周縁にディンプル
を形成することにより、樹脂封止におけるリードフレー
ムと封止樹脂の密着性が、ダイパッド裏面のディンプル
と相乗して向上し、半導体チップの剥離およびパッケー
ジクラック等を発生させることがなく、半導体装置の信
頼性が確保される。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明に係るリードフレームの平面図。
図２は本発明に係る半導体装置の断面図である。
【００１２】図１において、ダイパッド２はその表裏両
面に複数のディンプルが形成されており、特に表面とな
る半導体チップ１５搭載面上に形成されたディンプル２
０はダイパッドの周縁にリング状を形成して設けられて
いる。なおサポートバー７およびアウターリード５やそ
の他のパターンは図３で示したものと全く同様でる。
【００１３】図２において、半導体チップ１５は、前記
ダイパッド２の上面に極微量の例えばＡｇペーストまた
はレジン等、液体または流体状の接着材１９を介して固
着搭載されているが、前記接着材１９が接着領域より外
側に漏出した場合も、前記ダイパッド２周縁に形成され
た前記ディンプル２０に入り込んで堰き止められ、他の
領域には漏出しない。
【００１４】従って、前記接着材１９の全てが固着載置
に有効に作用することから、前記半導体チップ１５を前
記ダイパッド２へ強固かつ精度良く固着させることがで
き、前記半導体チップ１５が不規律方向へ移動すること
がなく、ボンディングワイヤー１６を介した前記半導体
チップ１５と前記インナーリード３との接続が正確に行
われる。
【００１５】なお、前記ディンプル２０はその形状をリ
ング状に限定するものではなく、接着材の流れ方に柔軟
に対応させるため、例えば半導体チップの角部に添って
サポートバー側に漏出する接着材に対しては、図３に示
すようにディンプルをダイパッド周縁の各コーナー部の
みに形成してもよく、あるいはダイパッドの側面方向に
向かって漏出する接着材に対しては、図４に示すように
コーナー部を除くダイパッドの四辺にディンプルを形成
して有効に作用させることができる。
【００１６】また、前記ダイパッド２の裏面ディンプル
１８の形成に伴い発生するダイパッドの反りや傾きに対
して、対峙して表面となる半導体チップ搭載面上の周縁
にディンプル２０を形成すると、反りや傾きを矯正する
ことができ、前記ダイパッド２の良好な平坦度を得られ
ることから、該ダイパッド２と前記半導体チップ１５の
接着面積が拡大し、該半導体チップ１５がより安定した
状態で固着保持され、該チップの剥離およびパッケージ
クラックが発生することがなく半導体装置の長期信頼性
が確保される。
【００１７】
【発明の効果】以上のように本発明によれば、ダイパッ
ドの表裏両面に複数のディンプルを形成し、特に表面側
となる半導体チップ搭載面上に形成したディンプルをダ
イパッドの周縁に設けることにより、接着材の接着領域
外への漏出を抑止できると共に、裏面ディンプル形成時
に発生するダイパッドの反りや傾きを矯正して良好な平
坦度を確保できることから、半導体チップがダイパッド
に強固かつ精度よく載置固着され、半導体チップとダイ
パッド、該ダイパッドと封止樹脂との密着強度が向上し
た高品質かつ信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明による第１の実施例に係るリ−ドフレ−
ム平面図である。
【図２】本発明による第１の実施例に係る半導体装置断
面図である。
【図３】本発明による第２の実施例に係る要部拡大図で
ある。
【図４】本発明による第３の実施例に係る要部拡大図で
ある。
【図５】従来技術によるリ−ドフレ−ム平面図である。
【図６】従来技術による半導体装置断面図である。
【符号の説明】
１、リードフレーム ２、ダイパッド ３、インナ−リード ４、タイバー ５、アウタ−リ−ド ６、サイドレール ７、サポートバー １５、半導体チップ １６、ボンディングワイヤ− １７、パッケージ １８、裏面ディンプル １９、接着材 ２０、表面ディンプル

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するダイパッドと、
    該ダイパッド外周に設けられた複数のインナーリード
    と、該インナーリードから延在するアウターリードを具
    備しており、前記ダイパッドに固着搭載された半導体チ
    ップと前記インナーリードとがボンディングワイヤーで
    接続され、前記インナーリード以内を封止材料によりパ
    ッケージした半導体装置であって、前記ダイパッドの表
    裏両面には複数のディンプルが形成されており、その表
    面となる半導体チップの搭載面上に形成された前記ディ
    ンプルはダイパッドの周縁に形成されたことを特徴とす
    る半導体装置。
JP7274841A 1995-09-27 1995-09-27 半導体装置 Pending JPH0992778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7274841A JPH0992778A (ja) 1995-09-27 1995-09-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7274841A JPH0992778A (ja) 1995-09-27 1995-09-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH0992778A true JPH0992778A (ja) 1997-04-04

Family

ID=17547337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7274841A Pending JPH0992778A (ja) 1995-09-27 1995-09-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0992778A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753596B1 (en) 2002-12-06 2004-06-22 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
JP2008258541A (ja) * 2007-04-09 2008-10-23 Nec Electronics Corp 半導体装置及びその製造方法
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753596B1 (en) 2002-12-06 2004-06-22 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
CN1331224C (zh) * 2002-12-06 2007-08-08 三菱电机株式会社 树脂封装型半导体装置
DE10335622B4 (de) * 2002-12-06 2009-06-04 Mitsubishi Denki K.K. Harzversiegelte Halbleiterbaugruppe
JP2008258541A (ja) * 2007-04-09 2008-10-23 Nec Electronics Corp 半導体装置及びその製造方法
US7582974B2 (en) 2007-04-09 2009-09-01 Nec Electronics Corporation Semiconductor device and method of manufacturing same
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法
US8652880B2 (en) 2008-12-26 2014-02-18 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JPH0992778A (ja) 半導体装置
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
JPH08318328A (ja) リード切断用金型
US7582974B2 (en) Semiconductor device and method of manufacturing same
JP4303699B2 (ja) 半導体装置およびその製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
JPS6080262A (ja) 半導体装置
JPH0864748A (ja) 半導体装置及びその製造方法
JP3940091B2 (ja) 半導体装置
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH11330343A (ja) 樹脂封止型半導体装置
JPH02170454A (ja) リードフレーム
JPH09116076A (ja) リードフレーム及び半導体装置
JPH03159163A (ja) リードフレーム
JPH1012797A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法
JPH08213538A (ja) 樹脂封止型半導体装置
JP3192069B2 (ja) リードフレーム及び半導体装置
KR20020058207A (ko) 리드프레임 및 이를 이용한 반도체패키지