JP2015041684A - 半導体装置の製造方法、半導体装置及びリードフレーム - Google Patents

半導体装置の製造方法、半導体装置及びリードフレーム Download PDF

Info

Publication number
JP2015041684A
JP2015041684A JP2013171613A JP2013171613A JP2015041684A JP 2015041684 A JP2015041684 A JP 2015041684A JP 2013171613 A JP2013171613 A JP 2013171613A JP 2013171613 A JP2013171613 A JP 2013171613A JP 2015041684 A JP2015041684 A JP 2015041684A
Authority
JP
Japan
Prior art keywords
die pad
bending
semiconductor device
manufacturing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013171613A
Other languages
English (en)
Other versions
JP6080305B2 (ja
Inventor
登志幸 玉手
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013171613A priority Critical patent/JP6080305B2/ja
Publication of JP2015041684A publication Critical patent/JP2015041684A/ja
Application granted granted Critical
Publication of JP6080305B2 publication Critical patent/JP6080305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッドと封止樹脂との密着性を向上できる封止樹脂により封止する半導体装置を提供する。
【解決手段】平板状に形成されたダイパッド１１Ａを有するリードフレームを準備する準備工程と、プレス加工により前記ダイパッド１１Ａの第一主面１１ｄの周縁領域２２ｄにディンプル２３Ａを形成するディンプル形成工程と、前記周縁領域２２ｄが前記ダイパッド１１Ａの側方に向くように、前記周縁領域２２ｄを含む前記ダイパッド１１Ａの周縁部２２を他の部分２１に対して折り曲げる折曲工程と、を備える。
【選択図】図４

Description

この発明は、半導体装置の製造方法、半導体装置及びリードフレームに関する。
従来の半導体装置には、半導体素子をリードフレームのダイパッドに搭載した上で、これら半導体素子及びダイパッドを封止樹脂により封止したものがある。
特許文献１には、ダイパッドの上面（主面）のうち半導体素子の搭載領域の周辺に、複数の不連続溝（ディンプル）を形成した半導体装置が開示されている。この半導体装置では、封止樹脂を不連続溝に入り込ませることで、ダイパッドと封止樹脂との密着性向上を図っている。
特開平１１−１６３２３８号公報
しかしながら、ダイパッドの上面にディンプルを形成するだけでは、ダイパッドと封止樹脂との密着性が不十分となる虞があり、この密着性をさらに向上させることが求められている。
本発明は、上述した事情に鑑みたものであって、ダイパッドと封止樹脂との密着性をさらに向上できる半導体装置の製造方法、該製造方法によって製造される半導体装置、及び、同製造方法によって得られるリードフレームを提供することを目的とする。
この課題を解決するために、本発明の半導体装置の製造方法は、樹脂封止型の半導体装置を製造する方法であって、平板状に形成されたダイパッドを有するリードフレームを準備する準備工程と、プレス加工により前記ダイパッドの第一主面の周縁領域にディンプルを形成するディンプル形成工程と、前記周縁領域が前記ダイパッドの側方に向くように、前記周縁領域を含む前記ダイパッドの周縁部を他の部分に対して折り曲げる折曲工程と、を備えることを特徴とする。
本発明によれば、ダイパッドの主面だけではなく、ダイパッドの側部（側面）にもディンプルを形成できるため、封止樹脂に密着するダイパッドの密着面積を増やして、ダイパッドと封止樹脂との密着性向上を図ることができる。ダイパッドの側部にディンプルを形成できることは、例えばダイパッドの主面の面積に対する半導体素子の搭載面積の割合が大きい場合に特に有効である。
また、プレス加工によってディンプルをダイパッドの側部に直接形成することは困難であるが、本発明では、ダイパッドの厚さ方向からディンプル形成用の金型を押し付ける簡易なプレス加工によって周縁領域にディンプルを形成した後に、折曲工程を実施するだけで、容易にダイパッドの側部にディンプルを配することができる。
本発明の第一実施形態に係る半導体装置の製造方法において溝形成工程後の状態のリードフレームを示す平面図である。 図１のＡ−Ａ矢視断面図である。 本発明の第一実施形態に係る半導体装置の製造方法においてディンプル形成工程後の状態を示す要部拡大断面図である。 本発明の第一実施形態に係る半導体装置の製造方法において折曲工程後の状態を示す要部拡大断面図である。 本発明の第一実施形態に係る半導体装置の製造方法において追加ディンプル形成工程後の状態を示す要部拡大断面図である。 図５の変形例を示す要部拡大断面図である。 本発明の第一実施形態に係る半導体装置の製造方法によって製造される半導体装置を示す平面図である。 図７のＢ−Ｂ矢視断面図である。 本発明の第二実施形態に係る半導体装置の製造方法において折曲工程後の状態を示す要部拡大断面図である。
〔第一実施形態〕
以下、図１〜８を参照して本発明の第一実施形態について説明する。
本実施形態の製造方法は、後述する樹脂封止型の半導体装置３０（図７，８参照）を製造する方法である。
半導体装置３０を製造する際には、はじめに、図１，２に示すリードフレーム１Ａを準備する（準備工程）。リードフレーム１Ａは、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。このリードフレーム１Ａは、半導体素子３１を搭載するための平板状のダイパッド１１Ａと、半導体素子３１に電気接続するリード１２と、を備える。
リード１２は、平面視したダイパッド１１Ａの一端側に間隔をあけて配されている。リード１２は、ダイパッド１１Ａの主面１１ｃ，１１ｄに沿ってダイパッド１１Ａの一端から離れる方向に延びて形成されている。なお、以下の説明では、リード１２の長手方向の両端部のうち、ダイパッド１１Ａに隣り合う端部を「一端部１７」と呼び、ダイパッド１１Ａから離れて位置する端部を「他端部１８」と呼ぶ。
リード１２の一端部１７には、ダイパッド１１Ａに搭載される半導体素子３１と電気接続するためのワイヤー３２（図７，８参照）を接合する接合部が形成されている。なお、図示例では、接合部がリード１２の一端部１７の他の部分よりも幅広に形成されているが、これに限ることはない。
本実施形態では、リード１２が同一のダイパッド１１Ａに対して複数（図示例では二つ）設けられている。複数のリード１２は、ダイパッド１１Ａの主面１１ｃ，１１ｄに沿ってリード１２の長手方向に直交する幅方向に間隔をあけて配列されている。また、複数のリード１２の長手方向は互いに平行している。
なお、図示例では、二つのリード１２のうち一方のリード（第一リード１２Ａ）の幅寸法が、他方のリード（第二リード１２Ｂ）の幅寸法よりも小さく設定されているが、これらリード１２の幅寸法は、製造後の半導体装置３０（図７，８参照）において各リード１２に流す電流の大きさに応じて適宜変更されてよい。
さらに、本実施形態のリードフレーム１Ａは、ダイパッド１１Ａ及び複数のリード１２を一体に連結する連結フレーム部１３を備える。連結フレーム部１３は、複数のリード１２の配列方向に延びて複数のリード１２を互いに連結する帯状のタイバー部１４と、平面視したダイパッド１１Ａの一端からリード１２の長手方向に延びてダイパッド１１Ａ及びタイバー部１４を連結する吊りリード部１５とを備える。タイバー部１４は、複数のリード１２及び吊りリード部１５の長手方向の中途部に接続されている。
本実施形態のダイパッド１１Ａは、平面視矩形の平板状に形成されて半導体素子３１を搭載する中央搭載部（ダイパッド１１Ａの他の部分）２１と、中央搭載部２１の各辺から延出する延出部２２と、を備える。前述した吊りリード部１５は、ダイパッド１１Ａの一端側に位置する中央搭載部２１の一辺の中間部分に接続されている。
延出部２２は、後述する折曲工程において、中央搭載部２１に対して折り曲げられる部分であり、延出部２２の延出方向の先端部分がダイパッド１１Ａの周縁部をなす。また、延出部２２は、吊りリード部１５と中央搭載部２１との接続部分を除く中央搭載部２１の各辺の全体に設けられている。さらに、準備工程によって得られるリードフレーム１Ａにおいて、延出部２２の厚みは、例えば図３の二点鎖線で示すように、中央搭載部２１の厚みと同等である。
上記したリードフレーム１Ａの構成は、一つの半導体装置３０を製造するための構成であるが、例えば同一のリードフレーム１Ａを用いて複数の半導体装置３０を製造できるように、一つの半導体装置３０を製造するためのユニット（一つのダイパッド１１Ａ及び複数のリード１２を含むユニット）を複数接続して構成されてもよい。具体的には、複数のユニットを同じ向きに配すると共に、タイバー部１４の延在方向に互いに間隔をあけて並べられた状態で、これら複数のユニットが連結フレーム部１３によって接続されていればよい。
上記準備工程と同時あるいは準備工程後には、図３に示すように、プレス加工によりダイパッド１１Ａの第一主面１１ｄ（図２，３において下側の面）の周縁領域に、第一ディンプル２３Ａを形成する（ディンプル形成工程）。本実施形態におけるダイパッド１１Ａの第一主面１１ｄの周縁領域は、延出部２２の延出方向の先端部分の領域（先端領域２２ｄ）である。
第一ディンプル２３Ａは、先端領域２２ｄ（第一主面１１ｄ）から窪む小孔であり、例えばディンプル形成用の凸部が形成された所定の金型（不図示）を、ダイパッド１１Ａの厚さ方向から先端領域２２ｄに押し付けることで形成される。本実施形態では、第一ディンプル２３Ａが複数形成される。また、図示例では、複数の第一ディンプル２３Ａが互いに間隔をあけて配されているが、例えば連ねて配されていてもよい。
このディンプル形成工程は、例えば準備工程において導電性板材からリードフレーム１Ａを得るためのプレス加工において同時に実施されてもよいし、例えば準備工程後に実施されてもよい。
さらに、本実施形態では、上記準備工程と同時あるいは準備工程後に、図１〜３に示すように、ダイパッド１１Ａの第二主面１１ｃ（図２，３において上側の面）のうち、ダイパッド１１Ａの周縁部と他の部分との間の領域に、断面Ｖ字状の折曲用溝２４を形成する（溝形成工程）。折曲用溝２４は、その形状に対応する山型形状の金型を、ダイパッド１１Ａの厚さ方向から第二主面１１ｃに押し付けることで形成される。折曲用溝２４の開き角度θは、後述の折曲工程における折り曲げ易さ等を考慮して、大きく設定されることが好ましい。図示例では、折曲用溝２４の開き角度θが９０度に設定されている。
本実施形態の折曲用溝２４は、延出部２２の延出方向の基端部分に形成され、中央搭載部２１の各辺に沿って延びている。また、折曲用溝２４の幅方向に対向する一対の傾斜内面２４ａ，２４ｂのうち一方の傾斜内面（第一傾斜内面２４ａ）と、ダイパッド１１Ａの第二主面１１ｃとの角部が、中央搭載部２１と延出部２２との境界に位置している。
前述した第一ディンプル２３Ａは、その一部が折曲用溝２４の他方の傾斜内面（第二傾斜内面２４ｂ）とダイパッド１１Ａの厚さ方向に重なるように位置するが、第一傾斜内面２４ａには重ならない。
また、本実施形態の溝形成工程では、折曲用溝２４よりも延出部２２の延出方向先端側の部分に、ダイパッド１１Ａの第二主面１１ｃと平行すると共に、第二主面１１ｃよりも低く位置する段差面２２ｃが形成される。
そして、本実施形態の折曲用溝２４では、一対の傾斜内面２４ａ，２４ｂの長さが互いに異なっている。具体的には、ダイパッド１１Ａ（中央搭載部２１）の第二主面１１ｃから折曲用溝２４の底部に至る第一傾斜内面２４ａの長さが、段差面２２ｃから折曲用溝２４の底部に至る第二傾斜内面２４ｂの長さよりも長い。
この溝形成工程は、例えば準備工程において導電性板材からリードフレーム１Ａを得るためのプレス加工において同時に実施されてもよいし、例えば準備工程後に実施されてもよい。また、溝形成工程は、前述したディンプル形成工程と同時に実施されてもよいし、ディンプル形成工程の前後のいずれに実施されてもよいが、ただし、溝形成工程による第一ディンプル２３Ａの変形を回避するためには、溝形成工程をディンプル形成工程の前に実施することがより好ましい。
これら準備工程、ディンプル形成工程及び溝形成工程が完了した後には、図４に示すように、延出部２２の先端領域２２ｄがダイパッド１１Ａの側方に向くように、周縁領域を含むダイパッド１１Ａの延出部２２の先端部分を中央搭載部２１に対して折り曲げる（折曲工程）。以下の説明では、ダイパッド１１Ａに折曲工程を実施したものを折曲ダイパッド（ダイパッド）１１Ｂと呼ぶ。
折曲工程後の折曲ダイパッド１１Ｂでは、折曲工程前のダイパッド１１Ａにおける延出部２２の先端領域２２ｄが、折曲ダイパッド１１Ｂの厚さ方向に延びる折曲ダイパッド１１Ｂの側面１１ｆとなり、第一ディンプル２３Ａが折曲ダイパッド１１Ｂの側方に向く。また、折曲工程後の折曲ダイパッド１１Ｂでは、ダイパッド１１Ａの厚さ方向に延びる延出部２２（ダイパッド１１Ａ）の側面１１ｅ（図３参照）が、折曲ダイパッド１１Ｂの第二主面１１ｃの上方に向けられて、中央搭載部２１の周囲に位置する周縁端面１１ｇとなる。
なお、図４においては、延出部２２の周縁端面１１ｇが、折曲ダイパッド１１Ｂの厚さ方向に直交し、さらに、折曲ダイパッド１１Ｂの第二主面１１ｃをなす中央搭載部２１の第二中央領域２１ｃと同一平面をなし、第二中央領域２１ｃと共に折曲ダイパッド１１Ｂの第二主面１１ｃの一部を構成するが、これに限ることはない。延出部２２の周縁端面１１ｇは、例えば折曲ダイパッド１１Ｂの厚さ方向に対して傾斜してもよい。この場合、溝形成工程において形成される折曲用溝２４の開き角度θ（図３参照）を９０度以外の角度に設定したり、折曲用溝２４の深さ寸法や、第二傾斜内面２４ｂとの角部から延出部２２の側面１１ｅに至る段差面２２ｃの長さ寸法、中央搭載部２１に対する延出部２２の折り曲げ角度等を適宜調整すればよい。
また、本実施形態の折曲工程では、折曲用溝２４の底部を中心として、折曲用溝２４の一対の傾斜内面２４ａ，２４ｂが互いに近づくように、延出部２２を中央搭載部２１に対して折り曲げる。さらに、本実施形態の折曲工程では、折曲用溝２４の一対の傾斜内面２４ａ，２４ｂを面接触させる。
これにより、折曲工程後の状態では、折曲ダイパッド１１Ｂの第二主面１１ｃから窪む断面Ｖ字状の溝部２５が形成される。本実施形態では、折曲用溝２４の第一傾斜内面２４ａの長さが第二傾斜内面２４ｂの長さよりも長く設定されていることで、溝部２５の内面が、第一傾斜内面２４ａと、第二傾斜内面２４ｂに隣接して外部に露出する面とにより構成されている。また、本実施形態において、第二傾斜内面２４ｂに隣接して外部に露出する面は、前述した溝形成工程において形成された段差面２２ｃである。
また、本実施形態の折曲工程では、上記のように延出部２２を折り曲げることで、折曲ダイパッド１１Ｂの側面１１ｆ（延出部２２の先端領域２２ｄ）と、折曲ダイパッド１１Ｂの第一主面１１ｄをなす中央搭載部２１の第一中央領域２１ｄとの間に、これら側面１１ｆ及び第一中央領域２１ｄに対して傾斜する傾斜面２６を形成する。
傾斜面２６は、折曲工程前のダイパッド１１Ａにおいて、第一主面１１ｄのうち延出部２２の延出方向の基端部分の領域（基端領域）に対応する。
この傾斜面２６は、折曲ダイパッド１１Ｂの第一主面１１ｄから側面１１ｆに向かうにしたがって、折曲ダイパッド１１Ｂの厚さ方向に沿って第一主面１１ｄから第二主面１１ｃに向かうように傾斜している。本実施形態では、傾斜面２６が中央搭載部２１の第一中央領域２１ｄを囲むように形成されている。
上記折曲工程後には、図５に示すように、折曲工程により折曲ダイパッド１１Ｂ（延出部２２）の周縁端面１１ｇに、プレス加工による第二ディンプル２３Ｂを形成する（追加ディンプル形成工程）。また、追加ディンプル形成工程では、プレス加工により、折曲工程において形成された傾斜面２６に第三ディンプル２３Ｃを形成する。
第二、第三ディンプル２３Ｂ，２３Ｃは、それぞれ折曲ダイパッド１１Ｂの周縁端面１１ｇや傾斜面２６から窪む小孔であり、第一ディンプル２３Ａの場合と同様に、例えばディンプル形成用の凸部が形成された所定の金型（不図示）を、折曲ダイパッド１１Ｂの厚さ方向から折曲ダイパッド１１Ｂの周縁端面１１ｇや傾斜面２６に押し付けることで形成される。本実施形態では、第二、第三ディンプル２３Ｂ，２３Ｃがそれぞれ複数形成される。また、図示例では、複数の第二ディンプル２３Ｂや複数の第三ディンプル２３Ｃが互いに間隔をあけて配されているが、例えば連ねて配されていてもよい。
また、追加ディンプル形成工程では、例えば図６に示すように、第二ディンプル２３Ｂを形成すると同時に、溝部２５の開口縁に溝部２５の内側に突出する係合突起部２７を形成してもよい。係合突起部２７は、プレス加工による第二ディンプル２３Ｂの形成時における延出部２２の押圧に伴って延出部２２を塑性変形させることで形成できる。
具体的に説明すれば、ディンプル形成用の金型を延出部２２の周縁端面１１ｇに押し付ける際に、溝部２５と第二ディンプル２３Ｂとの間の延出部２２の部分が、金型に押されて溝部２５の内面（段差面２２ｃ）から溝部２５の内側に張り出すように塑性変形することで、係合突起部２７として同時に形成される。この係合突起部２７は、第二ディンプル２３Ｂから溝部２５の開口縁までの距離を適切に設定することで形成することが可能である。
また、本実施形態の製造方法では、上記した準備工程後から追加ディンプル形成工程後までの間に、図２に示すように、吊りリード部１５を折り曲げて、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）がリード１２よりも下方に位置するようにダイパッド１１Ａ（折曲ダイパッド１１Ｂ）をその厚さ方向にずらすダウンセット加工も実施する。本実施形態では、ダウンセット加工により、リード１２がダイパッド１１Ａ（折曲ダイパッド１１Ｂ）の第二主面１１ｃよりも上方に位置する。
図５に示すように、上記工程を経て得られるリードフレーム１Ｂでは、折曲ダイパッド１１Ｂの周縁部をなす延出部２２が、折曲ダイパッド１１Ｂの他の部分をなす中央搭載部２１に対して折り曲げられ、延出部２２のうち折曲ダイパッド１１Ｂの側方に向く面（側面１１ｆ）に、第一ディンプル２３Ａが形成されている。
また、このリードフレーム１Ｂでは、中央搭載部２１と延出部２２との間に、折曲ダイパッド１１Ｂの第二主面１１ｃから窪む溝部２５が形成されている。さらに、このリードフレーム１Ｂでは、折曲工程によって上方に向けられた延出部２２の周縁端面１１ｇに第二ディンプル２３Ｂが形成されている。また、このリードフレーム１Ｂでは、折曲ダイパッド１１Ｂの第一主面１１ｄの周囲に傾斜面２６が形成され、この傾斜面２６に第三ディンプル２３Ｃが形成されている。
本実施形態の半導体装置３０の製造方法では、上記リードフレーム１Ｂを得た後、図７，８に示すように、半導体素子３１を折曲ダイパッド１１Ｂの第二主面１１ｃに搭載する（搭載工程）。本実施形態の搭載工程では、はんだリフローにより半導体素子３１を中央搭載部２１の第二中央領域２１ｃに接合する。
接合工程で接合される本実施形態の半導体素子３１は、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するＭＯＳＦＥＴである。したがって、接合工程において半導体素子３１の下面が折曲ダイパッド１１Ｂに接合されることで、半導体素子３１のドレイン電極が折曲ダイパッド１１Ｂに電気接続される。
搭載工程後には、半導体素子３１とリード１２とを電気接続する（接続工程）。この工程では、ワイヤー（接続子）３２の両端を半導体素子３１及びリード１２の一端部１７に接合する。本実施形態では、第一リード１２Ａと半導体素子３１のゲート電極とを細いワイヤー３２により接続する。また、第二リード１２Ｂと半導体素子３１のソース電極とを太いワイヤー３２により接続する。なお、第二リード１２Ｂと半導体素子３１との間には、大電流を流すことができるように、太いワイヤー３２が複数本（図示例では四本）配される。
その後、半導体素子３１、折曲ダイパッド１１Ｂ、リード１２の一端部１７、吊りリード部１５の一端部及びワイヤー３２を封止樹脂３３により封止する（樹脂封止工程）。
この工程では、折曲ダイパッド１１Ｂの第一主面１１ｄが露出するように封止樹脂３３が形成される。また、吊りリード部１５の一端部を除く連結フレーム部１３（図１参照）、及び、リード１２の他端部１８が封止樹脂３３の外側に配される。さらに、外部に露出する第一主面１１ｄに隣り合う傾斜面２６が、封止樹脂３３によって覆われる。
そして、この樹脂封止工程では、封止樹脂３３が折曲ダイパッド１１Ｂに形成されたディンプル２３や溝部２５（図５参照）に入り込み、これらディンプル２３や溝部２５の内面に密着する。
最後に、吊りリード部１５の一端部を除く連結フレーム部１３を切り落とし（切断工程）、各リード１２の他端部１８に折り曲げ加工を施す（リード折曲工程）ことで、図７，８に示す半導体装置３０が得られる。なお、本実施形態のリード折曲工程では、封止樹脂３３から延出するリード１２の他端部１８のうち延出方向先端部が、リード１２の一端部１７よりも低く位置して折曲ダイパッド１１Ｂの第一主面１１ｄと共に同一平面をなすように、リード１２の他端部１８が折り曲げられる。
以上のように製造される半導体装置３０は、図７，８に示すように、半導体素子３１、折曲ダイパッド１１Ｂ、複数のリード１２、ワイヤー３２及び封止樹脂３３を備える。
本実施形態の半導体素子３１は、前述したように、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するＭＯＳＦＥＴである。そして、半導体素子３１の下面が折曲ダイパッド１１Ｂに接合されることで、半導体素子３１のドレイン電極が折曲ダイパッド１１Ｂに電気接続されている。
各リード１２は、その長手方向の一端部１７が封止樹脂３３により封止され、他端部１８が封止樹脂３３から延出している。また、各リード１２の他端部１８は、その延出方向先端部がリード１２の一端部１７よりも低く位置して折曲ダイパッド１１Ｂの第一主面１１ｄと共に同一平面をなすように折り曲げられている。
ワイヤー３２は、半導体素子３１の上面とリード１２の一端部１７（接合部）との間に配されて、半導体素子３１とリード１２とを電気接続している。本実施形態では、半導体素子３１のゲート電極と第一リード１２Ａとが細いワイヤー３２によって電気接続されている。また、半導体素子３１のソース電極と第二リード１２Ｂとが複数の太いワイヤー３２によって電気接続されている。
封止樹脂３３は、半導体素子３１、折曲ダイパッド１１Ｂ、各リード１２の一端部１７及びワイヤー３２を封止している。また、封止樹脂３３は、折曲ダイパッド１１Ｂの第一主面１１ｄが露出するように、さらに、各リード１２の他端部１８が外部に配されるように形成されている。また、封止樹脂３３は、折曲ダイパッド１１Ｂの第一主面１１ｄに隣り合う傾斜面２６を覆っている。さらに、封止樹脂３３の一部は、折曲ダイパッド１１Ｂに形成されたたディンプル２３や溝部２５（図５参照）に入り込んでおり、ディンプル２３や溝部２５の内面に密着している。
以上のように構成される半導体装置３０を実装基板（不図示）に実装する場合には、各リード１２の他端部１８や折曲ダイパッド１１Ｂの第一主面１１ｄを実装基板のランド（不図示）に接合すればよい。
そして、この半導体装置３０では、その動作時に半導体素子３１に大電流が流れて半導体素子３１に大きな熱が発生するが、この半導体素子３１の熱は、主に折曲ダイパッド１１Ｂを介して実装基板（外部）に逃がすことが可能である。
以上説明したように、本実施形態の製造方法、及び、製造方法によって得られるリードフレーム１Ｂ及び半導体装置３０によれば、折曲ダイパッド１１Ｂにディンプル２３が形成され、各ディンプル２３Ａ，２３Ｂ，２３Ｃの内面に封止樹脂３３が密着することで、折曲ダイパッド１１Ｂと封止樹脂３３との密着性向上が図られる。特に、本実施形態では、ディンプル２３が、折曲ダイパッド１１Ｂの厚さ方向に向く折曲ダイパッド１１Ｂの面（周縁端面１１ｇ，傾斜面２６）だけではなく、折曲ダイパッド１１Ｂの側方に向く折曲ダイパッド１１Ｂの側面１１ｆにも形成されるため、封止樹脂３３に密着する折曲ダイパッド１１Ｂの密着面積をさらに増やして、折曲ダイパッド１１Ｂと封止樹脂３３との密着性向上をさらに図ることができる。
そして、折曲ダイパッド１１Ｂの側面１１ｆに第一ディンプル２３Ａを形成できることは、本実施形態のように、折曲ダイパッド１１Ｂの第二主面１１ｃの面積に対する半導体素子３１の搭載面積の割合が大きい場合に、特に有効である。例えば、半導体素子３１のサイズが大電力化の要求に伴って大きくなっても、折曲ダイパッド１１Ｂの大きさを変えることなく、折曲ダイパッド１１Ｂと封止樹脂３３との密着性向上を図ることができるため、半導体装置３０の小型化も図ることが可能となる。
また、プレス加工によってディンプル２３をダイパッド１１Ａの側面１１ｅ（図３参照）に直接形成することは困難であるが、本実施形態の製造方法では、ダイパッド１１Ａの厚さ方向からディンプル形成用の金型を押し付ける簡易なプレス加工によって、ダイパッド１１Ａの第一主面１１ｄの周縁領域（延出部２２の先端領域２２ｄ）に第一ディンプル２３Ａを形成した後に、折曲工程を実施するだけで、容易に折曲ダイパッド１１Ｂの側面１１ｆに第一ディンプル２３Ａを配することができる。
さらに、折曲ダイパッド１１Ｂの側面１１ｆに対する第一ディンプル２３Ａの形成をプレス加工により行うことは、エッチング加工により行う場合と比較して安価であるため、半導体装置３０の製造コストを低く抑えることも可能である。
さらに、本実施形態の製造方法では、折曲工程の前に断面Ｖ字状の折曲用溝２４が形成されるため、折曲工程において、折曲用溝２４の底部を中心として、延出部２２を中央搭載部２１に対して容易に折り曲げることが可能となる。
さらに、本実施形態では、折曲工程の実施により折曲ダイパッド１１Ｂの第二主面１１ｃから窪む溝部２５が形成されることで、封止樹脂３３に密着する折曲ダイパッド１１Ｂの密着面積が溝部２５の内面の分だけ増えるため、折曲ダイパッド１１Ｂと封止樹脂３３との密着性をさらに向上させることができる。特に、本実施形態の製造方法では、折曲工程において延出部２２を中央搭載部２１に対して折り曲げるだけで溝部２５を容易に形成できるため、封止樹脂３３に密着する折曲ダイパッド１１Ｂの密着面積を容易に増やすことができる。
また、本実施形態の溝部２５は、折曲ダイパッド１１Ｂの中央搭載部２１と延出部２２との間に形成されるため、半田リフローにより半導体素子３１を中央搭載部２１の第二中央領域２１ｃに接合する際、溶融はんだが溝部２５に入り込むことで、溶融はんだが折曲ダイパッド１１Ｂの第二主面１１ｃ上において無駄に濡れ広がることも防止できる。
また、本実施形態では、折曲工程の実施により折曲ダイパッド１１Ｂの第一主面１１ｄに隣り合って傾斜面２６が形成されるため、本実施形態のように、折曲ダイパッド１１Ｂの第一主面１１ｄが外部に露出するように折曲ダイパッド１１Ｂを封止樹脂３３により封止する場合に、この傾斜面２６を封止樹脂３３により覆うことができる。したがって、製造後の半導体装置３０において、折曲ダイパッド１１Ｂの第一主面１１ｄが露出していても、折曲ダイパッド１１Ｂの延出部２２（周縁部）が封止樹脂３３に引っ掛ることで、折曲ダイパッド１１Ｂが封止樹脂３３から剥離することを防止できる。
また、本実施形態では、折曲工程を実施するだけで傾斜面２６が形成されるため、すなわち、折曲ダイパッド１１Ｂを封止樹脂３３に引っ掛けるための構造を別途加工によって形成する必要がないため、折曲ダイパッド１１Ｂの剥離を防止できる半導体装置３０を効率よく製造できる。
また、本実施形態では、折曲工程によって折曲ダイパッド１１Ｂに形成される周縁端面１１ｇや傾斜面２６にもディンプル２３Ｂ，２３Ｃが形成されるため、折曲ダイパッド１１Ｂにおけるディンプル２３の形成領域をさらに増やして、折曲ダイパッド１１Ｂと封止樹脂３３との密着性をさらに向上することができる。
さらに、これら周縁端面１１ｇや傾斜面２６は、折曲工程後において折曲ダイパッド１１Ｂの厚さ方向に向いており、周縁端面１１ｇや傾斜面２６のディンプル２３Ｂ，２３Ｃは折曲工程後に形成されるため、これらディンプル２３Ｂ，２３Ｃを折曲ダイパッド１１Ｂの厚さ方向からディンプル形成用の金型を押し付ける簡易なプレス加工によって、容易に形成することができる。
また、本実施形態では、溝部２５の開口縁に溝部２５の内側に突出する係合突起部２７（図６参照）が形成されていれば、溝部２５に入り込む封止樹脂３３の一部が係合突起部２７に引っ掛るため、封止樹脂３３が折曲ダイパッド１１Ｂの第二主面１１ｃから剥離することを防止できる。したがって、折曲ダイパッド１１Ｂと封止樹脂３３との密着性向上をさらに図ることができる。
〔第二実施形態〕
次に、図９を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の製造方法やリードフレームと比較して、折曲工程後のリードフレームにおいて中央搭載部２１に対する延出部２２の一部配置のみが異なっており、その他については第一実施形態と同様である。本実施形態では、第一実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の製造方法では、第一実施形態と同様の準備工程、ディンプル形成工程、溝形成工程、折曲工程を実施することで、図９に示すように、延出部２２が中央搭載部２１に対して折り曲げられたリードフレーム１Ｃを得る。
ただし、本実施形態の折曲工程においては、延出部２２が折曲ダイパッド１１Ｂの第二主面１１ｃから突出するように、延出部２２を折り曲げる。すなわち、折曲工程後のリードフレーム１Ｃでは、延出部２２が折曲ダイパッド１１Ｂの第二主面１１ｃから突出している。
このようなリードフレーム１Ｃを得るためには、例えば図９のように、段差面２２ｃの長さ寸法を第一実施形態の場合（図３，４参照）と比較して長く設定したり、例えば、折曲用溝２４の第一傾斜内面２４ａの長さと第二傾斜内面２４ｂの長さとの差を、第一実施形態の場合と比較して小さく設定したりすればよい。
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態では、折曲工程の実施により延出部２２が折曲ダイパッド１１Ｂの第二主面１１ｃから突出するため、半田リフローにより半導体素子３１を第二主面１１ｃに接合する際に、溶融はんだの無駄な濡れ広がりを延出部２２によって抑えることもできる。したがって、半導体素子３１を安定した状態で折曲ダイパッド１１Ｂに接合できる。
また、製造後の半導体装置３０（図８参照）において、例えば半導体素子３１と折曲ダイパッド１１Ｂの第二主面１１ｃとの間のはんだにクラックが生じ、このクラックが第二主面１１ｃと封止樹脂３３との界面において第二主面１１ｃの周縁に向けて進行しても、第二主面１１ｃから突出する延出部２２によって、このクラックが折曲ダイパッド１１Ｂの側部から外側に進行して封止樹脂３３に生じることを防止できる。すなわち、半導体装置３０内部のクラックが封止樹脂３３の外面に到達することを防止でき、半導体装置３０の信頼性を確保できる。
さらに、折曲ダイパッド１１Ｂの第一主面１１ｄが外部に露出する半導体装置３０においては、第一主面１１ｄと封止樹脂３３の外面との間を起点として、折曲ダイパッド１１Ｂの側面１１ｆと封止樹脂３３との界面にクラックが生じる場合があるが、延出部２２からなる折曲ダイパッド１１Ｂの側面１１ｆは、折曲ダイパッド１１Ｂの第二主面１１ｃよりも上方に延びているため、上記したクラックが半導体素子３１と折曲ダイパッド１１Ｂとの間のはんだにまで到達することを抑制できる。したがって、半導体装置３０の信頼性を確保できる。
以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、上記実施形態の折曲工程では、延出部２２を中央搭載部２１に対して折り曲げる際に、一対の傾斜内面２４ａ，２４ｂを面接触させるとしたが、少なくとも一対の傾斜内面２４ａ，２４ｂを互いに近づければよい。したがって、折曲工程後の状態においては、例えば一対の傾斜内面２４ａ，２４ｂが互いに離間していてもよい。この場合には、一対の傾斜内面２４ａ，２４ｂによって折曲ダイパッド１１Ｂの第二主面１１ｃから窪む断面Ｖ字状の溝部を形成できる。
また、上記実施形態では、リード１２がダイパッド１１Ａ（折曲ダイパッド１１Ｂ）の第二主面１１ｃよりも上方に位置するようにダウンセット加工が実施されるが、例えばリード１２が第一主面１１ｄよりも上方に位置するようにダウンセット加工が実施されてもよいし、例えばダウンセット加工が実施されなくてもよい。これらの場合、半導体素子３１は、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）の第一主面１１ｄに搭載してもよい。すなわち、半導体素子３１は、延出部２２を折り曲げる向きに関係なく、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）のいずれの主面１１ｃ，１１ｄに搭載されてよい。
さらに、上記実施形態では、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）が延出部２２を備えるが、例えば中央搭載部２１のみによって構成されてもよい。この場合、ディンプル形成工程では、中央搭載部２１の第一中央領域２１ｄの周縁領域に第一ディンプル２３Ａを形成すればよく、また、折曲工程では、上記周縁領域を含む中央搭載部２１の周縁部を中央搭載部２１の他の部分に対して折り曲げればよい。
また、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）は、平面視矩形状に形成されることに限らず、任意の平面視形状に形成されてよい。
さらに、上記実施形態の製造方法では、溝形成工程及び追加ディンプル形成工程が実施されるが、これらの工程は例えば実施されなくてもよい。すなわち、ダイパッド１１Ａ（折曲ダイパッド１１Ｂ）には、折曲用溝２４や溝部２５、第二、第三ディンプル２３Ｂ，２３Ｃが形成されなくてもよい。
また、折曲ダイパッド１１Ｂに接合される半導体素子３１は、ＭＯＳＦＥＴに限らず、例えばダイオードのように半導体素子３１の上面及び下面に電極を一つずつ形成したものであってもよいし、例えば半導体素子３１の上面のみに電極を形成したものであってもよい。
さらに、上記実施形態では、半導体素子３１とリード１２とがワイヤー３２によって電気接続されるが、少なくとも導電性を有する接続子によって電気接続されればよく、例えば導電性の板材によって接続されてもよい。
また、本発明の製造方法やこの製造方法によって得られるリードフレーム１Ｂは、上記実施形態のようにリード１２を実装基板のランドに接合するタイプ（表面実装型）の半導体装置３０の製造に適用されることに限らず、例えば、リード１２を実装基板のスルーホールに差し込むタイプ（スルーホール実装型）の半導体装置３０の製造に適用することも可能である。この場合、封止樹脂３３から突出するリード１２の他端部１８には、上記実施形態で示したものと異なる適切な折り曲げ加工を施してもよいし、あるいは、折り曲げ加工を施さなくてもよい。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更したりすることが可能である。
１Ａ，１Ｂ，１Ｃ リードフレーム
１１Ａ ダイパッド
１１ｅ 側面
１１Ｂ 折曲ダイパッド（ダイパッド）
１１ｆ 側面
１１ｇ 周縁端面
１１ｃ 第二主面
１１ｄ 第一主面
１２ リード
２１ 中央搭載部
２２ 延出部
２２ｄ 先端領域（周縁領域）
２３ ディンプル
２３Ａ 第一ディンプル
２３Ｂ 第二ディンプル
２３Ｃ 第三ディンプル
２４ 折曲用溝
２４ａ 第一傾斜内面
２４ｂ 第二傾斜内面
２５ 溝部
２６ 傾斜面
２７ 係合突起部
３０ 半導体装置
３１ 半導体素子
３２ ワイヤー（接続子）
３３ 封止樹脂

Claims (9)

  1. 樹脂封止型の半導体装置を製造する方法であって、
    平板状に形成されたダイパッドを有するリードフレームを準備する準備工程と、
    プレス加工により前記ダイパッドの第一主面の周縁領域にディンプルを形成するディンプル形成工程と、
    前記周縁領域が前記ダイパッドの側方に向くように、前記周縁領域を含む前記ダイパッドの周縁部を他の部分に対して折り曲げる折曲工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記折曲工程の前に、前記ダイパッドの第二主面のうち、前記ダイパッドの周縁部と他の部分との間の領域に、断面Ｖ字状の折曲用溝を形成する溝形成工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記折曲工程において、前記折曲用溝の幅方向に対向する一対の傾斜内面が互いに近づくように前記周縁部を折り曲げることで、前記第二主面から窪む断面Ｖ字状の溝部を形成し、
    該溝部の内面が、前記折曲用溝のうち前記ダイパッドの他の部分側に位置する一方の傾斜内面、及び、前記周縁部のうち他方の傾斜内面に隣接して外部に露出する面によって構成されていることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記折曲工程において、前記周縁部を折り曲げることで、前記周縁領域と前記第一主面の他の領域との間に、前記周縁領域及び前記第一主面の他の領域に対して傾斜する傾斜面を形成することを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記折曲工程の後に、プレス加工により前記傾斜面にディンプルを形成する追加ディンプル形成工程を備えることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記折曲工程の後に、該折曲工程によって前記ダイパッドの第二主面の上方に向けられた前記周縁部の側面に、プレス加工によるディンプルを形成する追加ディンプル形成工程を備えることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記折曲工程において、前記周縁部が前記第二主面から上方に突出するように前記周縁部を折り曲げることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置の製造方法。
  8. 請求項１から請求項７のいずれか一項に記載の製造方法によって製造される半導体装置であって、
    前記ダイパッドと、前記ダイパッドのいずれか一方の主面に搭載される半導体素子と、前記ダイパッド及び前記半導体素子を封止する封止樹脂と、を備えることを特徴とする半導体装置。
  9. 請求項１から請求項７のいずれか一項に記載の製造方法によって得られるリードフレームであって、
    前記ダイパッドの周縁部が、前記ダイパッドの他の部分に対して折り曲げられ、
    前記周縁部のうち前記ダイパッドの側方に向く面に、前記ディンプルが形成されていることを特徴とするリードフレーム。
JP2013171613A 2013-08-21 2013-08-21 半導体装置の製造方法、半導体装置及びリードフレーム Expired - Fee Related JP6080305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013171613A JP6080305B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法、半導体装置及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171613A JP6080305B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法、半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2015041684A true JP2015041684A (ja) 2015-03-02
JP6080305B2 JP6080305B2 (ja) 2017-02-15

Family

ID=52695678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171613A Expired - Fee Related JP6080305B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法、半導体装置及びリードフレーム

Country Status (1)

Country Link
JP (1) JP6080305B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2021766B1 (en) * 2018-05-29 2019-12-04 Shindengen Electric Mfg Semiconductor module
CN110892527A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151862A (ja) * 1984-08-21 1986-03-14 Toshiba Corp 半導体装置
JPS61241958A (ja) * 1985-04-18 1986-10-28 Mitsubishi Electric Corp 半導体装置
JPS63276256A (ja) * 1987-05-08 1988-11-14 Nec Corp 樹脂封止型半導体装置
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JPH01108731A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp リードフレーム
JPH02294060A (ja) * 1989-05-08 1990-12-05 Nec Corp 樹脂封止型半導体装置
JPH0992778A (ja) * 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
JPH0992757A (ja) * 1995-09-21 1997-04-04 Sony Corp 半導体装置
JPH09116076A (ja) * 1995-10-13 1997-05-02 Mitsui High Tec Inc リードフレーム及び半導体装置
JPH1197611A (ja) * 1997-09-22 1999-04-09 Tokin Corp 半導体装置用リードフレーム
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2008166332A (ja) * 2006-12-27 2008-07-17 Hitachi Cable Precision Co Ltd 発光素子実装パッケージ用リードフレームおよびその製造方法
JP2013145825A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置用リードフレーム
US20140284783A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151862A (ja) * 1984-08-21 1986-03-14 Toshiba Corp 半導体装置
JPS61241958A (ja) * 1985-04-18 1986-10-28 Mitsubishi Electric Corp 半導体装置
JPS63276256A (ja) * 1987-05-08 1988-11-14 Nec Corp 樹脂封止型半導体装置
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JPH01108731A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp リードフレーム
JPH02294060A (ja) * 1989-05-08 1990-12-05 Nec Corp 樹脂封止型半導体装置
JPH0992757A (ja) * 1995-09-21 1997-04-04 Sony Corp 半導体装置
JPH0992778A (ja) * 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
JPH09116076A (ja) * 1995-10-13 1997-05-02 Mitsui High Tec Inc リードフレーム及び半導体装置
JPH1197611A (ja) * 1997-09-22 1999-04-09 Tokin Corp 半導体装置用リードフレーム
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2008166332A (ja) * 2006-12-27 2008-07-17 Hitachi Cable Precision Co Ltd 発光素子実装パッケージ用リードフレームおよびその製造方法
JP2013145825A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置用リードフレーム
US20140284783A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892527A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN110892527B (zh) * 2017-10-26 2023-10-27 新电元工业株式会社 半导体装置以及半导体装置的制造方法
NL2021766B1 (en) * 2018-05-29 2019-12-04 Shindengen Electric Mfg Semiconductor module
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
US11056422B2 (en) 2018-05-29 2021-07-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
JP6080305B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
JP6370071B2 (ja) 半導体装置及びその製造方法
JP4698234B2 (ja) 表面実装型半導体素子
JP7210868B2 (ja) 半導体装置
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
TWI588948B (zh) Flat pin type semiconductor device
JP7173487B2 (ja) 半導体装置
JP2009164240A (ja) 半導体装置
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
US9252086B2 (en) Connector and resin-sealed semiconductor device
JP2022168158A (ja) 半導体装置
JPWO2019082344A1 (ja) 半導体装置の製造方法
JP3575945B2 (ja) 半導体装置の製造方法
JP6029237B2 (ja) リードフレーム、半導体装置、及び、半導体装置の製造方法
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
JP2008034830A (ja) 半導体装置およびリードフレームとその製造方法
JP5254374B2 (ja) 電子部品およびその製造方法
JP2005175512A (ja) 半導体装置
JP2004221258A (ja) 半導体装置及びその製造方法
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP5171803B2 (ja) 半導体装置
JP2007294637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170116

R150 Certificate of patent or registration of utility model

Ref document number: 6080305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees