JP2014187209A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014187209A
JP2014187209A JP2013061149A JP2013061149A JP2014187209A JP 2014187209 A JP2014187209 A JP 2014187209A JP 2013061149 A JP2013061149 A JP 2013061149A JP 2013061149 A JP2013061149 A JP 2013061149A JP 2014187209 A JP2014187209 A JP 2014187209A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
sealing body
heat sink
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013061149A
Other languages
English (en)
Inventor
Satoshi Sayama
聡 佐山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013061149A priority Critical patent/JP2014187209A/ja
Priority to US14/026,195 priority patent/US20140284783A1/en
Priority to DE102013218486.7A priority patent/DE102013218486A1/de
Priority to CN201410069192.1A priority patent/CN104064559A/zh
Publication of JP2014187209A publication Critical patent/JP2014187209A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性と絶縁性の両立が可能な半導体装置を提供する。
【解決手段】
放熱板と、前記放熱板の被実装面上に設けられた半導体素子と、前記放熱体及び前記半導体素子を包み、前記放熱板の前記被実装面とは反対側の面側の部分の厚みが、前記放熱板の前記被実装面側の部分の厚みよりも小さい、封止体と、を備え、前記放熱板の前記被実装面とは反対側の前記面に、第１の凹凸が形成され、前記放熱板の前記被実装面とは反対側の前記面と交差する面に前記第１の凹凸よりも大きい第２の凹凸が形成された半導体装置を提供する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体素子を樹脂などにより封止した半導体装置は、放熱性や絶縁性が要求されることが多い。例えば、電力制御などに用いられる、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Feild Effect Transistor）や、ＨＥＭＴ（High Electron Mobility Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transsitor）などのスイッチング素子や、ダイオードなどの半導体素子を用いた半導体装置においては、高い放熱性と電気的な絶縁性とが要求される。
特開平９−１０２５８０号公報
本発明の実施形態は、放熱性と絶縁性の両立が可能な半導体装置を提供する。
本発明の実施形態によれば、放熱板と、前記放熱板の被実装面上に設けられた半導体素子と、前記放熱体及び前記半導体素子を包み、前記放熱板の前記被実装面とは反対側の面側の部分の厚みが、前記放熱板の前記被実装面側の部分の厚みよりも小さい、封止体と、を備え、前記放熱板の前記被実装面とは反対側の前記面に、第１の凹凸が形成され、前記放熱板の前記被実装面とは反対側の前記面と交差する面に前記第１の凹凸よりも大きい第２の凹凸が形成された半導体装置が提供される。
第１の実施形態に係る半導体装置を示す模式的断面図である。 半導体装置の内部構造を表す模式平面図である。 本実施形態の半導体装置１００の使用態様を例示する模式断面図である。 半導体装置１００の製造方法を表す模式図である。 半導体装置１００の製造方法を表す模式図である。 本実施形態の半導体装置１００のもうひとつの製造方法を表す模式図である。 封止体６０の熱収縮に伴う応力の分布を表す概念図である。 凹凸２２の形状を例示した模式部分断面図である。 第２実施形態に係る半導体装置を例示する模式断面図である。 本実施形態の半導体装置２００の製造方法を例示する模式図である。 本実施形態の半導体装置２００のもうひとつの製造方法を例示する模式図である。 第３実施形態に係る半導体装置を例示する模式断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、第１の実施形態に係る半導体装置を例示する模式断面図である。
また、図２は、その内部構造を表す模式平面図である。なお、図１は、図２におけるＡ−Ａ線切断端面を表す。
本実施形態の半導体装置１００は、ダイパッド（放熱板）２０と、その被実装面にマウント（実装）された半導体素子３０、３１と、リード４０、４１、４２と、半導体素子３０とリード４０とを電気的に接続するワイヤ５０と、リード４０、４１、４２の端部を露出させつつ、残余の部分を封止する封止体６０と、を備える。図２においては、封止体６０の外縁を２点鎖線により表した。
ダイパッド２０は、半導体素子３０、３１を支持する役割を有し、導電性の材料からなる。ダイパッド２０の材料として金属を用いると、半導体素子３０、３１から放出された熱の外部への放散を促進できる。そのような金属としては、例えば、銅（Ｃｕ）あるいはその合金や、鉄（Ｆｅ）あるいはその合金を挙げることができる。
半導体素子３０、３１は、例えば、スイッチング素子やダイオードなどである。図２に表した具体例の場合、半導体素子３０はＩＧＢＴであり、半導体素子３１はダイオードである。ただし、本発明はこの具体例には限定されず、各種の半導体素子を同様に用いることができる。半導体素子３０、３１は、ダイパッド２０に対して、例えば、ハンダにより接合される。あるいはより広義に、金属材料を接合媒体として半導体素子３０、３１をダイパッド２０に接合してもよい。
リード４０は、ワイヤ５０により半導体素子３０に接続されている。リード４１は、ダイパッド２０に接続されている。リード４２は、接続バー５２を介して半導体素子３０、３１に接続されている。一例として、リード４０が制御電極とされ、リード４１、４２が主電極とされる。
リード４０、４１、４２は、導電性の材料により形成される。そのような材料としては、例えば金属を挙げることができる。なお、リード４０は、ダイパッド２０と同種の材料により形成してもよい。
ワイヤ５０も、導電性の材料により形成される。そのような材料としては、例えば金属を挙げることができる。ワイヤ５０を、金（Ａｕ）やアルミニウム（Ａｌ）、銅（Ｃｕ）などにより形成すると、大電流を容易に流すことができる。なお、リード４０、４１、４２とワイヤ５０は、本実施形態において必須ではない。
封止体６０は、ダイパッド２０、半導体素子３０、３１、リード４０、４１、４２の内側部分、ワイヤ５０を封止する、すなわちこれらの要素を包み込むように設けられている。封止体６０の材料としては、例えば、樹脂を用いることができる。樹脂の一例としては、エポキシ樹脂、ポニフェニレン・サルファイド（ＰＰＳ）、ポリスチレン、液晶ポリマーなどを用いることができる。これらのうちで、エポキシ樹脂とポリフェニレン・サルファイドは、特に熱伝導性と電気的な絶縁性の点で優れる。
封止体６０にフィラーを添加することにより、熱伝導性を向上できる。絶縁性も担保することを考慮すると、フィラーの材料は絶縁体であることが望ましく、具体的には、セラミクスを用いることが望ましい。そのようなセラミクスとしては、例えば、アルミナ、マグネシア、シリカ（ＳｉＣ）、窒化アルミニウムなどを挙げることができる。これらのうちで、アルミナまたはシリカをフィラーとして添加すると、熱伝導性を向上させる効果や、樹脂の熱応力を低減させる効果が高い。
本実施形態の半導体装置１００においては、封止体６０のうちの、ダイパッド２０よりも下の部分すなわちダイパッド２０の被実装面とは反対側の面側の部分６０ａの厚みＴ１は、ダイパッド２０よりも上の部分すなわちダイパッド２０の被実装面側の部分６０ｂの厚みＴ２よりも、小さい。ダイパッド２０の下側の部分６０ａの厚みＴ１を小さくすることにより、半導体素子３０、３１からダイパッド２０の方向に放出された熱を、低い熱抵抗で下方に放散させることができる。例えば、封止体６０の材料としてエポキシ樹脂を用い、フィラーとしてアルミナなどを添加すると、封止体６０の熱伝導率を３Ｗ／ｍＫ〜１０Ｗ／ｍＫ程度まで高めることが可能である。そして、厚みＴ１を１ミリメートル以下、さらに５００マイクロメータ程度まで薄くすることにより、高い放熱性を確保できる。
封止体６０の厚みＴ１は、薄くするほど、放熱性が向上する。ただし、厚みＴ１が薄くなると、電気的な絶縁性や絶縁耐圧が低下する傾向がある。この観点からは、例えば封止体６０の材料としてエポキシ樹脂を用いた場合、厚みＴ１は、０．１〜０．５ミリメートルの範囲とすることが望ましい。
一方、ダイパッド２０よりも上の部分６０ｂの封止体６０の厚みＴ２は、半導体素子３０、３１やワイヤ５０を封止するために必要な高さとされる。一例として、厚みＴ２は、およそ５ミリメートルとすることができる。
そして、本実施形態においては、ダイパッド２０の下面２０ａには凹凸（第１の凹凸）２１が形成され、側面すなわちダイパッド２０の被実装面とは反対側の面と交差する面２０ｂにも凹凸（第２の凹凸）２２が形成されている。凹凸２２は凹凸２１よりも大きい。これについては、後に詳述する。
図３は、本実施形態の半導体装置１００の使用態様を例示する模式断面図である。
半導体装置１００は、例えば、放熱グリース７００によりヒートシンク８００に接合して用いることができる。ヒートシンク８００は、その内部に放熱流路８１０が形成され、放熱フィン８２０が適宜設けられている。放熱流路８１０は、液体や気体などの冷媒９００が適宜流される。
半導体素子３０、３１において発生した熱は、ダイパッド２０の下面２０ａから封止体６０を介して放出される。放出された熱は、放熱グリース７００を介してヒートシンク８００に放散される。
本実施形態によれば、ダイパッドの下の部分６０ａの封止体６０の厚みＴ１を薄くすることにより、放熱効率を向上できる。
次に、本実施形態の半導体装置１００の製造方法について説明する。
図４及び図５は、半導体装置１００の製造方法を表す模式図である。
まず、図４（ａ）に表したように、リードフレーム４００のダイパッド２０の被実装面に半導体素子３０（３１）をマウントする。そして、半導体素子３０とリード４０とをワイヤ５０により接続する。なお、図２に関して前述した接続バー５２の接合なども、適宜実施する。
その後、図４（ｂ）に表したように、金型６００のキャビティにリードフレーム４００を載置する。金型６００は、例えば下型６１０と上型６２０とに分かれ、リードフレーム４００をこれらの間に挟むようにして固定できる。
図５は、リードフレーム４００と金型６００のキャビティとの関係を例示する模式図である。図５においては、金型６００のキャビティ６３０の外縁を２点鎖線により表した。 リードフレーム４００は、枠体４１０を有する。リード４０、４１、４２は、この枠体４１０に支持されている。
このように金型６００のキャビティ６３０にリードフレーム４００を載置した状態で、金型６００を例えば１８０℃程度に加熱し、図示しない注入口（ゲート）からキャビティ６３０に樹脂を充填する。例えば、トランスファ・モールド、あるいはインジェクション・モールドなどと呼ばれる方法により、キャビティ６３０に樹脂を充填し、硬化させて、封止体６０を形成できる。
多くの場合、充填する樹脂として、熱硬化性の樹脂を用いる。従って、溶融した樹脂を充填した後に硬化させて封止体６０を形成し、その後、冷却して金型６００から取り出す。
その後、リードフレーム４００の枠体４１０と、リード４０，４１、４２と、を切り離して、半導体装置１００が完成する。
図６は、本実施形態の半導体装置１００のもうひとつの製造方法を表す模式図である。 すなわち、図６は、圧縮成型法を用いた製造方法を表す。
圧縮成型法を用いる場合、金型６００のキャビティ６３０のなかに、予め顆粒状または粉末状の樹脂６６０を入れておく。圧縮成型法においても、多くの場合、熱硬化性樹脂が用いられる。
そして、キャビティ６３０にリードフレーム４００を載置し、例えば、１８０℃程度まで加熱する。樹脂６６０は軟化溶融してキャビティ６３０に行き渡り、その後、硬化して封止体６０が形成される。しかる後に、冷却して金型６００から取り出し、リードフレーム４００の枠体４１０を切り離して半導体装置１００が完成する。
以上、図４〜図６を参照しつつ、半導体装置１００の製造方法について説明した。
いずれの方法においても、封止体６０を形成する際に、例えば、１８０℃程度まで加熱して樹脂を硬化させ、その後、冷却する工程が必要とされる。
ここで問題となるのは、冷却工程における封止体６０の熱収縮である。
再び図１に戻って説明を続けると、前述したように、半導体装置１００は、ダイパッド２０を封止体６０により封止した構造を有する。そして、ダイパッド２０よりも上（ダイパッド２０の被実装面側の部分）の封止体６０の厚みＴ２は、ダイパッド２０よりも下（ダイパッド２０の被実装面とは反対側の面側の部分）の封止体６０の厚みＴ１よりも大きい。例えば、厚みＴ１が０．１〜０．５ミリメートル程度であるのに対して、厚みＴ２は５ミリメートル程度であり、Ｔ２はＴ１の１０倍以上となることもある。
一方、ダイパッド２０の熱膨張率は、封止体６０の熱膨張率よりも小さい。例えば、封止体６０をエポキシ樹脂により形成した場合、その線膨張係数は、４０〜８０×１０−６／℃程度である。これに対して、ダイパッド２０を銅（Ｃｕ）により形成した場合、その線膨張係数は、１６．８×１０−６／℃程度と小さい。
封止体６０とダイパッド２０の膨張率が同一程度であれば、その全体がほぼ均一に熱膨張あるいは熱収縮できる。しかし、封止体６０よりもダイパッド２０のほうが膨張率が小さい場合、封止体６０の熱収縮にアンバランスが生ずる。つまり、封止体６０の熱収縮の挙動は、ダイパッド２０の上の部分６０ｂと下の部分６０ａとで分断される。
図７は、封止体６０の熱収縮に伴う応力の分布を表す概念図である。
前述したように、封止体６０のダイパッド２０よりも上の部分６０ｂの厚みＴ２は、ダイパッド２０よりも下の部分６０ａの厚みＴ１よりもかなり大きい。つまり、封止体６０のダイパッド２０よりも上の部分６０ｂの容量（体積）は、ダイパッド２０よりも下の部分６０ａの容量（体積）よりも大きい。その結果として、封止体６０の熱収縮に伴う応力は、ダイパッド２０よりも上の部分６０ｂにおける応力Ｆ２のほうが、ダイパッド２０よりも下の部分６０ａにおける応力Ｆ１よりも大きくなる。
ダイパッド２０の熱収縮は封止体６０よりも小さいため、ダイパッド２０よりも上の部分６０ｂは、ダイパッド２０とともに収縮することができない。その結果として、ダイパッド２０よりも下の部分６０ａに対して引っ張り応力Ｆ３が印加される。
ダイパッド２０よりも下の部分６０ａの厚みＴ１は小さいので、冷却に際してもともと収縮する応力Ｆ２が生じているところに、さらにこのような引っ張り応力Ｆ３が印加されると、この薄い部分６０ａに、割れやクラック、はがれなどの欠陥６０ｃが生じてしまう場合がある。
以上説明した熱収縮の問題は、半導体装置１００の製造の際だけではなく、電力制御などの用途で使用された半導体装置１００の温度が上昇した後の冷却の際にも、同様に生ずるおそれがある。
これに対して、本実施形態においては、ダイパッド２０の側面すなわちダイパッド２０の被実装面とは反対側の面と交差する面２０ｂに凹凸２２が設けられている。凹凸２２は、ダイパッド２０の下面２０ａの凹凸２１よりも大きい。このような凹凸２２を設けることにより、この部分で封止体６０の樹脂を固定させ、引っ張り応力Ｆ３を抑制できる。つまり、凹凸２２を設けることにより、ダイパッド２０の側面２０ｂにおいて、封止体６０の樹脂のズレや移動を抑制できる。その結果として、封止体６０のダイパッド２０の下側の部分６０ａに引っ張り応力Ｆ３が印加されることを抑制し、この薄い部分６０ａに欠陥６０ｃが生ずることを防止できる。
ダイパッド２０の側面２０ｂに設ける凹凸２２は、ある程度大きくしたほうが、封止体６０の樹脂を固定する効果が大きくなるので望ましい。例えば、凹凸２２のサイズは、表面粗さＲａで、下面２０ａの凹凸２１のＲａの１０倍以上とすることが望ましく、凹凸２２の深さは、例えば１ミリメートル程度とすることができる。
また、凹凸２２の形状は、側面２０ｂにおいて上方に印加される応力Ｆ３を抑制する必要がある。従って、凹凸２２の形状も工夫するとよい。
図８は、凹凸２２の形状を例示した模式部分断面図である。
凹凸２２は、図８（ａ）に表したように、ダイパッド２０の側面２０ｂにおいて、例えば、略垂直な溝状に形成することができる。ここで、凹部の上側壁面と側面２０ｂとのなす角度θは、例えば、９０°である。
本実施形態においては、ダイパッド２０の側面２０ｂに沿って上方に印加される応力Ｆ３を抑制することが必要であるので、凹部の上側側面と側面２０ｂとのなす角度を小さくすると、樹脂を引っかけて固定でき、応力Ｆ３の方向への移動を抑制できる。
図８（ｂ）に表したように、凹部の上側壁面と側面２０ｂとのなす角度θは、９０°程度であり、凹部の上側壁面はなだらかな傾斜面でもよい。
また、図８（ｃ）に表したように、凹部の上側壁面と側面２０ｂとのなす角度θを９０°よりも小さい鋭角とすると、応力Ｆ３の方向に対する樹脂の移動やずれを食い止める効果がさらに大きくなる。
凹凸２２の形状は、ダイパッド２０の下面２０ａに対して平行な方向に延在する部分を有するものであることが望ましい。凹凸２２の形状の一例としては、水平方向（図１や図８のＹ方向）に延在する溝を挙げることができる。また、そのような溝は、Ｙ方向において不連続であってもよい。あるいは、凹凸２２の形状は、スポット状あるいはドット状であってもよい。
以上説明したように、本実施形態によれば、封止体６０のダイパッド２０の下側の部分６０ａの厚みを上側の部分６０ｂの厚みよりも薄くすることにより、放熱性を良好とすることができる。またさらに、ダイパッド２０の側面２０ｂに設ける凹凸２２を下面２０ａに設ける凹凸２１よりも大きくすることにより、熱収縮に伴う封止体６０の欠陥６０ｃを抑制できる。
その結果として、高い歩留まりで安定的に製造でき、またさらに、加熱冷却を繰り返す使用状態においても高い信頼性で安定的に動作可能な半導体装置１００を提供できる。
次に、本発明の第２の実施形態について説明する。
図９は、第２実施形態に係る半導体装置を例示する模式断面図である。
半導体装置２００は、封止体６０が第１の部分６２と第２の部分６３とを有する。第１の部分６２は、ダイパッド２０の下側の部分すなわちダイパッド２０の被実装面とは反対側の面側の部分６０ａを含む。第２の部分６３は、ダイパッド２０の上側の部分すなわちダイパッド２０の被実装面側の部分６０ｂの少なくとも一部を含む。第１の部分６２の材料と、第２の部分６３の材料と、は異なる。なお、本願明細書おいて、「異なる材料」とは、例えば、組成や添加物の量が異なる場合も含む。従って、例えば、エポキシ樹脂にフィラーを異なる濃度で添加したものは、「異なる材料」に該当する。
第１の部分６２の材料として、熱伝導性の良好なものを用いることにより、放熱効果を高めることができる。この場合、第２の部分６３の材料として、より安価なものを用いれば、コストを下げつつ、放熱効果の高い半導体装置２００が得られる。一例として、樹脂の熱伝導率を上げるフィラーの含有率が、第１の部分６２では高く、第２の部分６３では低いものとすることができる。あるいは、第１の部分には熱伝導率が高いがコストの高い樹脂を用い、第２の部分には熱伝導率が低いがコストに低い樹脂を用いることができる。
一方、本実施形態においては、第１の部分６２と第２の部分６３の線膨張率を変えることができる。すなわち、第２の部分６３の材料として、第１の部分６２よりも線膨張率の小さい樹脂を用いることにより、図７に関して前述した応力Ｆ３の発生を緩和できる。その結果として、ダイパッド２０の下側の部分６０ａにおける欠陥６０ｃの発生を抑制できる。この場合には、第１実施形態に関して前述したような、ダイパッド２０の凹凸２１、２２を設けなくてもよいことがある。
図１０は、本実施形態の半導体装置２００の製造方法を例示する模式図である。
本実施形態の半導体装置２００は、２色成形（ダブルモールド）により製造できる。
具体的には、例えば、金型６００にリードフレーム４００を載置し、下型６１０に設けられた注入口（ゲート）から樹脂６７０を注入し、上型６２０に設けられた注入口（ゲート）からは樹脂６８０を注入する。樹脂６７０及び６８０のいずれか一方を先に注入し硬化させた後に、他方の樹脂を注入し硬化させる。樹脂６７０は封止体６０の第１の部分６２を形成し、樹脂６８０は第２の部分６３を形成する。
図１１は、本実施形態の半導体装置２００のもうひとつの製造方法を例示する模式図である。
すなわち、図１１は、圧縮成型法を用いた製造方法を表す。
圧縮成型法を用いる場合、金型６００のキャビティ６３０のなかに、予め顆粒状または粉末状の樹脂６７０と樹脂６８０を入れておく。樹脂６７０はリードフレーム４００の下側に入れておき、樹脂６８０はリードフレーム４００の上側に入れておく。
そして、キャビティ６３０にリードフレーム４００を載置した状態で、例えば、１８０℃程度まで加熱する。樹脂６７０及び樹脂６８０はそれぞれ軟化溶融し、その後、硬化して封止体６０が形成される。この際に、樹脂６７０は第１の部分６２を形成し、樹脂６８０は第２の部分６３を形成する。
しかる後に、冷却して金型６００から取り出し、リードフレーム４００の枠体４１０を切り離して半導体装置１００が完成する。
以上説明したような方法により、第２実施形態の半導体装置２００を製造できる。
次に、本発明の第３の実施形態について説明する。
図１２は、第３実施形態に係る半導体装置を例示する模式断面図である。
本実施形態は、第１実施形態と第２実施形態の組み合わせである。すなわち、半導体装置３００は、ダイパッド２０の下面２０ａと側面２０ｂにそれぞれ凹凸２１、２２を有する。そして、第２実施形態と同様に、封止体６０が第１の部分６２と第２の部分６３とを有する。第１の部分６２は、ダイパッド２０の下側の部分６０ａを含む。第２の部分６３は、ダイパッド２０の上側の部分６０ｂの少なくとも一部を含む。
本実施形態によれば、封止体６０のダイパッド２０の下側の部分６０ａの厚みを上側の部分６０ｂの厚みよりも薄くすることにより、放熱性を良好とすることができる。またさらに、ダイパッド２０の側面２０ｂに設ける凹凸２２を下面２０ａに設ける凹凸２１よりも大きくすることにより、熱収縮に伴う封止体６０の欠陥６０ｃを抑制できる。
また、第１の部分６２の材料として、熱伝導性の良好なものを用いることにより、放熱効果を高めることができる。この場合、第２の部分６３の材料として、より安価なものを用いれば、コストを下げつつ、放熱効果の高い半導体装置２００が得られる。
一方、第２の部分６３の材料として、第１の部分６２よりも線膨張率の小さい樹脂を用いることにより、冷却に際して印加される引っ張り応力Ｆ３（図７）の発生を緩和できる。その結果として、ダイパッド２０の側面２０ｂの凹凸２２の効果と相俟って、ダイパッド２０の下側の部分６０ａにおける欠陥６０ｃの発生をさらに確実に抑制できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる各要素に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２０ ダイパッド、 ２０ａ 下面、 ２０ｂ 側面、 ２１、２２ 凹凸、 ３０、３１ 半導体素子、 ４０、４１、４２ リード、 ５０ ワイヤ、 ５２ 接続バー、 ６０ 封止体、 ６０ａ、６０ｂ 部分、 ６０ｃ 欠陥、 ６２、６３ 部分、 １００、２００、３００ 半導体装置、 ４００ リードフレーム、 ４１０ 枠体、 ６００ 金型、 ６１０ 下型、 ６２０ 上型、 ６３０ キャビティ、 ６６０、６７０、６８０ 樹脂、 ７００ 放熱グリース、 ８００ ヒートシンク、 ８１０ 放熱流路、 ８２０ 放熱フィン、 ９００ 冷媒、 Ｆ１、Ｆ２、Ｆ３ 応力、 Ｔ１、Ｔ２ 厚み

Claims (7)

  1. 放熱板と、
    前記放熱板の被実装面上に設けられた半導体素子と、
    前記放熱体及び前記半導体素子を包み、前記放熱板の前記被実装面とは反対側の面側の部分の厚みが、前記放熱板の前記被実装面側の部分の厚みよりも小さい、封止体と、
    を備え、
    前記放熱板の前記被実装面とは反対側の前記面に、第１の凹凸が形成され、
    前記放熱板の前記被実装面とは反対側の前記面と交差する面に前記第１の凹凸よりも大きい第２の凹凸が形成された半導体装置。
  2. 前記放熱板の前記第２の凹凸が形成された前記面の面粗さは、前記第１の凹凸が形成された前記面の面粗さよりも大きい請求項１記載の半導体装置。
  3. 前記封止体の線膨張係数は、前記放熱板の線膨張係数よりも大きい請求項１または２に記載の半導体装置。
  4. 前記封止体は、樹脂と、セラミクスのフィラーと、を有する請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記封止体は、前記放熱板の前記被実装面とは反対側の面側の第１の部分と、前記放熱板の前記被実装面側の部分の少なくとも一部を含み前記第１の部分とは異なる材料からなる第２の部分と、を有する請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１の部分の熱伝導率は、前記第２の部分の熱伝導率よりも高い請求項５記載の半導体装置。
  7. 前記封止体の前記被実装面とは反対側の面を放熱手段に熱的に接触させて用いる請求項１〜６のいずれか１つに記載の半導体装置。
JP2013061149A 2013-03-22 2013-03-22 半導体装置 Withdrawn JP2014187209A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013061149A JP2014187209A (ja) 2013-03-22 2013-03-22 半導体装置
US14/026,195 US20140284783A1 (en) 2013-03-22 2013-09-13 Semiconductor device
DE102013218486.7A DE102013218486A1 (de) 2013-03-22 2013-09-16 Halbleitereinrichtung
CN201410069192.1A CN104064559A (zh) 2013-03-22 2014-02-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061149A JP2014187209A (ja) 2013-03-22 2013-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2014187209A true JP2014187209A (ja) 2014-10-02

Family

ID=51484761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061149A Withdrawn JP2014187209A (ja) 2013-03-22 2013-03-22 半導体装置

Country Status (4)

Country Link
US (1) US20140284783A1 (ja)
JP (1) JP2014187209A (ja)
CN (1) CN104064559A (ja)
DE (1) DE102013218486A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JPWO2015173906A1 (ja) * 2014-05-14 2017-04-20 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924884B (zh) * 2016-03-30 2022-02-18 松下知识产权经营株式会社 半导体装置
CN105789156A (zh) * 2016-04-22 2016-07-20 珠海格力电器股份有限公司 一种igbt模块组件
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
JP2019062021A (ja) * 2017-09-25 2019-04-18 株式会社東芝 半導体モジュールおよびその製造方法
US11322459B2 (en) * 2018-03-12 2022-05-03 Rohm Co., Ltd. Lead of semiconductor device having a side surface with a plurality of recess areas
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
CN114846918A (zh) * 2019-12-20 2022-08-02 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0362844A (ja) * 1989-02-27 1991-03-18 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
EP0758488A1 (en) * 1995-03-06 1997-02-19 National Semiconductor Corporation Heat sink for integrated circuit packages
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
JP2003007933A (ja) * 2001-06-27 2003-01-10 Denso Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JPWO2015173906A1 (ja) * 2014-05-14 2017-04-20 三菱電機株式会社 半導体装置の製造方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN104064559A (zh) 2014-09-24
DE102013218486A1 (de) 2014-09-25
US20140284783A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP2014187209A (ja) 半導体装置
US8674492B2 (en) Power module
JP6526323B2 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP4302607B2 (ja) 半導体装置
US9171773B2 (en) Semiconductor device
US20160343644A1 (en) Power semiconductor device and method of manufacturing the same
WO2014097798A1 (ja) 半導体装置
JP6707328B2 (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP2003124437A (ja) 半導体装置
JP2014216459A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP2005191071A (ja) 半導体装置
JP2012099821A (ja) ベースプレート
JP5665572B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2015173906A1 (ja) 半導体装置の製造方法
US20190378810A1 (en) Semiconductor device
JP2016054249A (ja) 半導体装置
JP6360035B2 (ja) 半導体装置
JP2019062066A (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2017092250A (ja) 半導体装置及びその製造方法
JP7387059B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2020079798A1 (ja) 半導体装置及びその製造方法
JP2019067976A (ja) 半導体装置
JP2007027261A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151006

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160628