CN107924884B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107924884B
CN107924884B CN201780002789.6A CN201780002789A CN107924884B CN 107924884 B CN107924884 B CN 107924884B CN 201780002789 A CN201780002789 A CN 201780002789A CN 107924884 B CN107924884 B CN 107924884B
Authority
CN
China
Prior art keywords
groove
semiconductor device
groove portion
amplitude
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780002789.6A
Other languages
English (en)
Other versions
CN107924884A (zh
Inventor
长松正幸
丸茂伸也
木村润一
国里龙也
臼井良辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN107924884A publication Critical patent/CN107924884A/zh
Application granted granted Critical
Publication of CN107924884B publication Critical patent/CN107924884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体装置(6)具备半导体元件(7)、基台部(8)和外装树脂(10)。基台部(8)具有：安装有半导体元件(7)的安装面(8A)；和在安装面(8A)上的半导体元件(7)的周围设置的槽部(9)。外装树脂(10)覆盖半导体元件(7)和基台部(8)，通过填充到槽部(9)而固定于基台部(8)。槽部(9)的底部(11)沿着槽部(9)的延伸方向包含具有第一振幅和第一反复间隔的第一凹凸。第一凹凸沿着槽部(9)的延伸方向包含具有比第一振幅小的第二振幅和比第一反复间隔短的第二反复间隔的第二凹凸。

Description

半导体装置
技术领域
本发明涉及用于各种电子设备的半导体装置。
背景技术
以下，使用附图对现有的半导体装置进行说明。图11是示出现有的半导体装置1的结构的剖视图。在半导体装置1中，半导体元件2安装于引线框3，外装树脂4覆盖了半导体元件2和引线框3。此外，在引线框3中的半导体装置1的安装面设置有槽部5。通过外装树脂4的一部分进入到槽部5，从而外装树脂4和槽部5相互固定。由此，外装树脂4、半导体元件2以及引线框3相互确保了正确的位置关系。
另外，作为与本申请发明关联的在先技术文献信息，例如已知专利文献1。
在先技术文献
专利文献
专利文献1：JP特开2007-258587号公报
发明内容
在现有的半导体装置1中，为了将外装树脂4和引线框3相互牢固地固定，增大了外装树脂4与槽部5的接触面积。即，在引线框3的安装面，设置有多个槽部5或者钩状的槽部5。结果，由于槽部5较大地占有引线框3的安装面，因此半导体装置1的小型化变得困难。或者，由于槽部5的形状变得复杂，因此关于引线框3的生产性下降。
因此，本发明的目的在于提供一种半导体装置，实现小型化以及高生产性，并且能够通过槽部将外装树脂与基台部(引线框)牢固地固定。
于是，为了达成该目的，本发明所涉及的半导体装置具备：半导体元件、基台部和外装树脂。基台部具有安装了半导体元件的安装面、和在安装面上的半导体元件的周围设置的槽部。外装树脂覆盖半导体元件和基台部，并通过填充到槽部而固定于基台部。槽部的底部沿着槽部的延伸方向包含具有第一振幅和第一反复间隔的第一凹凸。第一凹凸沿着槽部的延伸方向包含具有比第一振幅小的第二振幅和比第一反复间隔短的第二反复间隔的第二凹凸。
根据本发明，通过基台部的槽部包含第一凹凸和第二凹凸，从而外装树脂与槽部的接触面积增大，并且，外装树脂与槽部的接触面的形状变得复杂。由此，外装树脂与槽部的锚定效应增大。因此，能够实现小型化以及高生产性，并且使半导体装置中的外装树脂与基台部的固定状态变得牢固。作为结果，半导体装置的基于外装树脂的密封状态的可靠性提高。
附图说明
图1是示出本发明的实施方式中的半导体装置的结构的立体图。
图2是使示出本发明的实施方式中的半导体装置的结构的一部分剖面露出的立体图。
图3是示出本发明的实施方式中的半导体装置的结构的剖视图。
图4是示出本发明的实施方式中的半导体装置的主要部分的剖视图。
图5是示出本发明的实施方式中的半导体装置的其他主要部分的剖视图。
图6是示出本发明的实施方式中的半导体装置的结构的俯视图。
图7是示出本发明的实施方式中的半导体装置的其他结构的俯视图。
图8是示出本发明的实施方式中的半导体装置的其他结构的剖视图。
图9是示出本发明的实施方式中的半导体装置的其他结构的主要部分剖视图。
图10是示出本发明的实施方式中的半导体装置的其他结构的主要部分放大剖视图。
图11是示出现有的半导体装置的结构的剖视图。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。
(实施方式)
图1是示出本发明的实施方式中的半导体装置6的结构的立体图。图2是使示出本发明的实施方式中的半导体装置6的结构的一部分剖面露出的立体图。半导体装置6包含：半导体元件7、金属制的基台部8和外装树脂10。
基台部8具有安装半导体元件7的安装面8A。此外，基台部8具有在安装面8A上的半导体元件7的周围设置的槽部9。外装树脂10通过覆盖半导体元件7和基台部8，并且填充到槽部9，从而固定于基台部8。
槽部9的底部11沿着槽部9的延伸方向包含具有第一振幅和第一反复间隔的第一凹凸12(参照图4)。第一凹凸12沿着槽部9的延伸方向包含具有比第一振幅小的第二振幅和比第一反复间隔短的第二反复间隔的第二凹凸13(参照图4)。
根据以上的结构，基台部8中的槽部9的深度沿着槽部9的延伸方向不固定。因此，外装树脂10与槽部9的接触面积增大，并且，外装树脂10与槽部9的接触面的形状变得复杂。由此，外装树脂10与槽部9的锚定效应增大。因此，能够使半导体装置6中的外装树脂10与基台部8的固定状态变得牢固。作为结果，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
在此，在本实施方式中，多个槽部9设置为包围半导体元件7的周围，但本发明并不限定于此。多个槽部9也可以不配置在半导体元件7的周围的所有四个方向，也可以仅配置在半导体元件7的周围的两个方向或三个方向。此外，在本实施方式中，基台部8具有多个槽部9，但本发明并不限定于此。基台部8也可以仅具有一个槽部9。其中，因为槽部9设置在半导体元件7的周围，所以槽部9不会较大地占有基台部8的安装面8A。
以下，对半导体装置6的结构进行详细说明。图3是示出本发明的实施方式中的半导体装置6的结构的剖视图。在基台部8，设置有槽部9。槽部9从安装面8A朝向基台部8的安装面8A的相反面凹陷。槽部9的剖面形状为V字状或者U字状。在槽部9中，填充有外装树脂10的一部分。
图4是示出本发明的实施方式中的半导体装置6的主要部分的剖视图。图5是示出本发明的实施方式中的半导体装置6的其他主要部分的剖视图。图4示出了沿槽部9延伸的方向的剖面。图5示出了与槽部9延伸的方向垂直的剖面。在图4中，箭头D示出了槽部9延伸的方向。
如图4所示，槽部9的底部11包含由点线所示的第一凹凸12。第一凹凸12具有第一振幅和第一反复间隔。此外，第一凹凸12包含由实线所示的第二凹凸13。第二凹凸13具有第二振幅和第二反复间隔。这里，第二振幅比第一振幅小，第二反复间隔比第一反复间隔短。换言之，较小的波浪的第二凹凸13重叠于较大的波浪的第一凹凸12。另外，第一凹凸12的表面为由点线所示那样的虚拟面。
第一凹凸12以及第二凹凸13具有各自的振幅和反复间隔。在此，第一凹凸12以及第二凹凸13中的振幅以及反复间隔不具有固定值、规则性，呈随机变动。例如，与宽度W1对应的第二凹凸13具有比较长的反复间隔和比较小的振幅。另一方面，与宽度W2对应的第二凹凸13具有比较短的反复间隔和比较大的振幅。像这样，第一凹凸12也可以分别具有与宽度W1对应的第二凹凸13和与宽度W2对应的第二凹凸13。当然，与宽度W1对应的第二凹凸13和与宽度W2对应的第二凹凸13也可以相邻。换言之，第一凹凸12以及第二凹凸13均具有非周期性的反复间隔，并且，具有不固定的振幅。
因此，从基台部8的安装面8A到第二凹凸13的表面的距离，沿着箭头D的方向随机地变动。在此，第一凹凸12的振幅的平均值，相对于第二凹凸13的振幅的平均值，大至100倍～1000倍左右。同样地，第一凹凸12的反复间隔的平均值，相对于第二凹凸13的反复间隔的平均值，大至100倍～1000倍左右。因此，第二凹凸13的第二振幅不会比第一凹凸12的第一振幅大。而且，第二凹凸13的第二反复间隔不会比第一凹凸12的第一反复间隔大。
另一方面，如图5所示，在与槽部9延伸的方向垂直的剖面中，第一凹凸12具有U字状或者V字状的剖面形状。另外，在与槽部9延伸的方向垂直的剖面中，第一凹凸12的表面也是由点线所示那样的虚拟面。此外，第二凹凸13在槽部9的剖面整周，具有第二振幅和第二反复间隔。这里，第二凹凸13的振幅以及反复间隔也不具有固定值、规则性，呈随机变动。
如以上那样，槽部9具有合成了作为细小的凹凸的第二凹凸13和作为比第二凹凸13大的凹凸的第一凹凸12的剖面形状。即，第一凹凸12是对于第二凹凸13的偏置。由于槽部9的深度沿着槽部9的延伸方向不固定，因此外装树脂10与槽部9的接触面积增大，并且，外装树脂10与槽部9的接触面的形状变得复杂。由此，外装树脂10与槽部9的锚定效应增大。因此，能够使半导体装置6中的外装树脂10与基台部8的固定状态变得牢固。作为结果，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
通常，外装树脂10包含热固化性树脂材料和填充材料。这里，特别是外装树脂10与基台部8之间的传热特性依赖于填充材料与基台部8的接触面积。由于第二凹凸13为较小的凹凸，因此填充材料难以浸入到第二凹凸13中。另一方面，由于第一凹凸12为较大的凹凸，因此填充材料容易浸入到第一凹凸12中。即，基于第一凹凸12的槽部9的底部11的表面积的增加有助于填充材料与基台部8的接触面积的增加。结果，外装树脂10与基台部8之间的传热特性提高。
这里，基台部8只要由金属构成即可。因此，基台部8可以是引线框或裸片焊盘。
此外，第一振幅、第二振幅、第一反复间隔以及第二反复间隔的每一个，在槽部9的任意的部位都不具有固定值、规则性，呈随机变动。此外，关于配置在半导体元件7的周围的多个槽部9，在单个槽部9中槽部9的深度不固定，但是多个槽部9的深度分别大致近似。换言之，某槽部9的深度的平均值与其他槽部9的深度的平均值大致近似。因此，在由半导体元件7产生的热朝向槽部9的底部11侧扩散时，在从半导体元件7的任意的方向上，在槽部9的底部11，热阻大致固定。即，在热扩散的方向上难以产生偏颇。作为其结果，半导体装置6中的散热效率提高。
图6是示出本发明的实施方式中的半导体装置6的结构的俯视图。这里，基台部8的安装面8A上的槽部9的俯视的开口形状具有狭窄部14和扩展部15。狭窄部14是具有比槽部9的平均的开口宽度窄的开口宽度的部分。扩展部15是具有比槽部9的平均的开口宽度宽的开口宽度的部分。这里，将狭窄部14处的极小的开口宽度设为宽度con。如图4所示，从安装面8A到底部11的深度在宽度con处成为极小。该极小的深度相当于底部11的脊的部分。此外，将扩展部15处的极大的开口宽度设为宽度ext。从安装面8A到底部11的深度在宽度ext处成为极大。该极大的深度相当于底部11的谷的部分。
如以上这样，槽部9的扩展部15相当于槽部9的深度成为极大的部分。此外，槽部9的狭窄部14相当于槽部9的深度成为极小的部分。即，槽部9的深度在扩展部15处成为极大。即，扩展部15处的槽部9的深度比与扩展部15相邻的两个狭窄部14处的槽部9的深度深。
由此，槽部9除了在深度方向上，在开口方向上也具有较大的凹凸、较大的表面积。因此，外装树脂10与槽部9的接触面积进一步增大，并且，外装树脂10与槽部9的接触面的形状变得复杂。由此，外装树脂10与槽部9的锚定效应进一步增大。因此，能够使半导体装置6中的外装树脂10与基台部8的固定状态更加牢固。作为结果，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
图7是示出本发明的实施方式中的半导体装置的其他结构的俯视图。这里，设置于基台部8的槽部9具有包围半导体元件7且大致呈方形连续的形状。即，槽部9由四个弯曲部9A以及四个边部9B构成。各弯曲部9A配置在两个边部9B之间。即，槽部9的俯视的形状为包围半导体元件7的连续的方形。因此，半导体装置6从外部受到撞击等外力时，施加于槽部9以及填充至槽部9的外装树脂10的应力容易分散到整个槽部9。结果，即使在受到外力时也能够使半导体装置6中的外装树脂10与基台部8的固定状态稳定。
这里，进一步地，在形成为方形的槽部9的四个弯曲部9A中，优选使弯曲部9A的外周的曲率半径Ro大于弯曲部9A的内周的曲率半径Ri。在半导体装置6从外部受到机械撞击等外力的情况下，与外装树脂边部10B的中央相比，外力大多施加于外装树脂角部10A或外装树脂边部10B中的靠近外装树脂角部10A的位置。因此，施加于弯曲部9A的应力相比于施加于边部9B的应力较大。
弯曲部9A靠近外装树脂角部10A等作用点，容易受到较大的撞击。这里，由于弯曲部9A的外周的曲率半径Ro大于弯曲部9A的内周的曲率半径Ri，因此容易分散施加于填充至槽部9的外装树脂10的应力。结果，即使在受到外力时也能够使半导体装置6中的外装树脂10与基台部8的固定状态稳定。
此外，通过减小内周的曲率半径Ri，从而能够高效地利用安装半导体装置6的区域。结果，也能够实现半导体装置6整体的小型化。
图8是示出本发明的实施方式中的半导体装置6的其他结构的剖视图。这里，槽部9在俯视时形成为方形。各弯曲部9A处的从安装面8A到底部11的槽部9的深度比边部9B处的从安装面8A到底部11的槽部9的深度深。
例如在通过激光照射来形成槽部9的情况下，激光照射的扫描方向在弯曲部9A处改变。因此，因激光照射而产生的热相比于边部9B更容易在弯曲部9A处蓄积。因此，能够容易地将弯曲部9A处的从安装面8A到底部11的槽部9的深度形成得较深。
另外，槽部9的形成方法并不限于基于激光照射的形成方法。槽部9的形成方法也可以是基于冲压加工、蚀刻加工的形成方法。无论是哪种方法，都能够以高生产性形成槽部9。
由此，在弯曲部9A处，槽部9被形成得较深。在半导体装置6从半导体装置6的外部受到机械撞击等外力的情况下，槽部9的弯曲部9A容易受到较大的应力。这里，由于在弯曲部9A处将槽部9形成得较深，因而能够在弯曲部9A处使外装树脂10与基台部8的固定状态更加牢固。因此，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
图9是示出本发明的实施方式中的半导体装置6的其他结构的主要部分剖视图。这里，基台部8具有在安装面8A上的槽部9的开口边缘设置的突起部16。突起部16向与槽部9的凹陷方向相反方向呈壁状突出。通过将突起部16设置在槽部9的开口边缘，从而可以抑制在将半导体元件7安装到安装面8A时使用的接合构件17浸入到槽部9。因此，外装树脂10容易填充到槽部9。结果，能够使半导体装置6中的外装树脂10与基台部8的固定状态稳定。作为结果，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
此外，在安装面8A与外装树脂10的边界面，来自半导体装置6的外部的水、湿气等容易浸入。这里通过设置有突起部16，从而在安装面8A与外装树脂10的边界面处从基台部8的端部到槽部9的距离变长。因此，即使在上述的湿气浸入到安装面8A与外装树脂10的边界面的一部分的情况下，湿气也难以浸入到安装面8A与外装树脂10的整个边界面。结果，能够使半导体装置6中的外装树脂10与基台部8的固定状态稳定。作为结果，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
突起部16也可以沿着槽部9的整个开口边缘配置。突起部16也可以沿着图7所示的内周缘9C或者外周缘9D，配置为闭合的实线状的环状。此外，突起部16也可以沿着内周缘9C或者外周缘9D，配置为闭合的虚线状的环状。
这里，突起部16也可以通过例如在利用激光照射等对基台部8施加高温来形成槽部9时，使基台部8的熔融物堆积到槽部9的开口边缘而形成。由此，如图9所示，容易将突起部16的前端部16A与结合部16B相比相对于槽部9更向外侧配置。即，突起部16也可以相对于槽部9向外侧倾斜地形成。由此，外装树脂10的一部分能够与具有钩形的剖面形状的突起部16卡合。结果，能够使外装树脂10与基台部8的固定状态变得牢固。因此，半导体装置6的基于外装树脂10的密封状态的可靠性提高。
此外，例如若通过激光加工来形成槽部9以及突起部16，则槽部9以及突起部16的表面会被氧化。因此，在槽部9以及突起部16的表面会形成氧化膜(未图示)。由此，在槽部9以及突起部16中相对于接合构件17的润湿性变差。即，槽部9以及突起部16能够抑制接合构件17的流动。在此，接合构件17例如为焊料。此外，或者，通过去除槽部9以及突起部16的表面的氧化膜，从而槽部9以及突起部16能够提高与外装树脂10的密接性。
图10是示出本发明的实施方式中的半导体装置6的其他结构的主要部分放大剖视图。这里，突起部16中的不与槽部9相对的壁面具有多个凹凸。由此，能够与上述同样地使外装树脂10与基台部8的固定状态变得牢固。而且，在安装面8A与外装树脂10的边界面处从基台部8的端部到槽部9的距离进一步变长。结果，即使在湿气浸入到安装面8A与外装树脂10的边界面的一部分的情况下，也变得湿气更难以浸入到安装面8A与外装树脂10的整个边界面。因此，半导体装置6的基于外装树脂10的密封状态的可靠性进一步提高。
产业上的可利用性
本发明的半导体装置具有能够提高基于外装树脂的密封状态的可靠性这样的效果，在各种电子设备中有用。
附图标记说明
6 半导体装置
7 半导体元件
8 基台部
8A 安装面
9 槽部
9A 弯曲部
9B 边部
9C 内周缘
9D 外周缘
10 外装树脂
10A 外装树脂角部
10B 外装树脂边部
11 底部
12 第一凹凸
13 第二凹凸
14 狭窄部
15 扩展部
16 突起部
16A 前端部
16B 结合部
17 接合构件。

Claims (6)

1.一种半导体装置，具备：
半导体元件；
基台部，其具有安装了所述半导体元件的安装面和在所述安装面上的所述半导体元件的周围设置的槽部；和
外装树脂，其覆盖所述半导体元件和所述基台部，通过填充到所述槽部而固定于所述基台部，
所述槽部的底部沿着所述槽部的延伸方向包含第一凹凸，所述第一凹凸具有第一振幅和第一反复间隔，
所述第一凹凸沿着所述槽部的延伸方向包含第二凹凸，所述第二凹凸具有比所述第一振幅小的第二振幅和比所述第一反复间隔短的第二反复间隔，
所述槽部的俯视的开口形状具有扩展部，
所述槽部的深度在所述扩展部处成为极大。
2.根据权利要求1所述的半导体装置，所述第一振幅、所述第一反复间隔、所述第二振幅以及所述第二反复间隔分别呈随机变动。
3.一种半导体装置，具备：
半导体元件；
基台部，其具有安装了所述半导体元件的安装面和在所述安装面上的所述半导体元件的周围设置的槽部；和
外装树脂，其覆盖所述半导体元件和所述基台部，通过填充到所述槽部而固定于所述基台部，
所述槽部的底部沿着所述槽部的延伸方向包含第一凹凸，所述第一凹凸具有第一振幅和第一反复间隔，
所述第一凹凸沿着所述槽部的延伸方向包含第二凹凸，所述第二凹凸具有比所述第一振幅小的第二振幅和比所述第一反复间隔短的第二反复间隔，
所述槽部具有两个边部和配置在所述两个边部之间的弯曲部，
所述弯曲部的外周的曲率半径比所述弯曲部的内周的曲率半径大，
所述弯曲部处的所述槽部的深度比所述两个边部处的所述槽部的深度深。
4.根据权利要求3所述的半导体装置，所述槽部的俯视的形状为包围所述半导体元件的连续的方形。
5.根据权利要求3所述的半导体装置，所述第一振幅、所述第一反复间隔、所述第二振幅以及所述第二反复间隔分别呈随机变动。
6.根据权利要求3所述的半导体装置，所述基台部具有在所述安装面上的所述槽部的开口边缘设置的突起部。
CN201780002789.6A 2016-03-30 2017-03-01 半导体装置 Active CN107924884B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016067197 2016-03-30
JP2016-067197 2016-03-30
PCT/JP2017/008069 WO2017169485A1 (ja) 2016-03-30 2017-03-01 半導体装置

Publications (2)

Publication Number Publication Date
CN107924884A CN107924884A (zh) 2018-04-17
CN107924884B true CN107924884B (zh) 2022-02-18

Family

ID=59962906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002789.6A Active CN107924884B (zh) 2016-03-30 2017-03-01 半导体装置

Country Status (4)

Country Link
US (1) US10297516B2 (zh)
JP (1) JP6561331B2 (zh)
CN (1) CN107924884B (zh)
WO (1) WO2017169485A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
JP6988518B2 (ja) * 2018-01-26 2022-01-05 株式会社デンソー 整流装置及び回転電機
EP3550603B1 (en) * 2018-04-03 2020-11-18 IMEC vzw A method for coupling a semiconductor component to a target substrate by transfer printing
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JP6437701B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP6498829B1 (ja) * 2018-09-19 2019-04-10 株式会社加藤電器製作所 半導体モジュール
JP6457144B1 (ja) * 2018-09-19 2019-01-23 株式会社加藤電器製作所 半導体モジュール
JP7474213B2 (ja) 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114629A (zh) * 1997-06-27 2008-01-30 松下电器产业株式会社 树脂密封型半导体装置及其制造方法
CN103295916A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体器件及其制造方法
CN104064559A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265924A (ja) 1993-03-12 1994-09-22 Optrex Corp 電気光学装置及びその製造法
JP3039438B2 (ja) * 1997-04-18 2000-05-08 日本電気株式会社 半導体記憶装置及びその製造方法
JPH10294024A (ja) 1997-04-18 1998-11-04 Enomoto:Kk 電気電子部品及びその製造方法
JP2000021737A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 位置合わせマークおよびその製造方法
US6876009B2 (en) * 2002-12-09 2005-04-05 Nichia Corporation Nitride semiconductor device and a process of manufacturing the same
JP4892172B2 (ja) * 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006173416A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置
JP4657129B2 (ja) 2006-03-24 2011-03-23 ローム株式会社 半導体装置の製造方法
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
JP5669495B2 (ja) * 2010-09-17 2015-02-12 株式会社大貫工業所 樹脂封止金属部品、それに用いるリードフレーム、及び金属部品の製造方法
US9105749B2 (en) * 2011-05-13 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012255513A (ja) 2011-06-10 2012-12-27 Fts:Kk 金属部材と合成樹脂の接合構造
JP2016029676A (ja) 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
JP6263014B2 (ja) * 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
US9478509B2 (en) * 2014-03-06 2016-10-25 GlobalFoundries, Inc. Mechanically anchored backside C4 pad
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6468085B2 (ja) * 2015-06-11 2019-02-13 株式会社デンソー 基板、および、その製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114629A (zh) * 1997-06-27 2008-01-30 松下电器产业株式会社 树脂密封型半导体装置及其制造方法
CN103295916A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体器件及其制造方法
CN104064559A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6561331B2 (ja) 2019-08-21
JPWO2017169485A1 (ja) 2018-07-12
US20180197802A1 (en) 2018-07-12
CN107924884A (zh) 2018-04-17
WO2017169485A1 (ja) 2017-10-05
US10297516B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
CN107924884B (zh) 半导体装置
JP6407451B2 (ja) 半導体モジュール
KR100562060B1 (ko) 수지밀봉형 반도체장치
JP6515694B2 (ja) 半導体装置
JP4081611B2 (ja) 半導体装置
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP2018046057A (ja) 半導体パッケージ
JP6300682B2 (ja) 半導体装置、および半導体モジュール
JP2020155521A (ja) 放熱構造及び電子部品
JP6502438B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP5216735B2 (ja) 半導体パッケージ
JP6115505B2 (ja) 電子装置
JP6227868B2 (ja) 冷却装置、その冷却装置を備える電子装置および冷却方法
JP6771412B2 (ja) 半導体装置
JP5256177B2 (ja) 半導体パッケージ
JP6702431B2 (ja) 半導体装置
CN109698134B (zh) 半导体装置
JP7407679B2 (ja) 半導体装置
JP2006032492A (ja) 半導体装置
JP5167543B2 (ja) 放熱板付きリードフレームおよびその製造方法
JP4060797B2 (ja) 半導体素子および半導体素子の接触方法
JP2018170344A (ja) 半導体装置および半導体装置の製造方法
JP5528719B2 (ja) 樹脂チップ
JPH10256431A (ja) 半導体装置及びその製造方法
WO2015174034A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant