JP7474213B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7474213B2
JP7474213B2 JP2021042330A JP2021042330A JP7474213B2 JP 7474213 B2 JP7474213 B2 JP 7474213B2 JP 2021042330 A JP2021042330 A JP 2021042330A JP 2021042330 A JP2021042330 A JP 2021042330A JP 7474213 B2 JP7474213 B2 JP 7474213B2
Authority
JP
Japan
Prior art keywords
groove portion
groove
die pad
unevenness
resin member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021042330A
Other languages
English (en)
Other versions
JP2022142230A (ja
Inventor
京 田靡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021042330A priority Critical patent/JP7474213B2/ja
Priority to CN202110646522.9A priority patent/CN115084072A/zh
Priority to US17/410,508 priority patent/US20220301983A1/en
Publication of JP2022142230A publication Critical patent/JP2022142230A/ja
Application granted granted Critical
Publication of JP7474213B2 publication Critical patent/JP7474213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

実施形態は、半導体装置に関する。
フレームに溝を形成することで封止樹脂との密着性の向上を図る半導体装置がある。しかしながら、樹脂の種類と製品デザインとの組み合わせによっては、フレームと樹脂との密着性が不十分となり、半導体装置を車載等に用いる際の品質担保に影響し得る。
特許第２５９３９１２号公報
実施形態は、フレームと樹脂部材との密着性を向上させることができる半導体装置を提供する。
実施形態によれば、半導体装置は、ダイパッドと、前記ダイパッドから延びる端子と、前記ダイパッドの上面に設けられた溝とを有するフレームと、前記ダイパッドの前記上面における前記溝に重ならない領域に配置された半導体素子と、前記半導体素子を覆うとともに、前記溝内に設けられた樹脂部材と、を備える。前記溝は、底面と、前記底面に設けられた第１凹凸とを有する。前記溝は、第１方向に延びる第１溝部と、前記第１方向と直交する第２方向における幅が前記第１溝部よりも広く、前記第１方向において前記第１溝部に連続する第２溝部とを有する。前記第２溝部の底面に前記第１凹凸が設けられ、前記第２溝部の深さは、前記第１溝部の深さよりも深い。
実施形態の半導体装置の模式上面図である。 図２（ａ）は第１実施形態の溝の模式上面図であり、図２（ｂ）は図２（ａ）におけるＡ－Ａ線に沿った断面図であり、図２（ｃ）は図２（ａ）におけるＢ－Ｂ線に沿った断面図である。 第１実施形態による溝の形成方法を示す模式図である。 第１実施形態による溝の形成方法を示す模式図である。 第１実施形態による溝の形成方法を示す模式図である。 図６（ａ）は第２実施形態の溝の模式上面図であり、図６（ｂ）は図６（ａ）におけるＣ－Ｃ線に沿った断面図であり、図６（ｃ）は図６（ａ）におけるＤ－Ｄ線に沿った断面図である。 第２実施形態による溝の形成方法を示す模式図である。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。
図１は、実施形態の半導体装置１の模式上面図である。
半導体装置１は、フレーム１０と、半導体素子３０と、樹脂部材４０とを備える。なお、図１では、内部構造の説明をわかりやすくするために、樹脂部材４０は外形線のみを２点鎖線で表している。
フレーム１０は、ダイパッド２０と、ダイパッド２０の外側に延びる第１～第３端子１１～１３とを有する。フレーム１０は、金属材料からなり、例えばＣｕからなる。
ダイパッド２０の平面形状は、例えば、第１方向Ｘに延びる１対の辺部２１、２２と、第１方向Ｘに直交する第２方向Ｙに延びる１対の辺部２３、２４を含む４つの辺部２１～２４を有する四角形状である。
複数の第１端子１１が、ダイパッド２０の１つの辺部２３から突出している。第１端子１１は、ダイパッド２０と一体に設けられている。
第２端子１２及び第３端子１３は、ダイパッド２０における第１端子１１が設けられた辺部２３の反対側の辺部２４に対向するように位置し、第１端子１１と反対方向に突出している。第２端子１２及び第３端子１３は、ダイパッド２０から分離している。複数の第２端子１２は一体に設けられている。第２端子１２と第３端子１３は互いに分離している。
フレーム１０は、複数のフレームが一体につながったリードフレームから切り出される。第２方向Ｙに隣接するフレーム同士は連結部１４、１５によって連結され、連結部１４、１５を切断することで、フレーム１０は第２方向Ｙにおいて他のフレームと分離される。フレーム１０における第１方向Ｘに延びる辺部２１、２２にはそれぞれ、切断後の連結部１４、１５の一部が突出して残っている。
また、複数のフレームは第１～第３端子１１～１３を介して第１方向Ｘに連結され、第１～第３端子１１～１３を切断することで、フレーム１０は第１方向Ｘにおいて他のフレームと分離される。
ダイパッド２０の上面に溝５０が設けられている。例えば、第１方向Ｘに延びる２本の溝５０が、第２方向Ｙに互いに離間して位置する。溝５０は、ダイパッド２０の４つの辺部２１～２４のうち、第１方向Ｘに沿って延びる辺部２１、２２の近傍に設けられている。例えば、溝５０の一端は辺部２３に達し、他端は辺部２４に達する。
半導体素子３０は、ダイパッド２０の上面２０ａにおける溝５０に重ならない領域に配置されている。第２方向Ｙにおいて２つの溝５０の間に半導体素子３０が位置する。半導体素子３０は、例えばはんだなどの接合部材により、ダイパッド２０の上面２０ａに接合される。半導体素子３０の上面に素子電極が形成され、素子電極は例えばＣｕなどの金属板により、端子１２、１３と電気的に接続される。なお、素子電極と端子１２、１３は、金属ワイヤにより接続してもよい。
樹脂部材４０は、少なくとも、ダイパッド２０の上面２０ａ及び半導体素子３０を覆う。樹脂部材４０は、ダイパッド２０の上面２０ａに設けられた溝５０内に設けられる。また、例えば、第１～第３端子１１～１３の一部は樹脂部材４０に覆われ、第１～第３端子１１～１３の他の一部は樹脂部材４０から露出している。
例えば、連結部１４、１５の先端側の部分は、樹脂部材４０の側面よりもわずかに突出する。連結部１４、１５の端面以外の面（上面、下面、及び側面）の大部分は樹脂部材４０に覆われ、連結部１４、１５の端面は樹脂部材４０から露出する。
次に、溝５０について詳細に説明する。
［第１実施形態］
図２（ａ）は第１実施形態の溝５０の模式上面図であり、図２（ｂ）は図２（ａ）におけるＡ－Ａ線に沿った断面図であり、図２（ｃ）は図２（ａ）におけるＢ－Ｂ線に沿った断面図である。図２（ｂ）及び（ｃ）においても、図１と同様に樹脂部材４０を２点鎖線で表す。
溝５０は、第１溝部５１と第２溝部５２とを有する。第１溝部５１は第１方向Ｘに延び、後述するように、その第１溝部５１の一部を金型で押しつぶすことで第２溝部５２が形成される。
第２溝部５２は、第１溝部５１よりも幅（第２方向Ｙの幅）が広く、第１方向Ｘにおいて第１溝部５１に連続する。第２溝部５２の深さは、第１溝部５１の深さよりも深い。第２溝部５２の底面５２ａに第１凹凸６１が設けられている。第１凹凸６１は、凹部６１ａと、凸部６１ｂ、６１ｃとを含む。第１溝部５１と第２溝部５２との第１方向Ｘにおける境界に、第２凹凸６２が設けられている。第２凹凸６２は、凸部６２ａと、凹部６２ｂ、６２ｃとを含む。
例えば、第２溝部５２は、第１溝部５１の第１方向Ｘにおける少なくとも一方の端、好ましくは両端に位置する。したがって、図１においてフレーム１０の四角形状のダイパッド２０の四隅に第２溝部５２が位置する。また、第２溝部５２は、第１溝部５１の第１方向Ｘにおける中央部に位置させてもよい。
次に、図３（ａ）～図５（ｂ）を参照して、第１実施形態による溝５０の形成方法について説明する。
まず、図３（ａ）及び（ｂ）に示すように、ダイパッド２０の上面２０ａに例えば金型を押し当てて第１溝部５１を形成する。図３（ａ）は図２（ａ）と同部位の上面図であり、図３（ｂ）は図２（ｂ）と同部位の断面図である。
例えば、第１溝部５１は、ダイパッド２０の上面２０ａと鈍角を形成する傾斜面を有する断面Ｖ字状に形成される。または、第１溝部５１は、ダイパッド２０の上面２０ａと直角な側面を有する断面凹形状に形成してもよい。第１溝部５１は、平坦な底面５１ａを有する。また、第１溝部５１は、エッチングにより形成してもよい。
図４（ａ）は図３（ａ）に続く工程を表す上面図であり、図４（ｂ）は図３（ｂ）に続く工程を表す断面図である。第１溝部５１を形成した後、図４（ａ）及び（ｂ）に示すように、金型１０１を第１溝部５１の一部の上に重ねる。
図５（ａ）は図４（ｂ）に続く工程を表す断面図であり、図５（ｂ）は図５（ａ）に続く工程を表す断面図である。
そして、図５（ａ）に示すように、金型１０１をダイパッド２０の上面２０ａに押し当て、第１溝部５１の周辺の上面２０ａを下方に押し込む。これにともない、第１溝部５１は、断面形状を変形させて、潰れ始める。
図５（ｂ）に示すように、金型１０１によってさらにダイパッド２０の上面２０ａを押し込み、第１溝部５１をさらに押し潰す。これにより、図２（ａ）～（ｃ）に示すように、第２溝部５２が形成される。ダイパッド２０において金型１０１に押し当てられた面が第２溝部５２の底面５２ａになり、その底面５２ａに第１凹凸６１が形成される。単なる平面を押し潰すのではなく、第１溝部５１を押し潰すことで、第２溝部５２の底面５２ａに第１凹凸６１を形成することができる。
また、図２（ｃ）に示すように、第２溝部５２が第１溝部５１よりも深くなるように、上記金型１０１による押し潰しが行われ、第１溝部５１と第２溝部５２との境界に第２凹凸６２が形成される。
なお、第１溝部５１の形状や金型１０１の形状によっては、第２溝部５２の深さを、第１溝部５１と同じ深さ又は第１溝部５１よりも浅くしても、第１溝部５１と第２溝部５２との境界に凹凸を形成することが可能である。第２溝部５２が第１溝部５１よりも深くなるようにすることで、第１溝部５１と第２溝部５２との境界に確実に凹凸を形成することができる。
本実施形態によれば、第１凹凸６１及び第２凹凸６２によるアンカー効果により、フレーム１０と樹脂部材４０との密着性が向上し、樹脂部材４０のフレーム１０からの剥離を抑制できる。これにより、樹脂部材４０とフレーム１０との隙間に水分が浸入することによる特性不良を防ぐことができ、例えば、車載用途のデバイスに求められる品質を担保することができる。
樹脂部材４０のフレーム１０からの剥離を効果的に抑制するためには、第２溝部５２はダイパッド２０の四隅に配置することが望ましい。また、フレーム１０は樹脂部材４０を形成した後に切断され、連結部１４、１５の近傍に局所的に応力がかかりやすい。そのため、第２溝部５２を、連結部１４、１５の近傍（例えば連結部１４、１５に対向する位置）に配置することも、樹脂部材４０の剥離抑制に効果的である。
また、半導体素子３０をダイパッド２０の上面２０ａにはんだで接合する場合には、第１凹凸６１及び第２凹凸６２は、はんだの上面２０ａからの流出を防ぐ機能も担う。
［第２実施形態］
図６（ａ）は第２実施形態の溝５０の模式上面図であり、図６（ｂ）は図６（ａ）におけるＣ－Ｃ線に沿った断面図であり、図６（ｃ）は図６（ａ）におけるＤ－Ｄ線に沿った断面図である。図６（ｂ）及び（ｃ）においても、図１と同様に樹脂部材４０を２点鎖線で表す。
第２実施形態においても溝５０は、第１溝部５１と第２溝部５２とを有する。第２溝部５２は、第１溝部５１よりも幅（第２方向Ｙの幅）が広く、第１方向Ｘにおいて第１溝部５１に連続する。第２溝部５２の深さは、第１溝部５１の深さよりも深い。第２溝部５２の底面５２ａに第１凹凸６３が設けられている。第１凹凸６３は、凹部６３ａと、凸部６３ｂ、６３ｃとを含む。第１溝部５１と第２溝部５２との第１方向Ｘにおける境界に、第２凹凸６４が設けられている。第２凹凸６４は、凸部６４ａと、凹部６４ｂ、６４ｃとを含む。
第２実施形態においても、第１実施形態と同様、先ず、第１溝部５１を形成した後、その第１溝部５１の一部を金型で押しつぶすことで第２溝部５２が形成される。
図７（ａ）は、図６（ｂ）と同部位の断面図である。第１溝部５１を形成した後、図７（ａ）に示すように、金型１０２を第１溝部５１の一部の上に重ねる。金型１０２は、先端面１０２ａと、先端面１０２ａと鈍角を形成して傾斜した側面１０２ｂとを有する。
図７（ｂ）は図７（ａ）に続く工程を表す断面図であり、図７（ｃ）は図７（ｂ）に続く工程を表す断面図である。
そして、図７（ｂ）に示すように、金型１０２の先端面１０２ａをダイパッド２０の上面２０ａに押し当て、第１溝部５１の周辺の上面２０ａを下方に押し込む。これにともない、第１溝部５１は、断面形状を変形させて、潰れ始める。
図７（ｃ）に示すように、金型１０２によってさらにダイパッド２０の上面２０ａを押し込み、第１溝部５１をさらに押し潰す。これにより、図６（ａ）～（ｃ）に示すように、第２溝部５２が形成される。ダイパッド２０において金型１０２の先端面１０２ａに押し当てられた面が第２溝部５２の底面５２ａになり、その底面５２ａに第１凹凸６３が形成される。単なる平面を押し潰すのではなく、第１溝部５１を押し潰すことで、第２溝部５２の底面５２ａに第１凹凸６３を形成することができる。
ダイパッド２０において金型１０２の傾斜した側面１０２ｂに押し当てられた面は、第２溝部５２の側面となる。第２溝部５２の側面は、金型１０２の側面１０２ｂの形状に合わせて、底面５２ａに対して傾斜した側面となる。
また、図６（ｃ）に示すように、第２溝部５２が第１溝部５１よりも深くなるように、上記金型１０２による押し潰しが行われ、第１溝部５１と第２溝部５２との境界に第２凹凸６４が形成される。
第２実施形態においても、第１凹凸６３及び第２凹凸６４によるアンカー効果により、フレーム１０と樹脂部材４０との密着性が向上し、樹脂部材４０のフレーム１０からの剥離を抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、１０…フレーム、２０…ダイパッド、３０…半導体素子、４０…樹脂部材、５０…溝、５１…第１溝部、５２…第２溝部、６１,６３…第１凹凸、６２,６４…第２凹凸、１０１,１０２…金型

Claims (4)

  1. ダイパッドと、前記ダイパッドから延びる端子と、前記ダイパッドの上面に設けられた溝とを有するフレームと、
    前記ダイパッドの前記上面における前記溝に重ならない領域に配置された半導体素子と、
    前記半導体素子を覆うとともに、前記溝内に設けられた樹脂部材と、を備え、
    前記溝は、底面と、前記底面に設けられた第１凹凸とを有し、
    前記溝は、第１方向に延びる第１溝部と、前記第１方向と直交する第２方向における幅が前記第１溝部よりも広く、前記第１方向において前記第１溝部に連続する第２溝部とを有し、
    前記第２溝部の底面に前記第１凹凸が設けられ、
    前記第２溝部の深さは、前記第１溝部の深さよりも深い半導体装置。
  2. 前記第１溝部と前記第２溝部との境界に、第２凹凸が設けられている請求項１に記載の半導体装置。
  3. 前記第２溝部は、前記第１溝部の前記第１方向の端に位置する請求項１または２に記載の半導体装置。
  4. 前記第２溝部は、前記第１溝部の前記第１方向における中央部に位置する請求項１～３のいずれか１つに記載の半導体装置。
JP2021042330A 2021-03-16 2021-03-16 半導体装置 Active JP7474213B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021042330A JP7474213B2 (ja) 2021-03-16 2021-03-16 半導体装置
CN202110646522.9A CN115084072A (zh) 2021-03-16 2021-06-10 半导体装置
US17/410,508 US20220301983A1 (en) 2021-03-16 2021-08-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021042330A JP7474213B2 (ja) 2021-03-16 2021-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2022142230A JP2022142230A (ja) 2022-09-30
JP7474213B2 true JP7474213B2 (ja) 2024-04-24

Family

ID=83246410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021042330A Active JP7474213B2 (ja) 2021-03-16 2021-03-16 半導体装置

Country Status (3)

Country Link
US (1) US20220301983A1 (ja)
JP (1) JP7474213B2 (ja)
CN (1) CN115084072A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077216A (ja) 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014007363A (ja) 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014116499A (ja) 2012-12-11 2014-06-26 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2014123614A (ja) 2012-12-20 2014-07-03 Mitsui High Tec Inc リードフレーム及びその製造方法
WO2017169485A1 (ja) 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018067599A (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP2018163962A (ja) 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
WO2018074035A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077216A (ja) 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014007363A (ja) 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014116499A (ja) 2012-12-11 2014-06-26 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2014123614A (ja) 2012-12-20 2014-07-03 Mitsui High Tec Inc リードフレーム及びその製造方法
WO2017169485A1 (ja) 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018067599A (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP2018163962A (ja) 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20220301983A1 (en) 2022-09-22
CN115084072A (zh) 2022-09-20
JP2022142230A (ja) 2022-09-30

Similar Documents

Publication Publication Date Title
US11658100B2 (en) Packaging of a semiconductor device with a plurality of leads
JP4698234B2 (ja) 表面実装型半導体素子
JP5004601B2 (ja) パッケージ部品の製造方法および半導体装置の製造方法
KR970063696A (ko) 패키지
US8338234B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2009170476A (ja) 半導体装置および半導体装置の製造方法
JP7474213B2 (ja) 半導体装置
JP2018157070A (ja) 半導体装置
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JPH03296254A (ja) リードフレーム
TWM450063U (zh) 導線架組合及其導線架件
US20200020617A1 (en) Resin encapsulating mold and manufacturing method for semiconductor device
KR20210000777U (ko) 반도체 패키지
JPH0739241Y2 (ja) 樹脂封止型半導体装置用リードフレーム
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JP3871587B2 (ja) 樹脂封止型半導体装置
TWI408783B (zh) 電路裝置及其製造方法
JP2752558B2 (ja) 電子部品の製造方法
JP7381168B2 (ja) 半導体装置の設計方法
JP7450576B2 (ja) 半導体装置
JPS62168615A (ja) 半導体装置のダイパツト成形金型
JP3250213B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
CN116982154A (zh) 半导体器件
JP2022087761A (ja) 半導体装置及び接続部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240412

R150 Certificate of patent or registration of utility model

Ref document number: 7474213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150