CN115084072A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115084072A
CN115084072A CN202110646522.9A CN202110646522A CN115084072A CN 115084072 A CN115084072 A CN 115084072A CN 202110646522 A CN202110646522 A CN 202110646522A CN 115084072 A CN115084072 A CN 115084072A
Authority
CN
China
Prior art keywords
groove
die pad
semiconductor device
frame
groove portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110646522.9A
Other languages
English (en)
Inventor
田靡京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115084072A publication Critical patent/CN115084072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

实施方式提供一种能够使框架与树脂部件的密接性提高的半导体装置。实施方式的半导体装置具备：框架，具有裸片焊盘、从上述裸片焊盘延伸的端子、和设在上述裸片焊盘的上表面上的槽；半导体元件，被配置在上述裸片焊盘的上述上表面的不与上述槽重叠的区域中；以及树脂部件，将上述半导体元件覆盖并设在上述槽内。上述槽具有底面和设在上述底面的第1凹凸。

Description

半导体装置
本申请以日本专利申请第2021－42330号(申请日：2021年3月16日)为基础主张优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
有通过在框架上形成槽而实现与封固树脂的密接性的提高的半导体装置。但是，根据树脂的种类与产品设计的组合，框架与树脂的密接性变得不充分，可能影响到将半导体装置用于车载等时的品质保证。
发明内容
本发明的目的是提供一种能够使框架与树脂部件的密接性提高的半导体装置。
根据技术方案，半导体装置具备：框架，具有裸片焊盘、从上述裸片焊盘延伸的端子、和设在上述裸片焊盘的上表面上的槽；半导体元件，被配置在上述裸片焊盘的上述上表面的不与上述槽重叠的区域中；以及树脂部件，将上述半导体元件覆盖并设在上述槽内。上述槽具有底面和设在上述底面上的第1凹凸。
附图说明
图1是实施方式的半导体装置的示意俯视图。
图2的(a)是第1实施方式的槽的示意俯视图，图2的(b)是沿着图2的(a)的A－A线的剖视图，图2的(c)是沿着图2的(a)的B－B线的剖视图。
图3的(a)～图5的(b)是表示第1实施方式的槽的形成方法的示意图。
图6的(a)是第2实施方式的槽的示意俯视图，图6的(b)是沿着图6的(a)的C－C线的剖视图，图6的(c)是沿着图的6(a)的D－D线的剖视图。
图7的(a)～图7的(c)是表示第2实施方式的槽的形成方法的示意图。
具体实施方式
以下，参照附图对实施方式进行说明。另外，在各图中，对于相同的结构赋予相同的标号。
图1是实施方式的半导体装置1的示意俯视图。
半导体装置1具备框架10、半导体元件30和树脂部件40。另外，在图1中，为了使内部构造的说明容易理解，树脂部件40仅用双点划线表示外形线。
框架10具有裸片焊盘20和延伸到裸片焊盘20的外侧的第1～第3端子11～13。框架10由金属材料形成，例如由Cu形成。
裸片焊盘20的俯视形状例如是具有包括在第1方向X上延伸的一对边部21、22和在与第1方向X正交的第2方向Y上延伸的一对边部23、24在内的4个边部21～24的四边形状。
多个第1端子11从裸片焊盘20的1个边部23突出。第1端子11与裸片焊盘20一体地设置。
第2端子12及第3端子13以与裸片焊盘20的设有第1端子11的边部23的相反侧的边部24对置的方式取位，向与第1端子11相反的方向突出。第2端子12及第3端子13与裸片焊盘20分离。多个第2端子12一体地设置。第2端子12和第3端子13相互分离。
框架10被从多个框架一体地相连而成的引线框架切割出。在第2方向Y上邻接的框架彼此被用连结部14、15连结，通过将连结部14、15切断，框架10在第2方向Y上被与其他框架分离。在框架10的在第1方向X上延伸的边部21、22，分别突出而残留着切断后的连结部14、15的一部分。
此外，多个框架经由第1～第3端子11～13在第1方向X上被连结，通过将第1～第3端子11～13切断，框架10在第1方向X上被与其他的框架分离。
在裸片焊盘20的上表面上设有槽50。例如，在第1方向X上延伸的两条槽50在第2方向Y上相互离开而取位。槽50设在裸片焊盘20的4个边部21～24中的沿着第1方向X延伸的边部21、22的附近。例如，槽50的一端达到边部23，另一端达到边部24。
半导体元件30被配置在裸片焊盘20的上表面20a的不与槽50重叠的区域中。在第2方向Y上，半导体元件30位于两个槽50之间。半导体元件30通过例如钎焊等的接合部件与裸片焊盘20的上表面20a接合。在半导体元件30的上表面上形成元件电极，元件电极通过例如Cu等的金属板而与端子12、13电连接。另外，元件电极和端子12、13也可以通过金属线连接。
树脂部件40至少将裸片焊盘20的上表面20a及半导体元件30覆盖。树脂部件40设在设于裸片焊盘20的上表面20a上的槽50内。此外，例如第1～第3端子11～13的一部分被树脂部件40覆盖，第1～第3端子11～13的其他的一部分从树脂部件40露出。
例如，连结部14、15的前端侧的部分比树脂部件40的侧面稍稍突出。连结部14、15的端面以外的面(上表面、下表面及侧面)的大部分被树脂部件40覆盖，连结部14、15的端面从树脂部件40露出。
接着，对槽50详细地进行说明。
[第1实施方式]
图2的(a)是第1实施方式的槽50的示意俯视图，图2的(b)是沿着图2的(a)的A－A线的剖视图，图2的(c)是沿着图2的(a)的B－B线的剖视图。在图2的(b)及图2的(c)中，也与图1同样将树脂部件40用双点划线表示。
槽50具有第1槽部51和第2槽部52。第1槽部51在第1方向X上延伸，如后述那样，通过将该第1槽部51的一部分用模具压溃，形成第2槽部52。
第2槽部52其宽度(第2方向Y的宽度)比第1槽部51宽，在第1方向X上与第1槽部51连续。第2槽部52的深度比第1槽部51的深度深。在第2槽部52的底面52a上设有第1凹凸61。第1凹凸61包括凹部61a和凸部61b、61c。在第1槽部51和第2槽部52的第1方向X上的边界处设有第2凹凸62。第2凹凸62包括凸部62a和凹部62b、62c。
例如，第2槽部52位于第1槽部51的第1方向X上的至少一端、优选的是两端。因而，在图1中，第2槽部52位于框架10的四边形状的裸片焊盘20的四角。此外，第2槽部52也可以位于第1槽部51的第1方向X上的中央部。
接着，参照图3的(a)～图5的(b)对第1实施方式的槽50的形成方法进行说明。
首先，如图3的(a)及图3的(b)所示，例如将模具压抵在裸片焊盘20的上表面20a上而形成第1槽部51。图3的(a)是与图2的(a)同部位的俯视图，图3的(b)是与图2的(b)同部位的剖视图。
例如，第1槽部51被形成为具有与裸片焊盘20的上表面20a形成钝角的倾斜面的截面V字状。或者，第1槽部51也可以形成为具有与裸片焊盘20的上表面20a成直角的侧面的截面凹形状。第1槽部51具有平坦的底面51a。此外，第1槽部51也可以通过蚀刻形成。
图4的(a)是表示接着图3的(a)的工序的俯视图，图4的(b)是表示接着图3的(b)的工序的剖视图。在形成第1槽部51后，如图4的(a)及图4的(b)所示，将模具101重叠在第1槽部51的一部分之上。
图5的(a)是表示接着图4的(b)的工序的剖视图，图5的(b)是表示接着图5的(a)的工序的剖视图。
并且，如图5的(a)所示，将模具101压抵在裸片焊盘20的上表面20a上，将第1槽部51的周边的上表面20a向下方压入。随之，第1槽部51使截面形状变形而开始溃塌。
如图5的(b)所示，由模具101进一步将裸片焊盘20的上表面20a压入，将第1槽部51进一步压溃。由此，如图2的(a)～图2的(c)所示，形成第2槽部52。在裸片焊盘20中，被模具101压抵的面成为第2槽部52的底面52a，在该底面52a上形成第1凹凸61。通过不是将简单的平面压溃，而是将第1槽部51压溃，能够在第2槽部52的底面52a上形成第1凹凸61。
此外，如图2的(c)所示，以使第2槽部52比第1槽部51深的方式进行基于上述模具101的压溃，在第1槽部51与第2槽部52的边界处形成第2凹凸62。
另外，根据第1槽部51的形状及模具101的形状，即使使第2槽部52的深度为与第1槽部51相同的深度或使其比第1槽部51浅，也能够在第1槽部51与第2槽部52的边界处形成凹凸。通过使得第2槽部52比第1槽部51深，能够在第1槽部51与第2槽部52的边界处可靠地形成凹凸。
根据本实施方式，通过由第1凹凸61及第2凹凸62带来的锚定效果，框架10与树脂部件40的密接性提高，能够抑制树脂部件40从框架10的剥离。由此，能够防止因水分侵入到树脂部件40与框架10的间隙中而造成的特性不良，例如能够保证对车载用途的设备要求的品质。
为了有效地抑制树脂部件40从框架10的剥离，第2槽部52优选的是配置在裸片焊盘20的四角。此外，框架10在形成树脂部件40后被切断，在连结部14、15的附近容易局部地作用应力。因此，将第2槽部52配置到连结部14、15的附近(例如与连结部14、15对置的位置)对于树脂部件40的剥离抑制也有效。
此外，在将半导体元件30通过钎焊与裸片焊盘20的上表面20a接合的情况下，第1凹凸61及第2凹凸62还承担防止钎焊从上表面20a流出的功能。
[第2实施方式]
图6的(a)是第2实施方式的槽50的示意俯视图，图6的(b)是沿着图6的(a)的C－C线的剖视图，图6的(c)是沿着图6的(a)的D－D线的剖视图。在图6的(b)及图6的(c)中，也与图1同样将树脂部件40用双点划线表示。
在第2实施方式中，槽50也具有第1槽部51和第2槽部52。第2槽部52其宽度(第2方向Y的宽度)比第1槽部51宽，在第1方向X上与第1槽部51连续。第2槽部52的深度比第1槽部51的深度深。在第2槽部52的底面52a上设有第1凹凸63。第1凹凸63包括凹部63a和凸部63b、63c。在第1槽部51与第2槽部52的第1方向X上的边界处设有第2凹凸64。第2凹凸64包括凸部64a和凹部64b、64c。
在第2实施方式中，也与第1实施方式同样，首先，在形成第1槽部51之后，通过将该第1槽部51的一部分用模具压溃，形成第2槽部52。
图7的(a)是与图6的(b)同部位的剖视图。在形成第1槽部51之后，如图7的(a)所示，将模具102重叠在第1槽部51的一部分之上。模具102具有前端面102a和与前端面102a形成钝角而倾斜的侧面102b。
图7的(b)是表示接着图7的(a)的工序的剖视图，图7的(c)是表示接着图7的(b)的工序的剖视图。
并且，如图7的(b)所示，将模具102的前端面102a压抵在裸片焊盘20的上表面20a上，将第1槽部51的周边的上表面20a向下方压入。随之，第1槽部51使截面形状变形而开始溃塌。
如图7的(c)所示，通过模具102进一步将裸片焊盘20的上表面20a压入，将第1槽部51进一步压溃。由此，如图6的(a)～图6的(c)所示，形成第2槽部52。在裸片焊盘20中，被压抵在模具102的前端面102a上的面成为第2槽部52的底面52a，在该底面52a上形成第1凹凸63。通过不是将简单的平面压溃，而是将第1槽部51压溃，能够在第2槽部52的底面52a上形成第1凹凸63。
在裸片焊盘20中被模具102的倾斜的侧面102b压抵的面，成为第2槽部52的侧面。第2槽部52的侧面匹配于模具102的侧面102b的形状而为相对于底面52a倾斜的侧面。
此外，如图6的(c)所示，以使第2槽部52比第1槽部51深的方式进行基于上述模具102的压溃，在第1槽部51与第2槽部52的边界处形成第2凹凸64。
在第2实施方式中，也通过由第1凹凸63及第2凹凸64带来的锚定效果，框架10与树脂部件40的密接性提高，能够抑制树脂部件40从框架10的剥离。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (6)

1.一种半导体装置，其特征在于，
具备：
框架，具有裸片焊盘、从上述裸片焊盘延伸的端子、和设在上述裸片焊盘的上表面的槽；
半导体元件，被配置在上述裸片焊盘的上述上表面的不与上述槽重叠的区域中；以及
树脂部件，将上述半导体元件覆盖并设在上述槽内；
上述槽具有底面和设在上述底面的第1凹凸。
2.如权利要求1所述的半导体装置，其特征在于，
上述槽具有：
在第1方向上延伸的第1槽部；以及
第2槽部，在与上述第1方向正交的第2方向上的宽度比上述第1槽部宽，且在上述第1方向上与上述第1槽部连续，
在上述第2槽部的底面，设有上述第1凹凸。
3.如权利要求2所述的半导体装置，其特征在于，
在上述第1槽部与上述第2槽部的边界处设有第2凹凸。
4.如权利要求2或3所述的半导体装置，其特征在于，
上述第2槽部的深度比上述第1槽部的深度深。
5.如权利要求2或3所述的半导体装置，其特征在于，
上述第2槽部位于上述第1槽部的上述第1方向的端部。
6.如权利要求2或3所述的半导体装置，其特征在于，
上述第2槽部位于上述第1槽部的上述第1方向上的中央部。
CN202110646522.9A 2021-03-16 2021-06-10 半导体装置 Pending CN115084072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-042330 2021-03-16
JP2021042330A JP7474213B2 (ja) 2021-03-16 2021-03-16 半導体装置

Publications (1)

Publication Number Publication Date
CN115084072A true CN115084072A (zh) 2022-09-20

Family

ID=83246410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110646522.9A Pending CN115084072A (zh) 2021-03-16 2021-06-10 半导体装置

Country Status (3)

Country Link
US (1) US20220301983A1 (zh)
JP (1) JP7474213B2 (zh)
CN (1) CN115084072A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
JP5216735B2 (ja) 2009-09-30 2013-06-19 新電元工業株式会社 半導体パッケージ
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014116499A (ja) 2012-12-11 2014-06-26 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2014123614A (ja) 2012-12-20 2014-07-03 Mitsui High Tec Inc リードフレーム及びその製造方法
CN107924884B (zh) 2016-03-30 2022-02-18 松下知识产权经营株式会社 半导体装置
JP6776800B2 (ja) 2016-10-18 2020-10-28 株式会社デンソー 電子装置及びその製造方法
CN109891575B (zh) * 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
JP6636978B2 (ja) 2017-03-24 2020-01-29 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2022142230A (ja) 2022-09-30
JP7474213B2 (ja) 2024-04-24
US20220301983A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US11018286B2 (en) Method of manufacturing light emitting device and light emitting device
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
US7595549B2 (en) Surface mount semiconductor device
EP3226311B1 (en) Lead frame and package, and methods for manufacturing lead frame, package, and light-emitting device
TWI611539B (zh) 半導體裝置及其製造方法
US8338234B2 (en) Hybrid integrated circuit device and manufacturing method thereof
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US20190214334A1 (en) Semiconductor device and method for manufacturing the same
CN115084072A (zh) 半导体装置
US20100078803A1 (en) Semiconductor flat package device and method for manufacturing the same
US11600561B2 (en) Semiconductor device
JP3666594B2 (ja) パッケージ型電子部品におけるリード端子の切断方法
US10304759B2 (en) Electronic device and method of making same
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP6533766B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
KR20210000777U (ko) 반도체 패키지
JP6663294B2 (ja) 半導体装置の製造方法
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
US20220301984A1 (en) Semiconductor device
JP2866816B2 (ja) リードフレーム
JP6645540B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
JP5772306B2 (ja) モールドパッケージの製造方法
JP2010278046A (ja) モールドパッケージの製造方法及びモールドパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination