JP3666594B2 - パッケージ型電子部品におけるリード端子の切断方法 - Google Patents

パッケージ型電子部品におけるリード端子の切断方法 Download PDF

Info

Publication number
JP3666594B2
JP3666594B2 JP2002302984A JP2002302984A JP3666594B2 JP 3666594 B2 JP3666594 B2 JP 3666594B2 JP 2002302984 A JP2002302984 A JP 2002302984A JP 2002302984 A JP2002302984 A JP 2002302984A JP 3666594 B2 JP3666594 B2 JP 3666594B2
Authority
JP
Japan
Prior art keywords
lead terminal
cutting
notch
lead
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002302984A
Other languages
English (en)
Other versions
JP2004140156A (ja
Inventor
正彦 小早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002302984A priority Critical patent/JP3666594B2/ja
Priority to PCT/JP2003/013287 priority patent/WO2004036647A1/ja
Priority to KR1020057006634A priority patent/KR101090259B1/ko
Priority to AU2003273038A priority patent/AU2003273038A1/en
Priority to US10/531,355 priority patent/US7364947B2/en
Priority to CNB2003801013140A priority patent/CN100382297C/zh
Publication of JP2004140156A publication Critical patent/JP2004140156A/ja
Application granted granted Critical
Publication of JP3666594B2 publication Critical patent/JP3666594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は，半導体チップ等のような素子の部分を合成樹脂製のモールド部にて，前記素子に対するリード端子が当該モールド部から突出するようにパッケージして成る電子部品において，前記リード端子のうち前記モールド部から突出する部分を切断する方法に関するものである。
【０００２】
【従来の技術】
先行技術としての特許文献１及び特許文献２は，図１及び図２に示すように，半導体チップ４′を，少なくとも左右一対のリード端子２′，３′のうち一方のリード端子２′の先端上面に搭載し，この半導体チップ４′と他方のリード端子３′の先端上面との間を，細い金属線５′によるワイヤボンディングにして電気的に接続し，前記半導体チップ４′及び金属線５′の部分を，熱硬化性合成樹脂製のモールド部６′にて，前記各リード端子２′，３′が当該モールド部６′における底面６ａ′に沿って外向きに突出するようにパッケージして成る電子部品１を提供している。
【０００３】
また，従来，前記した構成のパッケージ型電子部品１を製造するに際しては，従来から良く知られており，且つ，図３に示すように，薄い金属板から打ち抜いたリードフレームＡ′を使用して，このリードフレームＡ′に，前記一対のリード端子２′，３′を内向きに相対向するように形成し，この両リード端子２′，３′の先端を段状に曲げ加工したのち，一方のリード端子２′の先端上面に半導体チップ４′を搭載し，この半導体チップ４′と他方のリード端子３′の先端上面との間を細い金属線５′によるワイヤボンディングにて電気的に接続し，次いで，全体をパッケージするモールド部６′を成形することにより電子部品１′の完成品にし，このリードフレームＡ′における各電子部品１′を，図４に示すように，その各リード端子２′，３′のうち切断線Ｂ１′，Ｂ２′の箇所を固定パンチＣ１′と上下動パンチＣ２′とで切断することによって，前記リードフレームＡ′から切り離すという方法を採用している。
【０００４】
【特許文献１】
特開平３−２４８５５１号公報
【０００５】
【特許文献２】
特開平６−２１２９５号公報
【０００６】
【発明が解決しようとする課題】
前記パッケージ型の電子部品１′は，前記したように，その各リード端子２′，３′のうち切断線Ｂ１′，Ｂ２′の箇所を固定パンチＣ１′と上下動パンチＣ２′とで切断することによって，リードフレームＡ′から切り離されることにより，前記各リード端子２′，３′における切断面２ｅ′，３ｅ′には，図１に示すように，切断による切断バリＤ１，Ｄ２が，当該リード端子２′，３′における表面（上面）２ａ′，３ａ′及び裏面（下面）２ｂ′，３ｂ′のうち裏面２ｂ′，３ｂ′から下向きに突出するように形成されることになって，この切断バリＤ１，Ｄ２が，前記各リード端子２′，３′の曲げ加工を阻害するばかりか，前記各リード端子２′，３′の回路基板等に対する半田付けを阻害するとか，各リード端子２′，３′が回路基板から前記切断バリＤ１，Ｄ２のために浮き上がることにより，電子部品１から回路基板等への放熱性が悪化する等の不具合を招来する。
【０００７】
これに加えて，前記固定パンチＣ１′と上下動パンチＣ２′とで切断するときに，大きな切断力を必要として，前記リード端子２′，３′には大きな衝撃が作用するから，各リード端子２′，３′がモールド部６′から離れて，モールド部６′に対する密着シール性が損なわれることになる。
【０００８】
特に，前記した半田づけを阻害すること及び放熱性の悪化等の不具合は，前記したように，モールド部６′から突出する各リード端子２′，３′を，前記モールド部６′の底面６ａ′に沿って外向きに延びるように構成した形式の電子部品１′の場合において，顕著に発生するのであった。
【０００９】
そこで，最近では，図５に示すように，前記各リード端子２′，３′の下面２ｂ′，３ｂ′に，当該リード端子２′，３′を切断する前において，切断用のノッチ７′，８′を，当該ノッチ７′，８′がリード端子２′，３′における左右両長手側面２ｃ′，２ｄ′，３ｃ′，３ｄ′に達するように，前記リード端子２′，３′を幅一杯に横断するようにパンチの打ち付け等にて凹み刻設しておき，前記リード端子２′，３′を，このノッチ７′，８′の箇所における切断線Ｂ１′，Ｂ２′に沿って，固定パンチＣ１と上下動パンチＣ２とで切断することにより，切断に際して発生する切断バリＤ１，Ｄ２が各リード端子２′，３′の下面２ｂ′，３ｂ′から下向きに突出することがないようにするとともに，切断に要する切断力を軽減するようにしている。
【００１０】
しかし，このように各リード端子２′，３′の下面２ｂ′，３ｂ′に，切断用のノッチ７′，８′を，リード端子２′，３′を幅一杯に横断するように凹み刻設し，前記リード端子２′，３′を，このノッチ７′，８′の箇所において切断するという方法は，以下に述べるような問題があった。
【００１１】
すなわち，前記切断用のノッチ７′，８′の刻設を，モールド部６′を成形した後において行うことは，前記各リード端子２′，３′に，前記ノッチ７′，８′を刻設するときにおける大きい衝撃が及ぶことになるから，各リード端子２′，３′がモールド部６′から離れて，モールド部６′に対する密着シール性が損なわれるおそれが大きい。
【００１２】
また，前記切断用のノッチ７′，８′の刻設を，モールド部６′を成形する前において行うことは，前記各リード端子２′，３′のモールド部６′への密着シール性は確保できる反面，前記モールド部６′を成形するとき，その溶融合成樹脂の一部がこのノッチ７′，８′内に入り込んで硬化することになるから，前記モールド部６′を成形した後において，各リート端子２′，３′に対して，前記ノッチ７′，８′内に入って硬化している合成樹脂を除去するための厄介なバリ取り工程を施すことが必要になり，コストの大幅なアップを招来する。
【００１３】
更にまた，一般の電子部品においては，そのリード端子を，炭素鋼等の廉価で，半田付け性の低い金属材料製にして，この各リード端子の表面に，当該リード端子における半田付け性を向上することのために，前記リードフレームの状態において，錫又は半田等の金属メッキ層を，金属メッキ処理にて形成しているが，前記リードフレームから切り離した各リード端子の切断面には，リードフレームにおける金属組織が露出するだけで，金属メッキ層は一切存在しないから，この分だけ半田付け性が低下することになる。
【００１４】
さりとて，電子部品をリードフレームから切り離したあとで，金属メッキ処理を行うことは，コストの大幅なアップを招来する。
【００１５】
本発明は，これらの問題を招来することがないようにした切断方法を提供することを技術的課題とするものである。
【００１６】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は，
「半導体チップ等の素子を合成樹脂製のモールド部にて，前記素子に対するリード端子が当該モールド部から突出するようにパッケージして成る電子部品において，前記リード端子における表裏両面のうち一方の面に，前記モールド部の成形工程よりも前の工程で，切断用のメインノッチを，当該メインノッチとリード端子の左右両長手側面との間にノッチなしの部分を残して，パンチの打ち付けにて刻設し，次いで，前記モールド部の成形工程よりもあとの工程で，前記両ノッチなしの部分に，切断用のサブノッチを，パンチの打ち付けにて刻設したのち，前記リード端子を，前記メインノッチ及びサブノッチの箇所において切断する。」
とを特徴としている。
【００１７】
次に，本発明の請求項２は，
「前記請求項１の記載において，前記リード端子が，モールド部の底面に沿って外向きに延びており，このリード端子のうち前記メインノッチ及びサブノッチを設ける一方の面が，前記モールド部における底面側の面である。」
ことを特徴としている。
【００１８】
また，本発明の請求項３は，
「前記請求項１又は２の記載において，少なくとも前記メインノッチを刻設する工程よりも後で，且つ，当該リード端子を切断する工程よりも前の工程で，前記リード端子に対して金属メッキ処理を施す。」
ことを特徴としている。
【００１９】
更にまた，本発明の請求項４は，
「前記請求項３の記載において，前記サブノッチを刻設する工程よりも後で，且つ，当該リード端子を切断する工程よりも前の工程で，前記リード端子に対して金属メッキ処理を施す。」
ことを特徴としている。
【００２０】
【発明の作用・効果】
請求項１に係る発明は，リード端子に対して，モールド部の成形工程よりも前の工程で，切断用のメインノッチを，当該メインノッチとリード端子の左右両長手側面との間にノッチなしの部分を残して，パンチの打ち付けにて刻設し，その後において前記モールド部を成形するものであることにより，前記リード端子のモールド部への密着シール性を確保できる一方，モールド部を成形するときにおいて溶融合成樹脂が，前記リード端子に対する切断用のメインノッチ内に入り込むことを，当該メインノッチの両端におけるノッチなしの部分によって確実に阻止できるのである。
【００２１】
これに加えて，請求項１に係る発明は，前記メインノッチの両端におけるノッチなしの部分の部分に，モールド部を成形した後において切断用のサブノッチを，パンチの打ち付けにて刻設し，次いで，前記リード端子を，前記メインノッチ及びサブノッチの箇所において切断するものであることにより，切断面に発生する切断バリを，この切断前に前記メインノッチ及びサブノッチを刻設することにによって，確実に小さく且つ少なくできるのであり，しかも，前記リード端子を切断することに要する切断力は，当該リード端子に予め切断用の前記メインノッチ及びサブノッチを設ける分だけ軽くなり，前記切断に際してリード端子に及ぼす衝撃を大幅に低減できるのである。
【００２２】
しかも，前記ノッチなしの部分に対する切断用サブノッチの刻設は，モールド部を成形した後において行うもので，この切断用のサブノッチは，リード端子における幅寸法から前記メインノッチを差し引いた極く狭い領域のノッチなしの部分に対する刻設であることにより，リード端子に及ぼす衝撃が，前記従来のように切断用のノッチをリード端子を横断するように刻設する場合よりも遥かに小さいから，リード端子のモールド部に対する密着性が損なわれるのを僅少にとどめ得ることができる。
【００２３】
つまり，請求項１に係る発明によると，モールド部から突出するリード端子の切断に際して，その切断面に切断バリが当該リードにおける一方の面に突出するように発生することを，リード端子に対して合成樹脂のバリ取りを行う工程を必要としないとともに，リード端子のモールド部に対する密着性を確保した状態で，確実に小さく且つ少なくできる。
また，請求項２に係る発明によると，前記した各効果を，図１に示すように，リード端子をモールド部の底面に沿って外向きに延びるように配設して成る形式の電子部品に対して発揮することができる。
【００２４】
更にまた，請求項３に係る発明によると，リード端子における切断面のうち，前記メインノッチの内面における部分，及び，前記サブノッチの内面における部分に金属メッキ層を形成することができるから，リード端子における半田付け性を，コストの大幅なアップを招来することなく，確実に向上できる。
【００２５】
特に，請求項４に係る発明によると，リード端子における切断面のうち，前記メインノッチの内面の部分における金属メッキ層，及び，前記サブノッチの内面における金属メッキ層の厚さを，二回にわたる金属メッキ処理によって，より厚くすることができるから，リード端子における半田付け性を，更に向上できる。
【００２６】
【発明の実施の形態】
以下，本発明の実施の形態を図面について説明する。
【００２７】
図６〜図１３は，本発明における実施の形態を示す。
【００２８】
この図において，符号２，３は，金属板製にリードフレームＡに互いに相対向するように一体的に形成して成るリード端子を示す。
【００２９】
図６及び図７に示すように，前記リードフレームＡにおける前記両リード端子２，３における先端を，薄い厚さＴの板状に塑性変形する一方，前記両リード端子２，３における表面（上面）２ａ，３a 及び裏面（下面）２ｂ，３ｂのうち裏面（下面）２ｂ，３ｂには，前記リード端子２，３における切断線Ｂ１，Ｂ２の箇所に，切断用のメインノッチ７，８を，図示しないパンチの打ち付け等にて凹み刻設する。
【００３０】
前記メインノッチ７，８の凹み刻設に際しては，このメインノッチ７，８の両端と，リード端子２，３における左右両長手側面２ｃ，２ｄ，３ｃ，３ｄとの間に比較的狭い寸法Ｓのノッチなし部分９，１０，１１，１２を残すようにして刻設する。
【００３１】
次いで，前記リードフレームＡにおける各リード端子２，３のうち少なくとも，後述するモールド部６より突出する部分には，例えば，下地としてのニッケルメッキ層と錫又は半田等のような半田性に優れた金属層とから成る金属メッキ層を，金属メッキ処理にて形成する。
【００３２】
次いで，図８に示すように，前記両リード端子２，３のうち一方のリード端子２における先端上面に半導体チップ４を搭載し，この半導体チップ４と他方のリード端子３の先端上面との間を細い金属線５によるワイヤボンディングにて電気的に接続したのち，前記半導体チップ４及び金属線５の部分をパッケージするモールド部６を，例えば，エポキシ樹脂等の熱硬化性合成樹脂にて，前記両リード端子２，３が当該モールド部６における底面（下面）６ａに沿って外向きに延びるように，成形することにより電子部品１の完成品にする。
【００３３】
この場合において，前記両リード端子２，３の下面２ｂ，３ｂにおけるメインノッチ７，８の両端にはノッチなしの部分９，１０，１１，１２が存在していることにより，このメインノッチ７，８内に，溶融した合成樹脂が入り込んで硬化することを，前記ノッチなしの部分９，１０，１１，１２にて確実に阻止できる。
【００３４】
次いで，図９及び図１０に示すように，前記両リード端子２，３の下面２ｂ，３ｂにおけるノッチなしの部分９，１０，１１，１２に，切断用のサブノッチ１３，１４，１５，１６を，図示しないパンチの打ち付け等にて凹み刻設する。このサブノッチ１３，１４，１５，１６の刻設は，前記した比較的寸法Ｓのノッチなしの部分９，１０，１１，１２に対する刻設であることにより，このサブノッチ１３，１４，１５，１６を刻設するためにリード端子２，３に対して及ぼす衝撃を，前記従来のように切断用のノッチをリード端子を幅一杯に横断するように刻設する場合よりも遥かに小さくできる。
【００３５】
次いで，前記リードフレームＡにおける電子部品１を，図１１に示すように，その各リード端子２，３のうちメインノッチ７，８及びサブノッチ１３，１４，１５，１６の箇所を切断線Ｂ１，Ｂ２に沿って固定パンチＣ１と上下動パンチＣ２とで切断することによって，前記リードフレームＡから切り離す。
【００３６】
ここに得られた電子部品１は，図１２及び図１３に示すように，半導体チップ４に対する各リード端子２，３が，前記半導体チップ４をパッケージする合成樹脂製モールド部６における底面６ａに沿って外向きに延びるように突出するという構成である。
【００３７】
この構成の電子部品１における各リード端子２，３は，その下面２ｂ，３ｂに，メインノッチ７，８及びサブノッチ１３，１４，１５，１６を凹み刻設して，この箇所において切断したものであることにより，その切断面２ｅ，３ｅに切断バリが発生しても，この切断バリは前記メインノッチ７，８及びサブノッチ１３，１４，１５，１６内に突出するだけで，前記各リード端子２，３における下面２ｂ，３ｂ側に突出することはないのである。
【００３８】
従って，前記構成の電子部品１を，回路基板等に対して半田付けする場合に，その各リード端子２，３が回路基板等における電極に密接できるから，確実な半田付けができるとともに，電子部品１から回路基板等への放熱性を確保することができる。
【００３９】
また，前記各リード端子２，３における切断面２ｅ，３ｅのうち前記メインノッチ７，８の内面における部分には，モールド部６を成形する前の工程における金属メッキ処理によって，金属メッキ層が形成されている。
【００４０】
一方，前記切断面２ｅ，３ｅのうち前記サブノッチ１３，１４，１５，１６の内面における部分には，このサブノッチ１３，１４，１５，１６を前記金属メッキ処理よりも後の工程で刻設することによって，金属メッキ層が前記よりも薄く延ばされた状態で形成されている。
【００４１】
これにより，回路基板等に対して半田付けする場合には，各リード端子２，３における切断面２ｅ，３ｅについても半田付けできるから，半田付け性を確実に向上できる。
【００４２】
この場合において，前記金属メッキ処理を，モールド部６を成形する前と，前記サブノッチ１３，１４，１５，１６を刻設した後との二回にわたって行うことにより，前記各リード端子２，３における切断面２ｅ，３ｅのうちメインノッチ７，８及びサブノッチ１３，１４，１５，１６内における金属メッキ層の厚さを更に厚くすることができる。
【００４３】
また，本発明は，前記実施の形態のように，各リード端子を，モールド部の底面に沿って外向きに延びるように配設して成る形式の電子部品に限らず，図１４（ａ）に示すように，モールド部６１の側面６１ｂから突出するリード端子２１を，前記モールド部６１の底面６１ａに沿わせて外向きに曲げ加工して成る形式の電子部品とか，又は図１４（ｂ）に示すように，モールド部６２の側面６２ｂから突出するリード端子２２を，前記モールド部６２の底面６２ａに沿わせるように内向きに曲げ加工して成る形式の電子部品とか，或いは，図１４（ｃ）に示すように，モールド部６３の底面６３ａから下向き突出するリード端子２３を，横向きに曲げ加工して成る形式の電子部品に対しても同様に適用できることはいうまでもない。
【００４４】
これに加えて，本発明は，前記実施の形態のように，二つのリード端子を二端子型の電子部品に限らず，トランジスター等のように三つ以上のリード端子を備えた電子部品は勿論のこと，半導体チップと各リード端子との間を細い金属線によるワイヤボンディングにて接続して成る電子部品に対しても同様に適用できる。
【図面の簡単な説明】
【図１】 従来における電子部品を示す縦断正面図である。
【図２】 前記図１の底面図である。
【図３】 前記電子部品の製造に使用するリードフレームを示す斜視図である。
【図４】 前記リードフレームから電子部品を切断している状態を示す図である。
【図５】 前記図４の要部を示す拡大図である。
【図６】 本発明においてリードフレームに切断用のメインノッチを刻設した状態を示す図である。
【図７】 前記図６の底面図である。
【図８】 本発明においてリードフレームに半導体チップを搭載したのちモールド部にパッケージした状態を示す図である。
【図９】 本発明においてリードフレームに切断用のサブノッチを刻設した状態を示す図である。
【図１０】 前記図９の底面図である。
【図１１】 本発明においてリードフレームから電子部品を切断している状態を示す図である。
【図１２】 本発明による電子部品を示す縦断正面図である。
【図１３】 前記図１２の底面図である。
【図１４】 本発明を適用する各種の電子部品を示す図である。
【符号の説明】
１ 電子部品
２，３ リード端子
２１，２２，２３ リード端子
２ａ，３ａ リード端子の表面
２ｂ，３ｂ リード端子の裏面
２ｃ，２ｄ，３ｃ，３ｄ リード端子の長手側面
４ 半導体チップ
５ 金属線
６，６１，６２，６３ モールド部
６ａ モール部の底面
７，８ メインノッチ
９，１０，１１，１２ ノッチなしの部分
１３，１４，１５，１６ サブノッチ
Ａ リードフレーム
Ｂ１，Ｂ２ 切断線
Ｃ１，Ｃ２ 切断用パンチ

Claims (4)

  1. 半導体チップ等の素子を合成樹脂製のモールド部にて，前記素子に対するリード端子が当該モールド部から突出するようにパッケージして成る電子部品において，前記リード端子における表裏両面のうち一方の面に，前記モールド部の成形工程よりも前の工程で，切断用のメインノッチを，当該メインノッチとリード端子の左右両長手側面との間にノッチなしの部分を残して，パンチの打ち付けにて刻設し，次いで，前記モールド部の成形工程よりもあとの工程で，前記両ノッチなしの部分に，切断用のサブノッチを，パンチの打ち付けにて刻設したのち，前記リード端子を，前記メインノッチ及びサブノッチの箇所において切断することを特徴とするパッケージ型電子部品におけるリード端子の切断方法。
  2. 前記請求項１の記載において，前記リード端子が，モールド部の底面に沿って外向きに延びており，このリード端子のうち前記メインノッチ及びサブノッチを設ける一方の面が，前記モールド部における底面側の面であることを特徴とするパッケージ型電子部品におけるリード端子の切断方法。
  3. 前記請求項１又は２の記載において，少なくとも前記メインノッチを刻設する工程よりも後で，且つ，当該リード端子を切断する工程よりも前の工程で，前記リード端子に対して金属メッキ処理を施すことを特徴とするパッケージ型電子部品におけるリード端子の切断方法。
  4. 前記請求項３の記載において，前記サブノッチを刻設する工程よりも後で，且つ，当該リード端子を切断する工程よりも前の工程で，前記リード端子に対して金属メッキ処理を施すことを特徴とするパッケージ型電子部品におけるリード端子の切断方法。
JP2002302984A 2002-10-17 2002-10-17 パッケージ型電子部品におけるリード端子の切断方法 Expired - Lifetime JP3666594B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002302984A JP3666594B2 (ja) 2002-10-17 2002-10-17 パッケージ型電子部品におけるリード端子の切断方法
PCT/JP2003/013287 WO2004036647A1 (ja) 2002-10-17 2003-10-17 パッケージ型電子部品におけるリード端子の切断方法
KR1020057006634A KR101090259B1 (ko) 2002-10-17 2003-10-17 패키지형 전자부품에 있어서의 리드 단자의 절단 방법
AU2003273038A AU2003273038A1 (en) 2002-10-17 2003-10-17 Method for cutting lead terminal of package type electronic component
US10/531,355 US7364947B2 (en) 2002-10-17 2003-10-17 Method for cutting lead terminal of package type electronic component
CNB2003801013140A CN100382297C (zh) 2002-10-17 2003-10-17 装填型电子部件的引线端子的切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002302984A JP3666594B2 (ja) 2002-10-17 2002-10-17 パッケージ型電子部品におけるリード端子の切断方法

Publications (2)

Publication Number Publication Date
JP2004140156A JP2004140156A (ja) 2004-05-13
JP3666594B2 true JP3666594B2 (ja) 2005-06-29

Family

ID=32105062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002302984A Expired - Lifetime JP3666594B2 (ja) 2002-10-17 2002-10-17 パッケージ型電子部品におけるリード端子の切断方法

Country Status (6)

Country Link
US (1) US7364947B2 (ja)
JP (1) JP3666594B2 (ja)
KR (1) KR101090259B1 (ja)
CN (1) CN100382297C (ja)
AU (1) AU2003273038A1 (ja)
WO (1) WO2004036647A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210065A1 (en) * 2005-01-21 2008-09-04 Rohm Co., Ltd. Method For Cutting Lead Terminal Of Packaged Electronic Component
JP2008117793A (ja) * 2005-01-21 2008-05-22 Rohm Co Ltd パッケージ型電子部品におけるリード端子の切断方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JP2008218525A (ja) * 2007-02-28 2008-09-18 Sanyo Electric Co Ltd 導電部材の切断方法および回路装置の製造方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPH01220466A (ja) * 1988-02-26 1989-09-04 Mitsui High Tec Inc リードフレーム及び該リードフレームを使った半導体装置の製造方法
JPH0821670B2 (ja) 1990-02-27 1996-03-04 ローム株式会社 合成樹脂封止型電子部品
JP3008470B2 (ja) 1990-09-27 2000-02-14 大日本印刷株式会社 リードフレーム
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JP2583353B2 (ja) 1990-11-05 1997-02-19 九州日本電気株式会社 半導体装置用リードフレーム
JPH051246U (ja) * 1991-06-21 1993-01-08 山形日本電気株式会社 表面実装型半導体装置用リードフレーム
JPH051246A (ja) 1991-06-26 1993-01-08 Showa Highpolymer Co Ltd 防汚塗料組成物
JPH0555436A (ja) 1991-08-28 1993-03-05 Nec Corp 半導体装置用リードフレーム
JP3275413B2 (ja) * 1993-01-21 2002-04-15 凸版印刷株式会社 リードフレームおよびその製造方法
US5647124A (en) * 1994-04-25 1997-07-15 Texas Instruments Incorporated Method of attachment of a semiconductor slotted lead to a substrate
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JPH11260981A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Works Ltd リードフレームの製造方法
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Also Published As

Publication number Publication date
US20060141672A1 (en) 2006-06-29
JP2004140156A (ja) 2004-05-13
KR101090259B1 (ko) 2011-12-06
WO2004036647A1 (ja) 2004-04-29
KR20050053777A (ko) 2005-06-08
CN100382297C (zh) 2008-04-16
AU2003273038A1 (en) 2004-05-04
CN1703777A (zh) 2005-11-30
US7364947B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
US20060071307A1 (en) Lead frame and semiconductor package therefor
WO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
KR20070020160A (ko) 면실장형 전자부품과 그 제조방법
WO2006001130A1 (ja) 面実装型電子部品及びその製造方法
JP3666594B2 (ja) パッケージ型電子部品におけるリード端子の切断方法
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008140788A (ja) 半導体装置
JP7504243B2 (ja) 電力半導体装置及びその製造方法
JP2018157070A (ja) 半導体装置
JP7136767B2 (ja) 半導体装置および半導体装置の製造方法
JP4686411B2 (ja) リード切断装置
JP4004445B2 (ja) 半導体パッケージ及びその製造方法
JP2007096357A (ja) 面実装型電子部品の製造方法
JP2714526B2 (ja) ワイヤーボンディング方法
WO2023218959A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2603814B2 (ja) 半導体装置及びその製造方法
JP2963244B2 (ja) 電子部品用リードフレームの構造
JP2593365Y2 (ja) 電子部品用リードフレームの構造
JP3054244B2 (ja) 電子部品用リードフレームの構造
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
CN115084072A (zh) 半导体装置
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
WO2022231652A1 (en) Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals
JPS6331128A (ja) 樹脂かす除去方法
JP2004158594A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Ref document number: 3666594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term