JP2011077216A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011077216A
JP2011077216A JP2009225735A JP2009225735A JP2011077216A JP 2011077216 A JP2011077216 A JP 2011077216A JP 2009225735 A JP2009225735 A JP 2009225735A JP 2009225735 A JP2009225735 A JP 2009225735A JP 2011077216 A JP2011077216 A JP 2011077216A
Authority
JP
Japan
Prior art keywords
die pad
peripheral
hole portion
pressing
peripheral hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009225735A
Other languages
English (en)
Other versions
JP5216735B2 (ja
Inventor
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009225735A priority Critical patent/JP5216735B2/ja
Publication of JP2011077216A publication Critical patent/JP2011077216A/ja
Application granted granted Critical
Publication of JP5216735B2 publication Critical patent/JP5216735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップをダイパッドの上面に接合した状態で封止樹脂により封止した半導体パッケージにおいて、ダイパッドと半導体チップや封止樹脂との剥離を防止する半導体パッケージを提供する。
【解決手段】ダイパッド３の下面３ｂ側に、その周縁をダイパッドの厚さ方向から押圧することで下面から窪むと共にダイパッドの側面３ｄに開口する周縁段差部１８と、その形成時における押圧に伴って側面から側方に突出する下側突起部１９とが形成され、ダイパッドの上面３ａ側に、その周縁を前記厚さ方向から押圧することで上面から窪むと共に側面に開口しない有底の周縁穴部１３と、その形成時における押圧に伴って側面から側方に突出する上側突起部１７とが形成され、上側突起部が、上面の周縁に沿って互いに間隔をあけるように複数配列されると共に、下側突起部に対して厚さ方向に間隔をあけて配された半導体パッケージ。
【選択図】図４

Description

この発明は、樹脂封止型の半導体パッケージ及びその製造方法に関する。
従来の半導体パッケージとしては、例えば図１１に示すように、半導体チップ１０１を半田により板状に形成された金属製のダイパッド１０２の上面に固定し、これら半導体チップ１０１及びダイパッド１０２を封止樹脂１０３により封止したものがある（例えば、特許文献１参照）。この半導体パッケージでは、半導体チップ１０１において生じた熱を効率よく外方に放熱するために、ダイパッド１０２の下面を封止樹脂１０３から外方に露出させている。
特開平１１−３１２７７５号公報
しかしながら、上記従来の半導体パッケージにおいては、ダイパッド１０２の下面を封止樹脂１０３から外方に露出させているため、ダイパッド１０２が封止樹脂１０３から下方に剥離する虞がある。なお、従来では、プレス加工によりダイパッド１０２の上面周縁を厚さ方向から押圧することで、ダイパッド１０２の側面から突出する係合突起を形成し、この係合突起を封止樹脂１０３に係合させることで、上述したダイパッド１０２の剥離防止を図っている。しかしながら、この係合突起は微小であるため、剥離を防止するには不十分となる場合がある。
また、上記従来の半導体パッケージに対して熱サイクル試験や熱疲労試験あるいは吸湿リフローを実施する等して、半導体パッケージを加熱冷却すると、ダイパッド１０２と封止樹脂１０３との材質の違いに基づく両者間の熱膨張係数の差によって、半導体チップ１０１とダイパッド１０２とが剥離しまう虞がある。具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド１０２の上面に沿う方向（面方向）に膨張収縮する量の差が、ダイパッド１０２と封止樹脂１０３との間で特に大きくなるため、半導体チップ１０１とダイパッド１０２とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ１０１とダイパッド１０２とが剥離する。
なお、従来では、例えばダイパッド１０２にその上面から窪む溝を形成し、この溝に封止樹脂１０３を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、この構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に防止できない、という問題がある。
本発明は、上述した事情に鑑みたものであって、ダイパッドと封止樹脂や半導体チップとの剥離防止を図ることができる半導体パッケージ及びその製造方法を提供することを目的とする。
この課題を解決するために、本発明の半導体パッケージは、板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び前記半導体チップを封止する封止樹脂とを備え、前記ダイパッドの下面側には、当該下面の周縁を前記ダイパッドの厚さ方向から押圧することで前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部と、当該周縁段差部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する下側突起部とが形成され、前記ダイパッドの上面側には、当該上面の周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部と、当該周縁穴部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する上側突起部とが形成され、前記周縁穴部が、前記ダイパッド上に固定された前記半導体チップを囲繞するように形成され、前記上側突起部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列され、各上側突起部が、前記下側突起部に対して前記厚さ方向に間隔をあけて配されていることを特徴とする。
本発明の半導体パッケージによれば、封止樹脂が周縁段差部に入り込んでダイパッドに係合する共に、上側突起部と下側突起部との間にも入り込んでダイパッドに係合するため、封止樹脂に対してダイパッドがその下面側に剥離することを確実に防止できる。すなわち、この構成においては、周縁段差部に加え、上側突起部及び下側突起部も封止樹脂に対するダイパッドの厚さ方向への移動を抑えるモールドロックとして機能するため、当該モールドロックの強化を図ることができる。
また、封止樹脂が半導体チップを囲むように形成された周縁穴部に入り込んでダイパッドに係合することに加えて、ダイパッドの上面の周縁に沿って配列された複数の上側突起部の各間にも入り込んでダイパッドに係合するため、半導体パッケージが加熱冷却されても、封止樹脂とダイパッドとの間で前記上面に沿う方向の膨張収縮の大きさに差が出ることを確実に防ぐことができる。すなわち、この構成においては、周縁穴部に加え、複数の上側突起部も封止樹脂に対するダイパッドの面方向への移動を抑えるモールドロックとして機能するため、当該モールドロックの強化を図ることができる。
以上のことから、封止樹脂に対するダイパッドの密着性を高めて、ダイパッドと封止樹脂との剥離防止、及び、半導体チップとダイパッドとの剥離防止を図ることができる。
さらに、上記モールドロックを構成する上側突起部及び下側突起部は、同様にモールドロックを構成する周縁穴部や周縁段差部と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
そして、前記半導体パッケージにおいては、前記周縁穴部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列されていることが好ましい。
この場合には、複数の周縁穴部を上述のように配列するように形成するだけで、周縁穴部と同時に形成される複数の上側突起部を、周縁穴部と同様の配列間隔で容易に形成することができる。
さらに、前記半導体パッケージにおいては、前記周縁穴部が前記上面の周縁に沿って延びる溝状に形成されると共に、前記周縁穴部の開口縁のうち、少なくとも前記上面の周縁に隣り合って前記周縁穴部の長手方向に延びる一方の線状部分が、前記周縁穴部の幅方向に蛇行していていてもよい。
この場合には、ダイパッドの上面の周縁を押圧して一つの周縁穴部を形成するだけで、複数の上側突起部１７を同時に形成することができる。なお、複数の上側突起部は、周縁穴部の開口縁をなす一方の線状部分のうち、ダイパッド上面の周縁側に突出する部分に隣り合う位置にそれぞれ形成される。
また、前記半導体パッケージにおいては、前記周縁穴部が、その底面を画成する第一穴部と、当該第一穴部よりも幅広に形成されて前記周縁穴部の開口縁をなす第二穴部とを備えて構成され、前記第一穴部の側面が、前記底面に対向するように傾斜していることが好ましい。
この構成では、封止樹脂が周縁穴部の第一穴部に入り込むことで傾斜する第一穴部の側面に係合するため、封止樹脂に対してダイパッドがその下面側に剥離することを確実に抑えることができる。すなわち、この構成においては、周縁穴部も封止樹脂に対するダイパッドの厚さ方向への移動を防止するモールドロックとして機能するため、当該モールドロックのさらなる強化を図ることができる。
そして、本発明に係る半導体パッケージの製造方法は、板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、前記ダイパッドの下面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部、及び、前記ダイパッドの側面から側方に突出する下側突起部を同時に形成する下面プレス工程と、前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部、及び、前記ダイパッドの側面から側方に突出する上側突起部を同時に形成する上面プレス工程と、を備えることを特徴とする。
なお、これら下面プレス工程及び上面プレス工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。
この製造方法によれば、前述したモールドロックとして機能する上側突起部や下側突起部が、同様にモールドロックとして機能する周縁穴部や周縁段差部と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
本発明によれば、周縁段差部、上側突起部及び下側突起部が、封止樹脂に対するダイパッドの厚さ方向への移動を抑えるモールドロックとして機能するため、さらに、周縁穴部及び複数の上側突起部が、封止樹脂に対するダイパッドの面方向への移動を抑えるモールドロックとして機能するため、封止樹脂に対するダイパッドの密着性を高めて、ダイパッドと封止樹脂との剥離防止、及び、半導体チップとダイパッドとの剥離防止を図ることができる。
また、モールドロックを構成する上側突起部や下側突起部が、同様にモールドロックを構成する周縁穴部や周縁段差部と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、上述したモールドロックの強化を図ることができる。
本発明の一実施形態に係る半導体パッケージを示す概略平面図である。 図１のＡ−Ａ矢視断面図である。 図１の半導体パッケージを構成するダイパッドの要部を示す拡大平面図である。 図３のＢ−Ｂ矢視断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、上面プレス工程の手順を示す要部拡大断面図である。 図３に示すダイパッドにおいて周縁穴部の変形例を示す拡大平面図である。 図６のＣ−Ｃ矢視断面図である。 図３に示すダイパッドにおいて周縁穴部の変形例を示す拡大平面図である。 図８のＤ−Ｄ矢視断面図である。 図８のＥ−Ｅ矢視断面図である。 従来の半導体パッケージの一例を示す概略断面図である。
以下、図１〜５を参照して本発明の一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、ダイパッド３、連結リード４、リード５及び接続子６を封止樹脂７により封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
ダイパッド３、連結リード４及びリード５は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
ダイパッド３は平面視略矩形板状に形成され、その上面３ａの中央部には半田１１を介して半導体チップ２の下面２ｂが接合されている。これによって、半導体チップ２とダイパッド３とが電気的に接続されている。
そして、平面視矩形状に形成されたダイパッド３の一方の対辺に沿う方向（Ｘ軸方向）の一端部に、連結リード４が一体に連結されている。なお、図示例では、連結リード４がダイパッド３の一端部に位置するダイパッド３の辺の中間部分に連結されている。また、ダイパッド３のうちＸ軸方向の他端部には、上面３ａよりも高さ位置を低く設定した段差面３ｃが形成されている。
以上のように大略構成されるダイパッド３の上面３ａ側には、当該上面３ａから窪むと共にダイパッド３の側面３ｄに開口しない有底の周縁穴部１３が複数形成されている。これら複数の周縁穴部１３は、ダイパッド３上に固定された半導体チップ２を囲繞するように、ダイパッド３の上面３ａの周縁（各辺）に沿って互いに間隔をあける配列されている。なお、本実施形態における複数の周縁穴部１３は、連結リード４に連結された部分を除くダイパッド３の上面３ａの周縁に形成されている。
各周縁穴部１３は、図３，４に示すように、ダイパッド３の側面３ｄに開口しないように形成され、周縁穴部１３の底面１３ａを画成する第一穴部１４と、この第一穴部１４よりも拡径されて周縁穴部１３の開口縁をなす第二穴部１５とを備えて構成されている。そして、この周縁穴部１３においては、第一穴部１４の側面１４ｂが底面１３ａに対して対向するように傾斜している。また、第二穴部１５の底面１５ａが、その外周縁から内周縁に向かうにしたがってダイパッド３の上面３ａ側に上昇するように、ダイパッド３の厚さ方向（Ｚ軸正方向）に傾斜している。なお、本実施形態においては、第一穴部１４及び第二穴部１５が平面視円形状に形成されており、これによって、周縁穴部１３も平面視円形状に形成されている。なお、言い換えれば、周縁穴部１３には、その底面１３ａの周縁から斜め上方に突出して第一穴部１４の側面１４ｂ及び第二穴部１５の底面１５ａをなす平面視円環状の突起部１６が形成されている。
この周縁穴部１３は、後述の製造方法において説明するように、ダイパッド３の上面３ａの周縁をダイパッド３の厚さ方向（Ｚ軸方向）から押圧することにより、ダイパッド３が塑性変形することで形成される。
また、ダイパッド３の上面３ａ側には、ダイパッド３の側面３ｄから側方に突出する上側突起部１７が複数形成されている。
複数の上側突起部１７は、ダイパッド３の上面３ａの周縁に沿って互いに間隔をあけるように配列されており、これら複数の上側突起部１７の配列パターンは、複数の周縁穴部１３の配列に対応付けられている。さらに説明すれば、各上側突起部１７は、各周縁穴部１３の形成位置に隣り合うダイパッド３の上面３ａの周縁に形成されている。本実施形態の上側突起部１７は、平面視円形状に形成された周縁穴部１３と同心の平面視円弧状に形成されている。
これら複数の上側突起部１７は、周縁穴部１３の形成時におけるダイパッド３の押圧に伴って、ダイパッド３が塑性変形することで形成されるものである。
一方、ダイパッド３の下面３ｂ側には、ダイパッド３の下面３ｂから窪むと共にダイパッド３の側面３ｄに開口する周縁段差部１８が形成されている。
なお、本実施形態において、周縁段差部１８は、図２に示すように、ダイパッド３の下面３ｂの周縁全体ではなく一部にのみ形成されている。具体的に説明すれば、周縁段差部１８は、複数の周縁穴部１３とダイパッド３の厚さ方向（Ｚ軸方向）に重なるように、ダイパッド３の下面３ｂのうちＸ軸方向に延びるダイパッド３の一方の対辺のみに形成されている。なお、周縁段差部１８は、下面３ｂのうち段差面３ｃとＺ軸方向に重なる部分、及び、連結リード４が連結されたダイパッド３の一端部側の辺には形成されていない。このように、一方の対辺に形成された一対の周縁段差部１８は、それぞれ下面３ｂの周縁に沿ってＸ軸方向に延びるように形成されている。
これら一対の周縁段差部１８は、後述の製造方法において説明するように、ダイパッド３の下面３ｂの周縁をＺ軸方向から押圧することにより、ダイパッド３が塑性変形することで形成される。
また、ダイパッド３の下面３ｂ側には、ダイパッド３の側面３ｄから側方に突出する下側突起部１９が形成されている。なお、下側突起部１９の形成位置は、周縁段差部１８の形成位置に対応付けられている。すなわち、下側突起部１９は、周縁段差部１８と同様に、ダイパッド３の下面３ｂの周縁をなすダイパッド３の一方の対辺のみに形成され、これら一方の対辺に沿って延在している。また、各下側突起部１９は、ダイパッド３の側面３ｄに開口する周縁段差部１８の開口端に連ねて形成されている。これら一対の下側突起部１９は、周縁段差部１８の形成時におけるダイパッド３の押圧に伴って、ダイパッド３が塑性変形することで形成されるものである。
そして、ダイパッド３の一方の対辺に沿って配列された複数の上側突起部１７は、この下側突起部１９に対してＺ軸方向に間隔をあけて配されている。なお、この実施形態においては、ダイパッド３の上面３ａのうち段差面３ｃに隣り合うダイパッド３の他端部側の辺（Ｙ軸方向に延びる辺）に配列された複数の上側突起部１７が、段差面３ｃに対してＺ軸方向に間隔をあけて配されている。
図１，２に示すように、連結リード４は、ダイパッド３と比較して細長い形状を呈しており、ダイパッド３の一端部から離れる方向（Ｙ軸負方向）に延長するように形成されている。また、連結リード４には折り曲げ加工が施されており、これによって、ダイパッド３の上面３ａが連結リード４やリード５よりも下方向（Ｚ軸負方向）にずらして配置されている。さらに詳細に説明すれば、連結リード４の厚さ寸法はダイパッド３よりも小さく設定され、連結リード４の表面がダイパッド３の上面３ａに連なるように、上面３ａ側に寄せた位置に連結されている。
リード５は、ダイパッド３の一端部に対して間隔をあけて複数（図示例では２つ）配されており、それぞれ連結リード４に平行してダイパッド３から離間するようにＹ軸負方向に延びている。
各接続子６は、半導体チップ２上及びリード５上の両方に接合されており、これによって、半導体チップ２及びリード５が互いに電気接続されている。なお、接続子６は、図示例のようにボンディングワイヤによって構成されていてもよいが、例えば銅材等の板状部材によって構成されてもよい。そして、接続子６が板状部材からなる場合には、その両端が半田等の導電性接着剤を介して半導体チップ２やリード５に接合されればよい。
封止樹脂７は、半導体チップ２及び接続子６を埋設するように、ダイパッド３の上面３ａ及び側面３ｄ、並びに、連結リード４及びリード５の一部を封止している。なお、ダイパッド３の下面３ｂは封止樹脂７の外側に露出し、また、連結リード４及びリード５の延出方向先端側は封止樹脂７の外側に突出している。
さらに、封止樹脂７は、周縁段差部１８に入り込んでダイパッド３に係合し、また、複数の周縁穴部１３にも入り込んでダイパッド３に係合している。特に、周縁穴部１３の第一穴部１４に入り込んだ封止樹脂７は、第一穴部１４の傾斜した側面１４ｂに係合することになる。さらに、封止樹脂７は、上側突起部１７と下側突起部１９との間に入り込んでダイパッド３に係合し、また、複数の上側突起部１７の各間にも入り込んでダイパッド３に係合している。また、封止樹脂７は、上側突起部１７と段差面３ｃとの間にも入り込んでダイパッド３に係合している。
次に、上記構成の半導体パッケージ１を製造する方法について説明する。
半導体パッケージ１を製造する場合には、はじめに、ダイパッド３、連結リード４及びリード５を備えるリードフレームを用意する（フレーム準備工程）。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド３及び連結リード４とリード５とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード４に折り曲げ加工が施されており、これによって、ダイパッド３がリード５に対して下方にずらして配されている。さらに、このリードフレームにおいては、ダイパッド３のうちＸ軸方向の他端部に、上面３ａよりも高さ位置を低く設定した段差面３ｃが形成されている。
さらに、このフレーム準備工程においては、ダイパッド３の下面３ｂ側に周縁段差部１８及び下側突起部１９を同時に形成する下面プレス工程、及び、ダイパッド３の上面３ａ側に周縁穴部１３及び上側突起部１７を同時に形成する上面プレス工程を実施する。
下面プレス工程においては、ダイパッド３の下面３ｂの周縁のうちダイパッド３の一方の対辺部分をそれぞれＺ軸方向から押圧することで、ダイパッド３が塑性変形して周縁段差部１８が形成される。また、押圧されたダイパッド３の周縁部分がダイパッド３の側面３ｄから側方に張り出すように、ダイパッド３が塑性変形することで、下側突起部１９が同時に形成される。
一方、上面プレス工程においては、例えば図５に示すように、棒状ピン２１，２２によりダイパッド３の上面３ａの周縁をＺ軸方向から押圧することで、周縁穴部１３が形成される。
具体的に説明すれば、周縁穴部１３をなす第一穴部１４及び第二穴部１５を、それぞれ別個の棒状ピン２１，２２により形成する。ここで、第一穴部１４形成用の第一棒状ピン２１は、平坦な先端面を有する円柱状に形成されている。また、第二穴部１５形成用の第二棒状ピン２２は、その先端から窪む円錐状のテーパ内面２４を有する円柱状に形成されている。さらに、第二棒状ピン２２の径寸法は第一棒状ピン２１よりも大きく設定されている。
そして、上面プレス工程においては、はじめに、図５（ａ）に示すように、第一棒状ピン２１の先端部をダイパッド３の上面３ａに押圧することで、ダイパッド３が塑性変形して、図５（ｂ）に示すように、第一棒状ピン２１の先端部形状に対応する平面視円形状の第一穴部１４が形成される。なお、この第一穴部１４の形成時には、第一棒状ピン２１の押圧によって第一穴部１４とダイパッド３の側面３ｄとの間のダイパッド３部分が側面３ｄから側方に張り出さないように、第一棒状ピン２１からダイパッド３側面３ｄまでの距離を調整することが好ましい。
次いで、第二棒状ピン２２の平面環状の先端部分が第一穴部１４の開口縁の径方向外側においてダイパッド３の上面３ａに突き刺さるように、第二棒状ピン２２の先端部をダイパッド３の上面３ａに押圧することで、ダイパッド３が塑性変形して、図５（ｃ）に示すように、第二棒状ピン２２の先端部形状に対応する平面視円形の外縁形状を有する第二穴部１５が形成される。
そして、この第二穴部１５の形成時には、第一穴部１４の側面１４ｂを含む周壁部分が、第二棒状ピン２２のテーパ内面２４によって第一穴部１４の径方向内側に押され、テーパ内面２４の傾斜角度に対応するように傾斜する。
なお、この周壁部分は、平面視円環状の突起部１６として形成され、その先端が第一穴部１４の開口縁をなしている。そして、この状態における第一穴部１４の開口の大きさは、第二穴部１５の形成時にダイパッド３の上面３ａから第二棒状ピン２２を押し込む長さ寸法によって変化する。このため、第二穴部１５の形成時には、第一穴部１４の開口が閉塞されないように、例えば第一棒状ピン２１の押し込み長さよりも浅く設定する等して、第二棒状ピン２２の押し込み長さを調整する必要がある。
また、第二穴部１５の形成時には、ダイパッド３の側面３ｄと第二穴部１５との間のダイパッド３部分が、第二棒状ピン２２に押されて側面３ｄから側方に張り出すようにダイパッド３が塑性変形することで、上側突起部１７として同時に形成される。
すなわち、上側突起部１７を形成するためには、第二穴部１５をダイパッド３の側面３ｄに開口させないように形成する必要があり、また、ダイパッド３の側面３ｄと第二穴部１５との間のダイパッド３部分が側面３ｄ側に押し出されるように、第二棒状ピン２２からダイパッド３側面３ｄまでの距離を適宜調整する必要がある。
なお、上面プレス工程における周縁穴部１３の形成は１つずつでもよいが、例えば複数の棒状ピン２１，２２を準備することで、複数の周縁穴部１３を同時に形成してもよい。
また、上述した下面プレス工程及び上面プレス工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。また、下面プレス工程及び上面プレス工程は、少なくともプレス加工等によりダイパッド３やリード５を画成した後であれば、例えば連結リード４に対する折り曲げ加工の前後に実施されてもよいし、例えば同時に実施されても構わない。
上述したフレーム準備工程後には、半田１１を介してダイパッド３の上面３ａに半導体チップ２を接合するチップ搭載工程と、半導体チップ２及びリード５に接続子６の両端を接合して半導体チップ２とリード５とを電気接続する配線工程とを順番に実施する。その後、半導体チップ２、ダイパッド３、連結リード４、リード５及び接続子６を封止樹脂７により封止する（封止工程）。
封止工程においては、半導体チップ２及び接続子６が埋設されるようにダイパッド３の上面３ａ及び側面３ｄ、並びに、リード５及び連結リード４の一部を封止樹脂７により一括して封止する。なお、リードフレームのうち、連結リード４及びリード５の残部、並びに、不図示のフレーム枠は、封止樹脂７の外側に位置している。
この封止工程においては、封止樹脂７が、周縁段差部１８に入り込んでダイパッド３に係合し、また、半導体チップ２を囲むように配列された複数の周縁穴部１３にも入り込んでダイパッド３に係合する。特に、周縁穴部１３の第一穴部１４に入り込んだ封止樹脂７は、第一穴部１４の傾斜した側面１４ｂに係合することになる。さらに、封止樹脂７は、上側突起部１７と下側突起部１９との間に入り込んでダイパッド３に係合し、また、ダイパッド３上面３ａの周縁に配列された複数の上側突起部１７の各間にも入り込んでダイパッド３に係合する。また、封止樹脂７は、上側突起部１７と段差面３ｃとの間にも入り込んでダイパッド３に係合する。
最後に、フレーム枠を切り落とすようにリードフレームを切断する切断工程を実施することで、封止樹脂７の外側に突出するリード５と連結リード４とが電気的に絶縁され、半導体パッケージ１の製造が完了する。
以上のようにして製造される半導体パッケージ１によれば、封止樹脂７が、周縁段差部１８や、上側突起部１７と下側突起部１９との間に入り込んでダイパッド３に係合するため、封止樹脂７に対してダイパッド３がその下面３ｂ側（Ｚ軸負方向）に剥離することを確実に防止できる。さらに、周縁穴部１３に入り込んだ封止樹脂７が第一穴部１４の側面１４ｂに係合することでも、ダイパッド３が封止樹脂７に対してＺ軸負方向に剥離することを確実に抑えることができる。すなわち、周縁段差部１８に加え、周縁穴部１３、上側突起部１７及び下側突起部１９も封止樹脂７に対するダイパッド３の厚さ方向（Ｚ軸方向）への移動を抑えるモールドロックとして機能するため、当該モールドロックの強化を図ることができる。したがって、封止樹脂７に対するダイパッド３の密着性を高めて、ダイパッド３と封止樹脂７との剥離防止を図ることができる。
なお、本実施形態の半導体パッケージ１では、封止樹脂７が上側突起部１７と段差面３ｃとの間にも入り込んでいるため、ダイパッド３のＺ軸方向への移動を抑えるモールドロックをさらに強化することができる。
また、封止樹脂７が、複数の周縁穴部１３に入り込んでダイパッド３に係合すると共に、複数の上側突起部１７の各間にも入り込んでダイパッド３に係合しているため、半導体パッケージ１が加熱冷却されても、ダイパッド３と封止樹脂７との間でダイパッド３の面方向（ＸＹ平面に沿う方向）への膨張収縮の大きさに差が出ることを確実に防ぐことができる。すなわち、複数の周縁穴部１３に加え、複数の上側突起部１７も封止樹脂７に対するダイパッド３の面方向への移動を抑えるモールドロックとして機能するため、当該モールドロックの強化を図り、封止樹脂７に対するダイパッド３の密着性を高めることができる。
したがって、半導体パッケージ１が加熱冷却されても半導体チップ２とダイパッド３とを接合する半田１１にせん断応力は発生せず、また、半導体パッケージ１の加熱冷却を繰り返しても半田１１に疲労が生じることを防止できる。これにより、半導体チップ２とダイパッド３との剥離防止を図ることができる。
また、上記モールドロックを構成する上側突起部１７や下側突起部１９は、上面プレス工程や下面プレス工程において、同様にモールドロックを構成する周縁穴部１３や周縁段差部１８と同時に形成されるため、半導体パッケージ１の製造効率を低下させることなく、モールドロックの強化を図ることができる。
また、複数の上側突起部は周縁穴部の形成位置に対応付けて周縁穴部と同時に形成されるため、周縁穴部をダイパッド上面の周縁に沿って互いに間隔をあけて複数配列するように形成するだけで、複数の上側突起部を周縁穴部と同様の配列間隔で容易に形成することができる。
なお、上記実施形態において、ダイパッド３の上面３ａ周縁に沿って配列される複数の周縁穴部１３は、平面視円形状に形成されているが、例えば楕円形状、多角形状等の任意の平面視形状に形成されていてよい。この場合でも、周縁穴部１３に形成される突起部１６は、少なくとも周縁穴部１３の平面視形状に対応する平面視環形状に形成されていればよい。また、この場合には、上側突起部１７の平面視形状が、周縁穴部１３の開口縁の平面視形状に対応する相似形状に形成されることになる。
また、周縁穴部１３を構成する第一穴部１４及び第二穴部１５の平面視形状は、互いに相似する形状を呈することに限らず、例えば相互に異なる形状を呈していてもよい。
さらに、各周縁穴部１３の開口縁をなす第二穴部１５は、当該周縁穴部１３の底面１３ａをなす第一穴部１４よりも拡径されているとしたが、少なくとも第一穴部１４よりもダイパッド３の上面３ａ（ＸＹ平面）に沿う任意の一方向に幅広に形成されていればよい。言い換えれば、周縁穴部１３に形成される突起部１６の平面視形状は、周縁穴部１３の周方向全体にわたって形成されることに限らず、例えば周方向の一部のみに形成されてもよい。
また、周縁穴部１３は、平面視した大きさが相互に異なる二つの穴部１４，１５によって構成されるとしたが、少なくとも封止樹脂７に対するダイパッド３の面方向への移動を抑えるモールドロックとして機能すればよいため、例えば突起部１６の無い一つの穴部のみによって形成されても構わない。
さらに、周縁穴部１３は、互いに間隔をあけるように複数配列されるとしたが、少なくともダイパッド３上の半導体チップ２を囲むように形成されていればよい。したがって、周縁穴部１３は、例えば図６，７に示すように、ダイパッド３の上面３ａの周縁に沿って延びる溝状に形成されていてもよい。
ただし、この場合には、溝状の周縁穴部１３の形成時におけるダイパッド３の押圧に伴って、上記実施形態と同様に、複数の上側突起部１７が同時に形成されるように、溝状の周縁穴部１３の開口縁のうちダイパッド３の上面３ａの周縁に隣り合って周縁穴部１３の長手方向に延びる一方の線状部分３１Ａを、周縁穴部１３の幅方向に蛇行させる必要がある。
ここで、前記一方の線状部分３１Ａの蛇行は、前記一方の線状部分３１Ａが、一定周期で湾曲あるいは折れ曲がるようにして蛇行するものに限らず、例えば図６，７に示すように、周縁穴部１３の長手方向に一定の間隔あるいは不規則な間隔でダイパッド３上面３ａの周縁側に突出するように湾曲あるいは折れ曲がっているものも含んでいる。なお、一方の線状部分３１Ａに向かい合う開口縁の他方の線状部分３１Ｂは、例えば図６，７に示すように、一方の線状部分３１Ａに対して線対称となる形状を呈していてもよいが、例えば周縁穴部１３全体が蛇行するように一方の線状部分３１Ａに平行してもよいし、一方の線状部分３１Ａに関係しない任意の線状に形成されていてもよい。
このように、周縁穴部１３が溝状に形成される場合には、上記実施形態のように複数配列される場合と比較して、ダイパッド３の上面３ａの周縁を押圧して一つの周縁穴部１３を形成するだけで、複数の上側突起部１７を同時に形成することができる。なお、複数の上側突起部１７は、周縁穴部１３の開口縁をなす一方の線状部分のうち、ダイパッド３上面３ａの周縁側に突出する部分に隣り合う位置にそれぞれ形成される。
そして、周縁穴部１３が溝状に形成される場合でも、上記実施形態と同様に、周縁穴部１３は、その底面１３ａを画成する溝状の第一穴部１４と、第一穴部１４よりも幅広に形成されて周縁穴部１３の開口縁をなす溝状の第二穴部１５とによって構成することは可能である。
また、溝状の周縁穴部１３は、例えば図８〜１０に示すように、上記実施形態（図３，４に示す構成）と同様に、ダイパッド３上面３ａの周縁に沿って配列するように複数の第一穴部１４を形成した後に、図６，７に示す溝状の周縁穴部１３を第二穴部１５として形成することでも構成できる。なお、この構成では、複数の第一穴部１４と同様に、平面視円環状の突起部１６がダイパッド３上面３ａの周縁に沿って複数配列されることになる。
また、周縁段差部１８は、少なくとも複数の周縁穴部１３とＺ軸方向に重なるようにダイパッド３の下面３ｂの周縁に形成されていれば、上側突起部１７及び下側突起部１９が封止樹脂７に対するダイパッド３のＺ軸方向への移動を規制するモールドロックとして機能する。このため、周縁段差部１８は、例えばダイパッド３の下面３ｂのうち連結リード４が連結されたダイパッド３の一端部側の辺（Ｙ軸方向に延びる辺）に形成されていてもよい。
さらに、周縁段差部１８は、ダイパッド３の下面３ｂの周縁に沿って延びるように形成されるとしたが、例えば上記実施形態の周縁穴部１３と同様に、下面３ｂの周縁に沿って互いに間隔をあけるように複数配列されていても構わない。この場合には、周縁段差部１８と同時に形成される下側突起部１９も同様に、下面３ｂの周縁に沿って互いに間隔をあけるように複数配列されることになる。
上記構成では、封止樹脂７が、複数の周縁段差部１８に入り込むことで、ダイパッド３下面３ｂの周縁に沿って配列された複数の下側突起部１９の各間にも入り込んでダイパッド３に係合するため、ダイパッド３の面方向への膨張収縮の大きさに差が出ることをさらに抑えることができる。したがって、封止樹脂７に対するダイパッド３の面方向への移動を抑えるモールドロックをさらに強化することができる。
また、本発明の半導体パッケージは、上記実施形態のように上面２ａ及び下面２ｂに電極を有する半導体チップ２に限らず、例えば上面に複数の電極パッドを備えるＩＣやＬＳＩ等の半導体チップにも適用可能である。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１ 半導体パッケージ
２ 半導体チップ
３ ダイパッド
３ａ 上面
３ｂ 下面
３ｃ 段差面
３ｄ 側面
４ 連結リード
５ リード
６ 接続子
７ 封止樹脂
１１ 半田
１３ 周縁穴部
１３ａ 底面
１４ 第一穴部
１４ｂ 側面
１５ 第二穴部
１７ 上側突起部
１８ 周縁段差部
１９ 下側突起部
３１Ａ 一方の線状部分

Claims (5)

  1. 板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び前記半導体チップを封止する封止樹脂とを備え、
    前記ダイパッドの下面側には、当該下面の周縁を前記ダイパッドの厚さ方向から押圧することで前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部と、当該周縁段差部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する下側突起部とが形成され、
    前記ダイパッドの上面側には、当該上面の周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部と、当該周縁穴部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する上側突起部とが形成され、
    前記周縁穴部が、前記ダイパッド上に固定された前記半導体チップを囲繞するように形成され、
    前記上側突起部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列され、
    各上側突起部が、前記下側突起部に対して前記厚さ方向に間隔をあけて配されていることを特徴とする半導体パッケージ。
  2. 前記周縁穴部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記周縁穴部が前記上面の周縁に沿って延びる溝状に形成されると共に、
    前記周縁穴部の開口縁のうち、少なくとも前記上面の周縁に隣り合って前記周縁穴部の長手方向に延びる一方の線状部分が、前記周縁穴部の幅方向に蛇行していることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記周縁穴部が、その底面を画成する第一穴部と、当該第一穴部よりも幅広に形成されて前記周縁穴部の開口縁をなす第二穴部とを備えて構成され、
    前記第一穴部の側面が、前記底面に対向するように傾斜していることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体パッケージ。
  5. 板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、
    前記ダイパッドの下面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部、及び、前記ダイパッドの側面から側方に突出する下側突起部を同時に形成する下面プレス工程と、
    前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部、及び、前記ダイパッドの側面から側方に突出する上側突起部を同時に形成する上面プレス工程と、を備えることを特徴とする半導体パッケージの製造方法。
JP2009225735A 2009-09-30 2009-09-30 半導体パッケージ Expired - Fee Related JP5216735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225735A JP5216735B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225735A JP5216735B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2011077216A true JP2011077216A (ja) 2011-04-14
JP5216735B2 JP5216735B2 (ja) 2013-06-19

Family

ID=44020911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225735A Expired - Fee Related JP5216735B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP5216735B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060889A (ja) * 2013-09-17 2015-03-30 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP2019207998A (ja) * 2018-09-19 2019-12-05 株式会社加藤電器製作所 半導体モジュール
JP7474213B2 (ja) 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496284B2 (ja) 2012-08-10 2014-05-21 株式会社小松製作所 ブルドーザ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043450A (ja) * 1990-04-19 1992-01-08 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0689960A (ja) * 1992-09-08 1994-03-29 Toshiba Corp 半導体素子用リードフレーム
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043450A (ja) * 1990-04-19 1992-01-08 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0689960A (ja) * 1992-09-08 1994-03-29 Toshiba Corp 半導体素子用リードフレーム
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060889A (ja) * 2013-09-17 2015-03-30 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP2019207998A (ja) * 2018-09-19 2019-12-05 株式会社加藤電器製作所 半導体モジュール
JP7474213B2 (ja) 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP5216735B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6249892B2 (ja) 半導体装置の製造方法
JP6305302B2 (ja) 半導体装置およびその製造方法
JP6874467B2 (ja) 半導体装置とその製造方法
JP5216735B2 (ja) 半導体パッケージ
US8785252B2 (en) Resin sealed semiconductor device and manufacturing method therefor
JP2011049244A (ja) 樹脂封止型半導体装置
JP5577221B2 (ja) リードフレーム及び半導体装置
US9159676B2 (en) Semiconductor module
TWI588948B (zh) Flat pin type semiconductor device
JP2007013073A (ja) 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板
JP6195771B2 (ja) リードフレーム及びその製造方法並びにそれを用いた半導体装置
JP5264677B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5256177B2 (ja) 半導体パッケージ
JP5401242B2 (ja) 半導体パッケージ及びその製造方法
JP5308979B2 (ja) 半導体パッケージ
JP2009289892A (ja) かしめ結合リードフレームの製造方法
JP5674537B2 (ja) 電気部品モジュール
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP2008053515A (ja) 半導体装置およびその製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
WO2024038511A1 (ja) 半導体装置および半導体装置の製造方法
JP2008091758A (ja) 半導体装置およびその製造方法
TW201707166A (zh) 導線架構造體、導線架構造體之製造方法、及半導體裝置
KR101048160B1 (ko) 히트싱크용 러그

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees