JP2011077216A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2011077216A JP2011077216A JP2009225735A JP2009225735A JP2011077216A JP 2011077216 A JP2011077216 A JP 2011077216A JP 2009225735 A JP2009225735 A JP 2009225735A JP 2009225735 A JP2009225735 A JP 2009225735A JP 2011077216 A JP2011077216 A JP 2011077216A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- peripheral
- hole portion
- pressing
- peripheral hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ダイパッド3の下面3b側に、その周縁をダイパッドの厚さ方向から押圧することで下面から窪むと共にダイパッドの側面3dに開口する周縁段差部18と、その形成時における押圧に伴って側面から側方に突出する下側突起部19とが形成され、ダイパッドの上面3a側に、その周縁を前記厚さ方向から押圧することで上面から窪むと共に側面に開口しない有底の周縁穴部13と、その形成時における押圧に伴って側面から側方に突出する上側突起部17とが形成され、上側突起部が、上面の周縁に沿って互いに間隔をあけるように複数配列されると共に、下側突起部に対して厚さ方向に間隔をあけて配された半導体パッケージ。
【選択図】図4
Description
なお、従来では、例えばダイパッド102にその上面から窪む溝を形成し、この溝に封止樹脂103を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、この構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に防止できない、という問題がある。
さらに、上記モールドロックを構成する上側突起部及び下側突起部は、同様にモールドロックを構成する周縁穴部や周縁段差部と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
なお、これら下面プレス工程及び上面プレス工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。
また、モールドロックを構成する上側突起部や下側突起部が、同様にモールドロックを構成する周縁穴部や周縁段差部と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、上述したモールドロックの強化を図ることができる。
図1,2に示すように、この実施形態に係る半導体パッケージ1は、半導体チップ2、ダイパッド3、連結リード4、リード5及び接続子6を封止樹脂7により封止して大略構成されている。
半導体チップ2は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面2a及び下面2bに電極を有して構成されている。
ダイパッド3、連結リード4及びリード5は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
そして、平面視矩形状に形成されたダイパッド3の一方の対辺に沿う方向(X軸方向)の一端部に、連結リード4が一体に連結されている。なお、図示例では、連結リード4がダイパッド3の一端部に位置するダイパッド3の辺の中間部分に連結されている。また、ダイパッド3のうちX軸方向の他端部には、上面3aよりも高さ位置を低く設定した段差面3cが形成されている。
この周縁穴部13は、後述の製造方法において説明するように、ダイパッド3の上面3aの周縁をダイパッド3の厚さ方向(Z軸方向)から押圧することにより、ダイパッド3が塑性変形することで形成される。
複数の上側突起部17は、ダイパッド3の上面3aの周縁に沿って互いに間隔をあけるように配列されており、これら複数の上側突起部17の配列パターンは、複数の周縁穴部13の配列に対応付けられている。さらに説明すれば、各上側突起部17は、各周縁穴部13の形成位置に隣り合うダイパッド3の上面3aの周縁に形成されている。本実施形態の上側突起部17は、平面視円形状に形成された周縁穴部13と同心の平面視円弧状に形成されている。
これら複数の上側突起部17は、周縁穴部13の形成時におけるダイパッド3の押圧に伴って、ダイパッド3が塑性変形することで形成されるものである。
なお、本実施形態において、周縁段差部18は、図2に示すように、ダイパッド3の下面3bの周縁全体ではなく一部にのみ形成されている。具体的に説明すれば、周縁段差部18は、複数の周縁穴部13とダイパッド3の厚さ方向(Z軸方向)に重なるように、ダイパッド3の下面3bのうちX軸方向に延びるダイパッド3の一方の対辺のみに形成されている。なお、周縁段差部18は、下面3bのうち段差面3cとZ軸方向に重なる部分、及び、連結リード4が連結されたダイパッド3の一端部側の辺には形成されていない。このように、一方の対辺に形成された一対の周縁段差部18は、それぞれ下面3bの周縁に沿ってX軸方向に延びるように形成されている。
これら一対の周縁段差部18は、後述の製造方法において説明するように、ダイパッド3の下面3bの周縁をZ軸方向から押圧することにより、ダイパッド3が塑性変形することで形成される。
そして、ダイパッド3の一方の対辺に沿って配列された複数の上側突起部17は、この下側突起部19に対してZ軸方向に間隔をあけて配されている。なお、この実施形態においては、ダイパッド3の上面3aのうち段差面3cに隣り合うダイパッド3の他端部側の辺(Y軸方向に延びる辺)に配列された複数の上側突起部17が、段差面3cに対してZ軸方向に間隔をあけて配されている。
リード5は、ダイパッド3の一端部に対して間隔をあけて複数(図示例では2つ)配されており、それぞれ連結リード4に平行してダイパッド3から離間するようにY軸負方向に延びている。
さらに、封止樹脂7は、周縁段差部18に入り込んでダイパッド3に係合し、また、複数の周縁穴部13にも入り込んでダイパッド3に係合している。特に、周縁穴部13の第一穴部14に入り込んだ封止樹脂7は、第一穴部14の傾斜した側面14bに係合することになる。さらに、封止樹脂7は、上側突起部17と下側突起部19との間に入り込んでダイパッド3に係合し、また、複数の上側突起部17の各間にも入り込んでダイパッド3に係合している。また、封止樹脂7は、上側突起部17と段差面3cとの間にも入り込んでダイパッド3に係合している。
半導体パッケージ1を製造する場合には、はじめに、ダイパッド3、連結リード4及びリード5を備えるリードフレームを用意する(フレーム準備工程)。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド3及び連結リード4とリード5とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード4に折り曲げ加工が施されており、これによって、ダイパッド3がリード5に対して下方にずらして配されている。さらに、このリードフレームにおいては、ダイパッド3のうちX軸方向の他端部に、上面3aよりも高さ位置を低く設定した段差面3cが形成されている。
下面プレス工程においては、ダイパッド3の下面3bの周縁のうちダイパッド3の一方の対辺部分をそれぞれZ軸方向から押圧することで、ダイパッド3が塑性変形して周縁段差部18が形成される。また、押圧されたダイパッド3の周縁部分がダイパッド3の側面3dから側方に張り出すように、ダイパッド3が塑性変形することで、下側突起部19が同時に形成される。
具体的に説明すれば、周縁穴部13をなす第一穴部14及び第二穴部15を、それぞれ別個の棒状ピン21,22により形成する。ここで、第一穴部14形成用の第一棒状ピン21は、平坦な先端面を有する円柱状に形成されている。また、第二穴部15形成用の第二棒状ピン22は、その先端から窪む円錐状のテーパ内面24を有する円柱状に形成されている。さらに、第二棒状ピン22の径寸法は第一棒状ピン21よりも大きく設定されている。
次いで、第二棒状ピン22の平面環状の先端部分が第一穴部14の開口縁の径方向外側においてダイパッド3の上面3aに突き刺さるように、第二棒状ピン22の先端部をダイパッド3の上面3aに押圧することで、ダイパッド3が塑性変形して、図5(c)に示すように、第二棒状ピン22の先端部形状に対応する平面視円形の外縁形状を有する第二穴部15が形成される。
なお、この周壁部分は、平面視円環状の突起部16として形成され、その先端が第一穴部14の開口縁をなしている。そして、この状態における第一穴部14の開口の大きさは、第二穴部15の形成時にダイパッド3の上面3aから第二棒状ピン22を押し込む長さ寸法によって変化する。このため、第二穴部15の形成時には、第一穴部14の開口が閉塞されないように、例えば第一棒状ピン21の押し込み長さよりも浅く設定する等して、第二棒状ピン22の押し込み長さを調整する必要がある。
すなわち、上側突起部17を形成するためには、第二穴部15をダイパッド3の側面3dに開口させないように形成する必要があり、また、ダイパッド3の側面3dと第二穴部15との間のダイパッド3部分が側面3d側に押し出されるように、第二棒状ピン22からダイパッド3側面3dまでの距離を適宜調整する必要がある。
また、上述した下面プレス工程及び上面プレス工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。また、下面プレス工程及び上面プレス工程は、少なくともプレス加工等によりダイパッド3やリード5を画成した後であれば、例えば連結リード4に対する折り曲げ加工の前後に実施されてもよいし、例えば同時に実施されても構わない。
封止工程においては、半導体チップ2及び接続子6が埋設されるようにダイパッド3の上面3a及び側面3d、並びに、リード5及び連結リード4の一部を封止樹脂7により一括して封止する。なお、リードフレームのうち、連結リード4及びリード5の残部、並びに、不図示のフレーム枠は、封止樹脂7の外側に位置している。
最後に、フレーム枠を切り落とすようにリードフレームを切断する切断工程を実施することで、封止樹脂7の外側に突出するリード5と連結リード4とが電気的に絶縁され、半導体パッケージ1の製造が完了する。
なお、本実施形態の半導体パッケージ1では、封止樹脂7が上側突起部17と段差面3cとの間にも入り込んでいるため、ダイパッド3のZ軸方向への移動を抑えるモールドロックをさらに強化することができる。
したがって、半導体パッケージ1が加熱冷却されても半導体チップ2とダイパッド3とを接合する半田11にせん断応力は発生せず、また、半導体パッケージ1の加熱冷却を繰り返しても半田11に疲労が生じることを防止できる。これにより、半導体チップ2とダイパッド3との剥離防止を図ることができる。
また、複数の上側突起部は周縁穴部の形成位置に対応付けて周縁穴部と同時に形成されるため、周縁穴部をダイパッド上面の周縁に沿って互いに間隔をあけて複数配列するように形成するだけで、複数の上側突起部を周縁穴部と同様の配列間隔で容易に形成することができる。
また、周縁穴部13を構成する第一穴部14及び第二穴部15の平面視形状は、互いに相似する形状を呈することに限らず、例えば相互に異なる形状を呈していてもよい。
また、周縁穴部13は、平面視した大きさが相互に異なる二つの穴部14,15によって構成されるとしたが、少なくとも封止樹脂7に対するダイパッド3の面方向への移動を抑えるモールドロックとして機能すればよいため、例えば突起部16の無い一つの穴部のみによって形成されても構わない。
ただし、この場合には、溝状の周縁穴部13の形成時におけるダイパッド3の押圧に伴って、上記実施形態と同様に、複数の上側突起部17が同時に形成されるように、溝状の周縁穴部13の開口縁のうちダイパッド3の上面3aの周縁に隣り合って周縁穴部13の長手方向に延びる一方の線状部分31Aを、周縁穴部13の幅方向に蛇行させる必要がある。
そして、周縁穴部13が溝状に形成される場合でも、上記実施形態と同様に、周縁穴部13は、その底面13aを画成する溝状の第一穴部14と、第一穴部14よりも幅広に形成されて周縁穴部13の開口縁をなす溝状の第二穴部15とによって構成することは可能である。
また、溝状の周縁穴部13は、例えば図8〜10に示すように、上記実施形態(図3,4に示す構成)と同様に、ダイパッド3上面3aの周縁に沿って配列するように複数の第一穴部14を形成した後に、図6,7に示す溝状の周縁穴部13を第二穴部15として形成することでも構成できる。なお、この構成では、複数の第一穴部14と同様に、平面視円環状の突起部16がダイパッド3上面3aの周縁に沿って複数配列されることになる。
さらに、周縁段差部18は、ダイパッド3の下面3bの周縁に沿って延びるように形成されるとしたが、例えば上記実施形態の周縁穴部13と同様に、下面3bの周縁に沿って互いに間隔をあけるように複数配列されていても構わない。この場合には、周縁段差部18と同時に形成される下側突起部19も同様に、下面3bの周縁に沿って互いに間隔をあけるように複数配列されることになる。
2 半導体チップ
3 ダイパッド
3a 上面
3b 下面
3c 段差面
3d 側面
4 連結リード
5 リード
6 接続子
7 封止樹脂
11 半田
13 周縁穴部
13a 底面
14 第一穴部
14b 側面
15 第二穴部
17 上側突起部
18 周縁段差部
19 下側突起部
31A 一方の線状部分
Claims (5)
- 板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び前記半導体チップを封止する封止樹脂とを備え、
前記ダイパッドの下面側には、当該下面の周縁を前記ダイパッドの厚さ方向から押圧することで前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部と、当該周縁段差部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する下側突起部とが形成され、
前記ダイパッドの上面側には、当該上面の周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部と、当該周縁穴部形成時における前記ダイパッドの押圧に伴って前記ダイパッドの側面から側方に突出する上側突起部とが形成され、
前記周縁穴部が、前記ダイパッド上に固定された前記半導体チップを囲繞するように形成され、
前記上側突起部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列され、
各上側突起部が、前記下側突起部に対して前記厚さ方向に間隔をあけて配されていることを特徴とする半導体パッケージ。 - 前記周縁穴部が、前記上面の周縁に沿って互いに間隔をあけるように複数配列されていることを特徴とする請求項1に記載の半導体パッケージ。
- 前記周縁穴部が前記上面の周縁に沿って延びる溝状に形成されると共に、
前記周縁穴部の開口縁のうち、少なくとも前記上面の周縁に隣り合って前記周縁穴部の長手方向に延びる一方の線状部分が、前記周縁穴部の幅方向に蛇行していることを特徴とする請求項1に記載の半導体パッケージ。 - 前記周縁穴部が、その底面を画成する第一穴部と、当該第一穴部よりも幅広に形成されて前記周縁穴部の開口縁をなす第二穴部とを備えて構成され、
前記第一穴部の側面が、前記底面に対向するように傾斜していることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体パッケージ。 - 板状に形成されて塑性変形可能なダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、
前記ダイパッドの下面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記下面から窪むと共に前記ダイパッドの側面に開口する周縁段差部、及び、前記ダイパッドの側面から側方に突出する下側突起部を同時に形成する下面プレス工程と、
前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記上面から窪むと共に前記ダイパッドの側面に開口しない有底の周縁穴部、及び、前記ダイパッドの側面から側方に突出する上側突起部を同時に形成する上面プレス工程と、を備えることを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225735A JP5216735B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225735A JP5216735B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077216A true JP2011077216A (ja) | 2011-04-14 |
JP5216735B2 JP5216735B2 (ja) | 2013-06-19 |
Family
ID=44020911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225735A Expired - Fee Related JP5216735B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5216735B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060889A (ja) * | 2013-09-17 | 2015-03-30 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
JP2019207998A (ja) * | 2018-09-19 | 2019-12-05 | 株式会社加藤電器製作所 | 半導体モジュール |
JP7474213B2 (ja) | 2021-03-16 | 2024-04-24 | 株式会社東芝 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5496284B2 (ja) | 2012-08-10 | 2014-05-21 | 株式会社小松製作所 | ブルドーザ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043450A (ja) * | 1990-04-19 | 1992-01-08 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH0689960A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 半導体素子用リードフレーム |
JP2006005281A (ja) * | 2004-06-21 | 2006-01-05 | Nippon Inter Electronics Corp | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 |
JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-09-30 JP JP2009225735A patent/JP5216735B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043450A (ja) * | 1990-04-19 | 1992-01-08 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH0689960A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 半導体素子用リードフレーム |
JP2006005281A (ja) * | 2004-06-21 | 2006-01-05 | Nippon Inter Electronics Corp | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 |
JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060889A (ja) * | 2013-09-17 | 2015-03-30 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
JP2019207998A (ja) * | 2018-09-19 | 2019-12-05 | 株式会社加藤電器製作所 | 半導体モジュール |
JP7474213B2 (ja) | 2021-03-16 | 2024-04-24 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5216735B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
JP6305302B2 (ja) | 半導体装置およびその製造方法 | |
JP6249892B2 (ja) | 半導体装置の製造方法 | |
WO2018179981A1 (ja) | 半導体装置 | |
JP5216735B2 (ja) | 半導体パッケージ | |
US8785252B2 (en) | Resin sealed semiconductor device and manufacturing method therefor | |
JP2011049244A (ja) | 樹脂封止型半導体装置 | |
JP5577221B2 (ja) | リードフレーム及び半導体装置 | |
US9159676B2 (en) | Semiconductor module | |
TWI588948B (zh) | Flat pin type semiconductor device | |
JP6195771B2 (ja) | リードフレーム及びその製造方法並びにそれを用いた半導体装置 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100485447B1 (ko) | 반도체장치 및 그 제조방법 | |
JP5256177B2 (ja) | 半導体パッケージ | |
JP5401242B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP6549003B2 (ja) | 半導体装置 | |
JP2009289892A (ja) | かしめ結合リードフレームの製造方法 | |
JP5674537B2 (ja) | 電気部品モジュール | |
JP2010040846A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008053515A (ja) | 半導体装置およびその製造方法 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
WO2024038511A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008091758A (ja) | 半導体装置およびその製造方法 | |
TW201707166A (zh) | 導線架構造體、導線架構造體之製造方法、及半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5216735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |