JP5401242B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5401242B2 JP5401242B2 JP2009227056A JP2009227056A JP5401242B2 JP 5401242 B2 JP5401242 B2 JP 5401242B2 JP 2009227056 A JP2009227056 A JP 2009227056A JP 2009227056 A JP2009227056 A JP 2009227056A JP 5401242 B2 JP5401242 B2 JP 5401242B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- recess
- engagement
- sealing resin
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
また、ダイパッド102と封止樹脂103との相対的な移動を防止するためには、上述した凹部104をダイパッド102の上面の周縁に沿って多数配列して、ダイパッド102と封止樹脂103との係合箇所を増加させることが考えられる。
ここで、複数の係合穴はダイパッドの上面の周縁に沿って配列されていることから、これら複数の係合穴の近傍の封止樹脂が、ダイパッドに対して前記周縁に沿って相対的に移動することを特に抑制できる。このため、複数の係合穴を複数の凹部の近傍に配置することで、凹部内に入り込んだ封止樹脂が前記周縁に沿って相対的に移動することも抑制できる。
したがって、前記周縁に沿って配列される凹部の数を増やすことで、ダイパッドと封止樹脂との係合箇所を実質的に増加することが可能となり、これに伴って、ダイパッドの面方向に沿うダイパッドと封止樹脂との相対的な移動を抑えるモールドロックの強化を図ることができる。
なお、この係合突起部は、ダイパッドの上面に連なるように凹部の内面から突出する。
さらに、この係合突起部は、同様にモールドロックを構成する係合穴と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
このように製造することで、前述した半導体パッケージを得ることができる。
図1,2に示すように、この実施形態に係る半導体パッケージ1は、半導体チップ2、ダイパッド3、連結リード4、リード5及び接続子6を封止樹脂7により封止して大略構成されている。
半導体チップ2は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面2a及び下面2bに電極を有して構成されている。
ダイパッド3、連結リード4及びリード5は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
そして、平面視矩形状に形成されたダイパッド3の一方の対辺に沿う方向(X軸方向)の一端部に、連結リード4が一体に連結されている。なお、図示例では、連結リード4がダイパッド3の一端部に位置するダイパッド3の辺(Y軸方向に延びる一方の辺)の中間部分に連結されている。
また、各凹部13は、側面3dに対する凹部13の開口長さが狭められた平面視C字状の円弧形状に形成されている。言い換えれば、凹部13は、その開口縁に凹部13の内部空間の一部を覆う鉤状突起14を有して形成されている。
これら複数の係合穴15は、凹部13と同様に、半導体チップ2を囲むように、ダイパッド3の上面3aの周縁に沿って互いに間隔をあけて配列されている。そして、本実施形態における複数の係合穴15の配列についても、凹部13の場合と同様に、ダイパッド3上面3aの周縁全体ではなく、半導体チップ2をダイパッド3の一方の対辺及び一端部側の辺の三方から囲むように、ダイパッド3の上面3aの周縁部分において平面視コ字状に配列されている。
以上のように形成される複数の凹部13及び係合穴15は、ダイパッド3上面3aの周縁に沿って交互に並べられるように配置されている。すなわち、各係合穴15が、配列された凹部13間を隔てる壁部16(区画壁部16)に対して、ダイパッド3上面3aの周縁の内側に(XY平面内においてダイパッド上面の辺に直交する方向に)隣り合うように配置されることになる。
リード5は、ダイパッド3の一端部に対して間隔をあけて複数(図示例では2つ)配されており、それぞれ連結リード4に平行してダイパッド3から離間するようにY軸負方向に延びている。
そして、封止樹脂7は、複数の凹部13及び係合穴15に入り込んでダイパッド3に係合している。
半導体パッケージ1を製造する場合には、はじめに、ダイパッド3、連結リード4及びリード5を備えるリードフレームを用意する(フレーム準備工程)。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド3及び連結リード4とリード5とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード4に折り曲げ加工が施されており、これによって、ダイパッド3がリード5に対して下方にずらして配されている。
また、フレーム準備工程においては、ダイパッド3の上面3aのうち凹部13の形成位置に対して周縁よりも内側に間隔をあけた位置に、例えば不図示の棒状ピン等をZ軸方向から押圧してダイパッド3を塑性変形させることで、ダイパッド3の上面3aから窪む係合穴15を、ダイパッド3上面3aの周縁に沿って複数配列させるように形成する(係合穴形成工程)。
また、凹部13や係合穴15の形成は1つずつでもよいが、例えば複数の凹部13や係合穴15を同時に形成してもよい。
そして、上述した凹部形成工程及び係合穴形成工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。また、凹部形成工程及び係合穴形成工程は、少なくともプレス加工等によりダイパッド3や連結リード4、リード5を画成した後であれば、例えば連結リード4に対する折り曲げ加工の前後に実施されてもよいし、例えば同時に実施されても構わない。
封止工程においては、半導体チップ2及び接続子6が埋設されるようにダイパッド3の上面3a及び側面3d、並びに、連結リード4及びリード5の一部を封止樹脂7により一括して封止する。また、封止樹脂7が、凹部13及び係合穴15に入り込むことで、ダイパッド3に係合する。なお、リードフレームのうち、連結リード4及びリード5の残部、並びに、不図示のフレーム枠は、封止樹脂7の外側に位置する。
最後に、フレーム枠を切り落とすようにリードフレームを切断する切断工程を実施することで、封止樹脂7の外側に突出するリード5と連結リード4とが電気的に絶縁され、半導体パッケージ1の製造が完了する。
以上のことから、凹部13を前記周縁に沿って多数配列することで区画壁部16が薄くなったとしても、半導体パッケージ1の加熱冷却に伴って、ダイパッド3と封止樹脂7とが前記周縁に沿って相対的に膨張収縮しようとする際に、区画壁部16が変形することを防止できる。
具体的に説明すれば、係合穴形成工程において係合穴15を形成する際には、棒状ピンによって押圧されるダイパッド3部分が区画壁部16側に押し出されることで、区画壁部16を圧縮変形させることができるため、区画壁部16の剛性を向上させることが可能となる。
また、各凹部13は、平面視円弧形状に形成されるとしたが、少なくともダイパッド3の厚さ方向全体にわたってダイパッド3の側面3dに開口していれば、例えば多角形状等の任意の平面視形状を呈していてよい。ただし、凹部13は、その開口縁に凹部13の内部空間の一部を覆う鉤状突起14を有していることがより好ましい。
さらに、複数の凹部13や係合穴15は、上記実施形態のように配列されることに限らず、少なくとも半導体チップ2を囲むように配列されていれば、例えばダイパッド3の周縁全体にわたって形成されていてもよい。
さらに、複数の凹部13及び係合穴15は、上記実施形態のように同一のピッチで配列されてもよいが、例えば互いに異なるピッチで配列されても構わない。
なお、係合突起部17を形成するか否かは、係合穴15から凹部13の内面までの距離を調整することで選択できる。例えば、係合突起部17を形成する場合には、形成しない場合と比較して前記距離を小さく設定すればよい。
また、図示例の係合突起部17は、平面視円形状に形成された係合穴15と同心の平面視円弧状に形成されているが、前述したように、係合穴15は円形状に限らず、楕円形状、多角形状等の任意の平面視形状に形成されていてよいため、係合突起部17の平面視形状は、係合穴15の平面視形状に対応する相似形状に形成されることになる。
さらに、この係合突起部17は、同様にモールドロックを構成する係合穴15と同時に形成されるため、半導体パッケージ1の製造効率を低下させることなく、モールドロックの強化を図ることができる。
さらに、上記実施形態において、ダイパッド3の下面3bは、封止樹脂7の外側に露出するとしたが、例えば封止樹脂7によって覆われていてもよい。すなわち、封止樹脂7は例えばダイパッド3全体を埋設していてもよい。
2 半導体チップ
3 ダイパッド
3a 上面
3b 下面
3d 側面
4 連結リード
5 リード
6 接続子
7 封止樹脂
11 半田
13 凹部
15 係合穴
17 係合突起部
Claims (4)
- 板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備え、
前記ダイパッドに、その厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部と、前記上面から前記ダイパッドの厚さ方向に窪むと共に前記凹部に対して前記上面の周縁よりも内側に間隔をあけて配される有底の係合穴とが形成され、
前記凹部及び前記係合穴が、それぞれ前記上面の周縁に沿って複数配列され、
前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、
前記凹部と前記係合穴とが、前記周縁に沿って交互に並べられていることを特徴とする半導体パッケージ。 - 前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、
前記ダイパッドの上面に開口する前記凹部の開口縁には、前記係合穴形成時における前記ダイパッドの押圧に伴って前記凹部の内面から前記ダイパッドの側方に突出する係合突起部が形成されていることを特徴とする請求項1に記載の半導体パッケージ。 - 板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、
前記ダイパッドの厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部を、前記上面の周縁に沿って複数配列させるように形成する凹部形成工程と、
前記ダイパッドの上面から窪む有底の係合穴を、前記凹部に対して前記上面の周縁よりも内側に間隔をあけた状態で、前記上面の周縁に沿って複数配列させるように形成する係合穴形成工程とを備え、
前記係合穴形成工程が、前記凹部形成工程の後に実施され、
当該係合穴形成工程において、前記凹部と前記係合穴とが前記周縁に沿って交互に並べられるように前記係合穴が形成されることを特徴とする半導体パッケージの製造方法。 - 前記係合穴形成工程において、前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記係合穴、及び、前記凹部の内面から前記ダイパッドの側方に突出する係合突起部を同時に形成することを特徴とする請求項3に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227056A JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227056A JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077286A JP2011077286A (ja) | 2011-04-14 |
JP5401242B2 true JP5401242B2 (ja) | 2014-01-29 |
Family
ID=44020964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009227056A Expired - Fee Related JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5401242B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022138200A1 (ja) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | パワー半導体装置およびその製造方法ならびに電力変換装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123162A (ja) * | 1984-11-20 | 1986-06-11 | Toshiba Corp | 樹脂封止型半導体装置用リ−ドフレ−ム |
JP2569008B2 (ja) * | 1986-04-25 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
JPS62276863A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 電子装置 |
JPH03205857A (ja) * | 1990-01-06 | 1991-09-09 | Fujitsu Ltd | 樹脂封止型電子部品 |
JP2857648B2 (ja) * | 1991-02-28 | 1999-02-17 | サンケン電気株式会社 | 電子部品の製造方法 |
JPH09116076A (ja) * | 1995-10-13 | 1997-05-02 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
JP3051376B2 (ja) * | 1998-08-24 | 2000-06-12 | 松下電子工業株式会社 | リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置 |
JP3748849B2 (ja) * | 2002-12-06 | 2006-02-22 | 三菱電機株式会社 | 樹脂封止型半導体装置 |
JP4537774B2 (ja) * | 2004-06-21 | 2010-09-08 | 日本インター株式会社 | リードフレームの製造方法 |
-
2009
- 2009-09-30 JP JP2009227056A patent/JP5401242B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011077286A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1905077B1 (en) | Semiconductor device | |
CN100446201C (zh) | 半导体器件 | |
EP2725610B1 (en) | Semiconductor device and method for producing semiconductor device | |
JP6874467B2 (ja) | 半導体装置とその製造方法 | |
JP5966979B2 (ja) | 半導体装置及びその製造方法 | |
TWI278980B (en) | Lead frame and semiconductor package therefor | |
US7952177B2 (en) | Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads | |
US20080191328A1 (en) | Surface Mount Electronic Component and Process for Manufacturing Same | |
KR101017533B1 (ko) | 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 | |
JP2017037898A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
CN103928353A (zh) | 无外引脚封装构造及其制造方法与导线框架 | |
EP1870929A2 (en) | Manufacturing method for a leadless multi-chip electronic module | |
KR20080076063A (ko) | 반도체 패키지용 리드프레임 | |
JP6155676B2 (ja) | 半導体装置及びその製造方法 | |
US9159676B2 (en) | Semiconductor module | |
JP5216735B2 (ja) | 半導体パッケージ | |
JP5401242B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5256177B2 (ja) | 半導体パッケージ | |
JP5793295B2 (ja) | 半導体装置 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP3934079B2 (ja) | 半導体装置 | |
JP2009289892A (ja) | かしめ結合リードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5401242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |