KR20080076063A - 반도체 패키지용 리드프레임 - Google Patents

반도체 패키지용 리드프레임 Download PDF

Info

Publication number
KR20080076063A
KR20080076063A KR1020070015494A KR20070015494A KR20080076063A KR 20080076063 A KR20080076063 A KR 20080076063A KR 1020070015494 A KR1020070015494 A KR 1020070015494A KR 20070015494 A KR20070015494 A KR 20070015494A KR 20080076063 A KR20080076063 A KR 20080076063A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
frame body
die pad
tie bar
Prior art date
Application number
KR1020070015494A
Other languages
English (en)
Inventor
김상규
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020070015494A priority Critical patent/KR20080076063A/ko
Publication of KR20080076063A publication Critical patent/KR20080076063A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지용 리드프레임에 관한 것으로, 본 발명에 따른 반도체 패키지용 리드프레임은, 리드프레임 본체와; 상기 리드프레임 본체에 소정 간격으로 배열되며 반도체 칩이 부착되는 복수개의 다이패드와; 상기 리드프레임 본체에 일체로 형성되며, 도전성의 와이어에 의해 상기 각각의 반도체 칩들과 전기적으로 연결되는 복수개의 리드와; 상기 다이패드들 사이에 형성되어 다이패드들을 일체로 연결하는 연결편과; 상기 리드프레임 본체와 상기 연결편을 일체로 연결하며 리드프레임 본체에 대해 다이패드를 연결하면서 지지하는 타이바를 포함하여 구성된 것을 특징으로 한다. 이러한 본 발명에 의하면, 타이바가 반도체 칩이 안착되는 다이패드에 직접 연결되지 않고 다이패드와 다이패드 사이를 연결해주는 연결편에 일체로 형성되어 리드프레임 본체와 다이패드를 연결하고 지지해주므로 다이패드의 인근에 리드를 연속으로 형성할 수 있게 되고, 따라서 반도체 칩과 전기적으로 연결되는 리드의 수를 증가시킬 수 있는 이점이 있다.
리드프레임, 타이바, 반도체 패키지

Description

반도체 패키지용 리드프레임{Lead Frame for Semiconductor Package}
도 1은 종래의 반도체 패키지용 리드프레임의 구성의 일례를 나타낸 평면도
도 2a는 도 1의 A-A' 선 단면도
도 2b는 도 1의 B-B' 선 단면도
도 3 내지 도 5는 도 1의 반도체 패키지용 리드프레임에서 반도체 패키지를 형성시키는 공정을 순차적으로 나타낸 것으로, 도 3은 디플래쉬(deflash) 공정을 나타내며, 도 4와 도 5는 싱귤레이션(singulation) 공정을 나타낸다.
도 6은 종래의 리드프레임에서 만들어진 반도체 패키지의 구성의 일례를 나타낸 평면도
도 7은 본 발명의 일 실시예에 따른 반도체 패키지용 리드프레임의 구성을 나타낸 평면도
도 8a는 도 7의 A-A' 선 단면도
도 8b는 도 7의 B-B' 선 단면도
도 9 내지 도 11은 본 발명에 따른 반도체 패키지용 리드프레임에서 반도체 패키지를 형성시키는 공정을 순차적으로 나타낸 것으로, 도 9는 디플래쉬(deflash) 공정을 나타내며, 도 10과 도 11은 댐바와 타이바 등을 제거하는 싱귤레이션(singulation) 공정을 나타낸다.
도 12는 본 발명의 리드프레임에서 만들어진 반도체 패키지의 구성의 일례를 나타낸 평면도
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 리드프레임 본체 20 : 다이패드
30 : 리드 40 : 결합부
42 : 체결공 50 : 타이바
60 : 연결편 80 : 댐바
C : 반도체 칩 M : 몰드
W : 와이어 T1~T4 : 펀치
본 발명은 반도체 패키지용 리드프레임에 관한 것으로, 더욱 상세하게는 반도체 칩(chip)을 패키징하여 반도체 패키지를 제조할 때 사용되는 리드프레임에 관한 것이다.
일반적으로, 반도체 패키지는 실리콘으로 된 반도체 기판 상에 트랜지스터 및 커패시터 등과 같은 고집적 회로가 형성된 반도체 칩(chip)을 내장하고, 상기 반도체 칩을 리드프레임 상에 부착시킨 후 와이어 본딩 공정을 통해 반도체 칩을 리드프레임의 리드와 연결하여 통전시키고, 반도체 기판의 상면에 에폭시 수지로 몰드를 형성함으로써 제조된다.
상술한 것과 같이, 리드프레임은 반도체 칩의 패키지 작업에 사용되는 금속 구조물로서, 첨부된 도면의 도 1과 도 2a 및 도 2b에 도시된 것과 같이, 일반적인 리드프레임은, 리드프레임 본체(1)와, 이 리드프레임 본체(1)에 형성된 다이패드(2)와, 상기 다이패드(2)에 일체로 형성되어 싱귤레이션 작업 후 PCB 등에 스크류 결합되는 결합부(4) 등으로 구성된다.
상기 다이패드(2)는 반도체 칩(C)이 부착되는 부분으로, 리드프레임 본체(1)로부터 연장된 타이바(5)(tie-bar)에 의해 일체로 연결되어 지지된다. 또한, 상기 리드프레임 본체(1)에는 상기 타이바(5)의 양측으로 복수개(이 실시예에서 2개씩)의 리드(3)가 형성된다. 상기 리드(3)와 타이바(5)들은 댐바(8)(dambar)에 의해 일체로 연결된다. 그리고, 상기 각 결합부(4)들은 복수개의 연결편(6)에 의해 인근 결합부(4)들과 일체로 연결된다.
상기와 같이 구성된 리드프레임을 통해 반도체 패키지가 제조되는 과정을 간략히 설명하면 다음과 같다.
먼저, 리드프레임의 다이패드(2)에 반도체 칩(C)이 부착된다. 그리고, 와이어 본딩 공정을 통해 반도체 칩(C)과 리드(3)들이 도전성 와이어(W)로 연결된다. 이어서, 몰딩 공정을 통해 상기 다이패드(2)의 외측으로 몰드 수지가 공급되어 다이패드(2)와 반도체 칩(C)이 몰드(M)에 의해 둘러싸여 밀봉(encapsulation)된다.
다음으로, 도 3에 도시된 것과 같이 각각의 몰드(M)와 몰드(M) 사이에 펀치(T)로 펀칭하여 몰딩 공정시 몰드의 외면에 형성된 정크(junk)를 제거하는 디플 래쉬(deflash) 공정을 수행한다.
그리고, 도 4에 도시된 것처럼 펀치(T)로 각각의 리드(3) 및 타이바(5) 사이의 댐바(8)를 제거하여 리드(3)와 타이바(5)들을 분리시킨다. 그런 다음, 도 5에 도시된 것처럼, 상기 리드프레임 본체(1)와 리드(3) 및 타이바(5)를 연결해주는 부분을 펀치(T)로 끊어 내고, 각 연결편(6)들을 펀치(T)로 끊어 냄으로써 리드프레임 상의 각 반도체 패키지들을 개별화시키는 싱귤레이션(singulation) 공정을 수행한다.
도 6은 상기와 같은 일련의 과정을 통해 완성된 반도체 패키지(P)를 나타낸다. 이 반도체 패키지(P)의 타이바(5)는 상기 싱귤레이션 공정을 수행하는 도중 리드프레임에서 제거될 수도 있지만, 도 6에 도시된 것처럼 반도체 패키지(P)에서 제거되지 않고, PCB에 실장될 때 PCB 면에 전기적으로 연결되지 않고 PCB에 대해 반도체 패키지(P)를 지지하는 기능을 수행할 수도 있을 것이다.
하지만, 상기와 같은 종래의 리드프레임은 상기 다이패드(2)를 리드프레임 본체(1)와 일체로 연결하며 지지하기 위한 타이바(5)가 상기 리드(3) 사이에 위치하거나 리드(3)의 일측에 위치하게 되므로, 상기 타이바(5)로 인하여 리드(3) 수가 제한되며, 반도체 패키지의 기능을 확대시키는데 장애가 되는 문제가 있다.
특히, 최근들어 반도체 칩의 집적도가 높아짐에 따라 반도체 칩을 외부와 전기적으로 연결시키기 위한 리드의 수의 증가가 절실히 요구되는데, 종래의 리드프레임은 상술한 것처럼 타이바가 리드의 인근에서 다이패드와 연결되는 구조이기 때문에 타이바가 차지하는 면적으로 인하여 리드의 수를 증가시키는데 한계가 있었 다.
또한, 종래의 리드프레임은 싱귤레이션 공정에서 상기 타이바를 펀치로 제거하는 경우, 타이바 부분이 완전히 제거되지 않고 몰드의 측면에 남아 버어(burr)가 발생하거나, 타이바를 제거하는 과정에서 펀치와 타이바 간의 전단력에 의해 몰드가 손상되어 이 손상된 부분을 통해 수분이 침투하고, 이로 인해 전기적 특성이 저해되는 등의 문제가 발생할 수 있는 문제도 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 반도체 칩과 대응하여 연결되는 리드의 수를 증가시킬 수 있으며, 타이바 제거 과정에서 반도체 패키지의 몰드에 전혀 영향을 주지 않는 반도체 패키지용 리드프레임을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 리드프레임 본체와; 상기 리드프레임 본체에 소정 간격으로 배열되며 반도체 칩이 부착되는 복수개의 다이패드와; 상기 리드프레임 본체에 일체로 형성되며, 도전성의 와이어에 의해 상기 각각의 반도체 칩들과 전기적으로 연결되는 복수개의 리드와; 상기 다이패드들 사이에 형성되어 다이패드들을 일체로 연결하는 연결편과; 상기 리드프레임 본체와 상기 연결편을 일체로 연결하며 리드프레임 본체에 대해 다이패드를 연결하면서 지지하는 타이바를 포함하여 구성된 반도체 패키지용 리드프레임을 제공한다.
이러한 본 발명에 의하면, 타이바가 반도체 칩이 안착되는 다이패드에 직접 연결되지 않고 다이패드와 다이패드 사이를 연결해주는 연결편에 일체로 형성되어 리드프레임 본체와 다이패드를 연결하고 지지해주므로 다이패드의 인근에 리드를 연속으로 형성할 수 있게 되고, 따라서 반도체 칩과 전기적으로 연결되는 리드의 수를 증가시킬 수 있는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지용 리드프레임의 바람직한 실시예를 상세히 설명한다.
도 7과 도 8a 및 도 8b를 참조하면, 본 발명에 따른 리드프레임은, 기다란 판상의 리드프레임 본체(10)와, 이 리드프레임 본체(10)에 일정 간격으로 배열된 복수개의 다이패드(20)들을 구비한다. 그리고, 상기 리드프레임 본체(10)에는 상기 각각의 다이패드(20) 쪽으로 연장되는 복수개(이 실시예에서 각 다이패드에 대해 3개씩 연결됨)의 리드(30)가 형성된다. 상기 리드(30)들은 끝단부가 다이패드(20)와 인접하도록 형성되며, 각각의 리드(30)들은 댐바(80)(dambar)에 의해 서로 일체로 연결된다.
상기 다이패드(20)는 반도체 칩(C)이 부착되는 부분으로, 각 다이패드(20)의 일측에는 싱귤레이션 작업 후 반도체 패키지(P)(도 12참조)를 PCB 등의 회로기판에 스크류 결합시키기 위한 결합부(40)가 일체로 형성된다.
상기 결합부(40)는 몰드(M)가 형성되지 않는 비몰드부로서, 중앙부에는 스크류 체결을 위한 체결홀(42)이 형성되어 있으며, 전술한 것처럼 개별화된 반도체 패키지를 회로기판 상에 고정시키는 역할과 함께 히트싱크(heat sink)로서의 기능도 할 수 있다.
그리고, 상기 각 결합부(40)의 일측에는 각각의 결합부(40)들을 연결하는 연결편(60)이 일체로 형성된다.
상기 다이패드(20)와 다이패드(20) 사이에는 리드프레임 본체(10)로부터 상기 연결편(60)으로 연장되어 리드프레임 본체(10)와 연결편(60)을 일체로 연결하는 타이바(50)(tie-bar)가 형성된다. 이와 같이 상기 타이바(50)는 리드프레임 본체(10)와 연결편(60)을 연결함으로써 결과적으로 리드프레임 본체(10)에 대해 상기 다이패드(20)들을 연결하며 지지하는 기능을 수행하게 되는 것이다.
이 실시예에서 상기 타이바(50)는 모든 다이패드(20)들 사이에 형성되지 않고, 두칸 간격으로 건너뛰어 형성되면서 하나의 타이바(50)가 2개의 다이패드(20)를 동시에 리드프레임 본체(10)에 연결시키며 지지하도록 되어 있다. 물론, 이와 다르게 타이바(50)가 모든 다이패드(20)들 사이에 형성될 수도 있을 것이다.
상기와 같이 구성된 본 발명의 리드프레임을 통해 반도체 패키지가 제조되는 과정을 설명하면 다음과 같다.
먼저, 리드프레임의 다이패드(20)에 반도체 칩(C)이 부착된다. 그리고, 와이어 본딩 공정을 통해 반도체 칩(C)과 리드(30)들이 도전성 와이어(W)로 연결된다. 이어서, 몰딩 공정을 통해 상기 다이패드(20)의 외측으로 몰드 수지가 공급되어 다이패드(20)와 반도체 칩(C)이 몰드(M)에 의해 둘러싸여 밀봉(encapsulation)된다.
다음으로, 도 9에 도시된 것과 같이 각각의 몰드(M)와 몰드(M) 사이를 펀치(T1)로 펀칭하여 몰딩 공정시 몰드(M)의 외면에 형성된 정크(junk)를 제거하는 디플래쉬(deflash) 공정이 수행된다.
그리고, 도 10에 도시된 것처럼 펀치(T2)로 각각의 리드(30) 사이의 댐바(80)를 펀칭하여 제거함으로써 리드(30)들을 서로 분리시킨다. 그런 다음, 도 11에 도시된 것처럼, 펀치(T3)로 상기 리드프레임 본체(10)와 리드(30)의 일측 단부를 연결하여 주는 부분을 분리시켜 리드(30)들을 리드프레임 본체(10)로부터 완전히 분리시킨다. 이와 더불어, 펀치(T4)로 각 다이패드(20) 사이의 연결편(60)과 타이바(50)들을 펀칭하여 각 연결편(60)과 타이바(50)들을 동시에 제거한다.
이로써 도 12에 도시된 것과 같이 리드프레임 상의 각 반도체 패키지(P)들이 완전히 분리되어 개별화된다. 이 때, 분리된 반도체 패키지(P)는 타이바(50)가 완전히 제거되고 몰드(M)의 외측에 리드(30)와 결합부(40)가 외부로 노출된 형태를 갖게 된다.
상기 리드(30)는 싱귤레이션 공정 후 원형 그대로 PCB에 실장되어 전기적으로 연결될 수도 있으며, 포밍 공정(forming)을 거쳐 소정의 형태로 성형된 다음 PCB에서 전기적으로 연결될 수도 있다.
이와 같이 본 발명에 따르면, 타이바가 반도체 칩이 안착되는 다이패드에 직접 연결되지 않고 다이패드와 다이패드 사이를 연결해주는 연결편에 일체로 형성되어 리드프레임 본체와 다이패드를 연결하고 지지해주므로 다이패드의 인근에 리드를 연속으로 형성할 수 있게 되고, 따라서 반도체 칩과 전기적으로 연결되는 리드의 수를 증가시킬 수 있고, 반도체 패키지의 전기적 성능 향상을 도모할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 리드프레임에 반도체 칩을 부착시키고 타이바를 끊어내어 반도체 패키지를 개별화시킬 때, 타이바가 다이패드 이외의 부분에 연결되어 있으므로 반도체 패키지의 몰드에 버어(burr) 등이 발생하거나 몰드가 손상되는 등의 문제가 발생하지 않게 된다. 따라서, 몰드 손상에 의한 수분 침투 등이 방지되고, 전기적 특성이 저해되는 현상이 없게 된다.

Claims (5)

  1. 리드프레임 본체와;
    상기 리드프레임 본체에 소정 간격으로 배열되며 반도체 칩이 부착되는 복수개의 다이패드와;
    상기 리드프레임 본체에 일체로 형성되며, 도전성의 와이어에 의해 상기 각각의 반도체 칩들과 전기적으로 연결되는 복수개의 리드와;
    상기 다이패드들 사이에 형성되어 다이패드들을 일체로 연결하는 연결편과;
    상기 리드프레임 본체와 상기 연결편을 일체로 연결하며 리드프레임 본체에 대해 다이패드를 연결하면서 지지하는 타이바를 포함하여 구성된 반도체 패키지용 리드프레임.
  2. 제 1항에 있어서, 상기 각 다이패드의 일측에 몰드에 의해 밀봉되지 않는 비몰드부가 일체로 형성되며, 상기 연결편은 상기 비몰드부에 일체로 형성된 것을 특징으로 하는 반도체 패키지용 리드프레임.
  3. 제 2항에 있어서, 상기 비몰드부는 개별화된 반도체 패키지가 회로기판에 실장될 때 반도체 패키지를 회로기판에 일체로 결합시키기 위한 결합부인 것을 특징으로 하는 반도체 패키지용 리드프레임.
  4. 제 1항 또는 제 2항에 있어서, 상기 타이바는 다이패드와 다이패드 사이에 형성되어, 리드프레임 본체에 대해 2개의 다이패드를 동시에 연결하도록 된 것을 특징으로 하는 반도체 패키지용 리드프레임.
  5. 제 1항 또는 제 2항에 있어서, 상기 타이바와 연결편은 리드프레임의 싱귤레이션 공정시 함께 제거되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
KR1020070015494A 2007-02-14 2007-02-14 반도체 패키지용 리드프레임 KR20080076063A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070015494A KR20080076063A (ko) 2007-02-14 2007-02-14 반도체 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015494A KR20080076063A (ko) 2007-02-14 2007-02-14 반도체 패키지용 리드프레임

Publications (1)

Publication Number Publication Date
KR20080076063A true KR20080076063A (ko) 2008-08-20

Family

ID=39879387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015494A KR20080076063A (ko) 2007-02-14 2007-02-14 반도체 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR20080076063A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
CN103617988A (zh) * 2013-11-21 2014-03-05 沈健 一种厚薄料的塑封引线框架脚
CN103617990A (zh) * 2013-11-21 2014-03-05 沈健 一种双排的塑封引线框架
CN103617987A (zh) * 2013-11-08 2014-03-05 张轩 一种用于小功率电器的塑封引线框架
CN103617981A (zh) * 2013-11-08 2014-03-05 张轩 一种头部开口的塑封引线框架
CN103617986A (zh) * 2013-11-08 2014-03-05 张轩 一种快速散热的塑封引线框架
CN103928428A (zh) * 2014-03-28 2014-07-16 张轩 一种用于小功率电器的引线框架
CN103928429A (zh) * 2014-03-28 2014-07-16 张轩 一种带有分体散热片的引线框架
CN103928426A (zh) * 2014-03-28 2014-07-16 张轩 一种引线框架

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
CN103617987A (zh) * 2013-11-08 2014-03-05 张轩 一种用于小功率电器的塑封引线框架
CN103617981A (zh) * 2013-11-08 2014-03-05 张轩 一种头部开口的塑封引线框架
CN103617986A (zh) * 2013-11-08 2014-03-05 张轩 一种快速散热的塑封引线框架
CN103617988A (zh) * 2013-11-21 2014-03-05 沈健 一种厚薄料的塑封引线框架脚
CN103617990A (zh) * 2013-11-21 2014-03-05 沈健 一种双排的塑封引线框架
CN103928428A (zh) * 2014-03-28 2014-07-16 张轩 一种用于小功率电器的引线框架
CN103928429A (zh) * 2014-03-28 2014-07-16 张轩 一种带有分体散热片的引线框架
CN103928426A (zh) * 2014-03-28 2014-07-16 张轩 一种引线框架

Similar Documents

Publication Publication Date Title
KR20080076063A (ko) 반도체 패키지용 리드프레임
US6917097B2 (en) Dual gauge leadframe
US7838973B2 (en) Semiconductor device
US6927483B1 (en) Semiconductor package exhibiting efficient lead placement
US6611047B2 (en) Semiconductor package with singulation crease
US6683368B1 (en) Lead frame design for chip scale package
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20110263077A1 (en) Method of assembling semiconductor devices including saw singulation
US20080283980A1 (en) Lead frame for semiconductor package
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9355944B1 (en) Semiconductor device and lead frame having vertical connection bars
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
CN211125636U (zh) 半导体封装件
KR20170085499A (ko) 개선된 컨택 핀들을 구비한 플랫 노―리드 패키지
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
EP1856738A1 (en) An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
US7618845B2 (en) Fabrication of an integrated circuit package
US11569152B2 (en) Electronic device with lead pitch gap
US8643156B2 (en) Lead frame for assembling semiconductor device
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架
US9449901B1 (en) Lead frame with deflecting tie bar for IC package
US12009286B2 (en) Methods of forming packaged semiconductor devices and leadframes for semiconductor device packages
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee