JP2011077286A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2011077286A JP2011077286A JP2009227056A JP2009227056A JP2011077286A JP 2011077286 A JP2011077286 A JP 2011077286A JP 2009227056 A JP2009227056 A JP 2009227056A JP 2009227056 A JP2009227056 A JP 2009227056A JP 2011077286 A JP2011077286 A JP 2011077286A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- recess
- semiconductor package
- sealing resin
- engagement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半田を介して半導体チップをダイパッドの上面に接合した状態で封止樹脂により封止した半導体パッケージにおいて、ダイパッドと半導体チップとの剥離を防止する。
【解決手段】ダイパッド３に、その厚さ方向に貫通すると共に前記ダイパッド３の側面３ｄに開口する凹部１３と、前記ダイパッド３の上面３ａから前記ダイパッド３の厚さ方向に窪むと共に前記凹部１３に対して前記上面３ａの周縁よりも内側に間隔をあけて配される有底の係合穴１５とが形成され、前記凹部１３及び前記係合穴１５が、それぞれ前記上面３ａの周縁に沿って複数配列されている半導体パッケージを提供する。
【選択図】図３
【解決手段】ダイパッド３に、その厚さ方向に貫通すると共に前記ダイパッド３の側面３ｄに開口する凹部１３と、前記ダイパッド３の上面３ａから前記ダイパッド３の厚さ方向に窪むと共に前記凹部１３に対して前記上面３ａの周縁よりも内側に間隔をあけて配される有底の係合穴１５とが形成され、前記凹部１３及び前記係合穴１５が、それぞれ前記上面３ａの周縁に沿って複数配列されている半導体パッケージを提供する。
【選択図】図３
Description
この発明は、樹脂封止型の半導体パッケージ及びその製造方法に関する。
従来の半導体パッケージとしては、例えば図８に示すように、半導体チップ（半導体素子）１０１を半田により板状に形成された金属製のダイパッド（素子搭載部）１０２の上面に固定し、これら半導体チップ１０１及びダイパッド１０２を封止樹脂１０３により封止したものがある（例えば、特許文献１参照）。なお、この種の半導体パッケージには、半導体チップ１０１において生じた熱を効率よく外方に放熱するために、ダイパッド１０２の下面を封止樹脂１０３から外方に露出させたものもある。
ところで、上記構成の半導体パッケージに対して熱サイクル試験や熱疲労試験あるいは吸湿リフローを実施する等して、半導体パッケージを加熱冷却すると、板状のダイパッド１０２と封止樹脂１０３との材質の違いに基づく両者間の熱膨張係数や熱伝導率の差によって、半導体チップ１０１とダイパッド１０２とが剥離しまう虞がある。具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド１０２の上面に沿う方向に膨張収縮する量の差がダイパッド１０２と封止樹脂１０３との間で特に大きくなるため、半導体チップ１０１とダイパッド１０２とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ１０１とダイパッド１０２とが剥離する。この剥離現象は、ダイパッド１０２の下面が外方に露出する構成の半導体パッケージにおいて特に生じ易い。
この課題に対して、従来の半導体パッケージでは、ダイパッド１０２にその側面から窪む凹部（切欠部）１０４を形成し、この凹部１０４内に封止樹脂１０３を入り込ませることでダイパッド１０２と封止樹脂１０３とを係合させている。このように構成することで、半導体パッケージが加熱冷却された際に、ダイパッド１０２と封止樹脂１０３との間の熱膨張係数や熱伝導率の差に基づいて、ダイパッド１０２と封止樹脂１０３とがダイパッド１０２の面方向に沿って相対移動することを抑制している。
また、ダイパッド１０２と封止樹脂１０３との相対的な移動を防止するためには、上述した凹部１０４をダイパッド１０２の上面の周縁に沿って多数配列して、ダイパッド１０２と封止樹脂１０３との係合箇所を増加させることが考えられる。
また、ダイパッド１０２と封止樹脂１０３との相対的な移動を防止するためには、上述した凹部１０４をダイパッド１０２の上面の周縁に沿って多数配列して、ダイパッド１０２と封止樹脂１０３との係合箇所を増加させることが考えられる。
しかしながら、凹部１０４の数を増やして凹部１０４同士の間隔が小さくなると、凹部１０４間を隔てる壁部の厚みが薄くなるため、前述したように、半導体パッケージの加熱冷却に伴って前記周縁に沿ってダイパッド１０２と封止樹脂１０３とが相対的に膨張収縮しようとすると、前述した壁部に応力が集中して変形する虞がある。すなわち、凹部１０４がダイパッド１０２と封止樹脂１０３との相対的な移動を抑制する役割を果たさなくなる虞がある。言い換えれば、ダイパッド１０２の面方向に沿うダイパッド１０２と封止樹脂１０３との相対的な移動を規制するモールドロックの強化を図ることができない、という問題が生じる。
本発明は、上述した事情に鑑みたものであって、ダイパッドと封止樹脂との相対的な移動を規制するモールドロックの強化を図って、ダイパッドと封止樹脂や半導体チップとの剥離防止を図ることができる半導体パッケージ及びその製造方法を提供することを目的とする。
この課題を解決するために、本発明の半導体パッケージは、板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備え、前記ダイパッドに、その厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部と、前記上面から前記ダイパッドの厚さ方向に窪むと共に前記凹部に対して前記上面の周縁よりも内側に間隔をあけて配される有底の係合穴とが形成され、前記凹部及び前記係合穴が、それぞれ前記上面の周縁に沿って複数配列されていることを特徴とする。
本発明の半導体パッケージにおいては、ダイパッドの各凹部及び係合穴に封止樹脂が入り込むことで、ダイパッドと封止樹脂とが係合している。
ここで、複数の係合穴はダイパッドの上面の周縁に沿って配列されていることから、これら複数の係合穴の近傍の封止樹脂が、ダイパッドに対して前記周縁に沿って相対的に移動することを特に抑制できる。このため、複数の係合穴を複数の凹部の近傍に配置することで、凹部内に入り込んだ封止樹脂が前記周縁に沿って相対的に移動することも抑制できる。
ここで、複数の係合穴はダイパッドの上面の周縁に沿って配列されていることから、これら複数の係合穴の近傍の封止樹脂が、ダイパッドに対して前記周縁に沿って相対的に移動することを特に抑制できる。このため、複数の係合穴を複数の凹部の近傍に配置することで、凹部内に入り込んだ封止樹脂が前記周縁に沿って相対的に移動することも抑制できる。
以上のことから、凹部を前記周縁に沿って多数配列することで凹部間を隔てる壁部（区画壁部）が薄くなったとしても、半導体パッケージの加熱冷却に伴って、ダイパッドと封止樹脂とが前記周縁に沿って相対的に膨張収縮しようとする際に、区画壁部が変形することを防止できる。
したがって、前記周縁に沿って配列される凹部の数を増やすことで、ダイパッドと封止樹脂との係合箇所を実質的に増加することが可能となり、これに伴って、ダイパッドの面方向に沿うダイパッドと封止樹脂との相対的な移動を抑えるモールドロックの強化を図ることができる。
したがって、前記周縁に沿って配列される凹部の数を増やすことで、ダイパッドと封止樹脂との係合箇所を実質的に増加することが可能となり、これに伴って、ダイパッドの面方向に沿うダイパッドと封止樹脂との相対的な移動を抑えるモールドロックの強化を図ることができる。
そして、前記半導体パッケージにおいては、前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、前記凹部と前記係合穴とが、前記周縁に沿って交互に並べられていることが好ましい。
この構成では、係合穴が凹部間を隔てる区画壁部に対して前記周縁の内側に隣り合うように形成されるため、区画壁部の剛性を向上させて、その変形をより確実に防止することができる。すなわち、係合穴を形成する際には、押圧されるダイパッド部分が区画壁部側に押し出されることで、区画壁部を圧縮変形させることができるため、区画壁部の剛性を向上させることが可能となる。
また、前記半導体パッケージにおいては、前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、前記ダイパッドの上面に開口する前記凹部の開口縁には、前記係合穴形成時における前記ダイパッドの押圧に伴って前記凹部の内面から前記ダイパッドの側方に突出する係合突起部が形成されていることが好ましい。
なお、この係合突起部は、ダイパッドの上面に連なるように凹部の内面から突出する。
なお、この係合突起部は、ダイパッドの上面に連なるように凹部の内面から突出する。
この半導体パッケージによれば、ダイパッドの凹部に入り込んだ封止樹脂が、係合突起部とダイパッドの厚さ方向に係合するため、例えばダイパッドの下面が封止樹脂の外側に露出していても、封止樹脂に対してダイパッドがその下面側に剥離することを確実に防止できる。すなわち、この構成においては、係合突起部が封止樹脂に対するダイパッドの厚さ方向への移動を抑えるモールドロックとして機能するため、ダイパッドと封止樹脂との剥離を防止できる。
さらに、この係合突起部は、同様にモールドロックを構成する係合穴と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
さらに、この係合突起部は、同様にモールドロックを構成する係合穴と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
そして、本発明に係る半導体パッケージの製造方法は、板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、前記ダイパッドの厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部を、前記上面の周縁に沿って複数配列させるように形成する凹部形成工程と、前記ダイパッドの上面から窪む有底の係合穴を、前記凹部に対して前記上面の周縁よりも内側に間隔をあけた状態で、前記上面の周縁に沿って複数配列させるように形成する係合穴形成工程とを備えることを特徴とする。
このように製造することで、前述した半導体パッケージを得ることができる。
このように製造することで、前述した半導体パッケージを得ることができる。
また、前記半導体パッケージの製造方法においては、前記係合穴形成工程が、前記凹部形成工程の後に実施され、当該係合穴形成工程において、前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記係合穴、及び、前記凹部の内面から前記ダイパッドの側方に突出する係合突起部を同時に形成することが好ましい。
この製造方法によれば、前述したモールドロックとして機能する係合突起部が、同様にモールドロックを構成する係合穴と同時に形成されるため、半導体パッケージの製造効率を低下させることなく、モールドロックの強化を図ることができる。
本発明によれば、ダイパッドの上面から窪む係合穴をダイパッド上面の周縁に沿って複数配列することで、隣り合う凹部間を隔てる区画壁部の変形を防止できるため、ダイパッド上面の周縁に沿って配列される凹部の数を増やすことでダイパッドと封止樹脂との係合箇所を実質的に増加させて、ダイパッドの面方向に沿うダイパッドと封止樹脂との相対的な移動を抑制するモールドロックの強化を図ることが可能となる。したがって、半導体チップとダイパッドとの剥離防止を図ることが可能となり、半導体パッケージの信頼性向上を図ることができる。
以下、図１〜４を参照して本発明の一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、ダイパッド３、連結リード４、リード５及び接続子６を封止樹脂７により封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
ダイパッド３、連結リード４及びリード５は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、ダイパッド３、連結リード４、リード５及び接続子６を封止樹脂７により封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
ダイパッド３、連結リード４及びリード５は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
ダイパッド３は平面視略矩形板状に形成され、その上面３ａの中央部には半田１１を介して半導体チップ２の下面２ｂが接合されている。これによって、半導体チップ２とダイパッド３とが電気的に接続されている。
そして、平面視矩形状に形成されたダイパッド３の一方の対辺に沿う方向（Ｘ軸方向）の一端部に、連結リード４が一体に連結されている。なお、図示例では、連結リード４がダイパッド３の一端部に位置するダイパッド３の辺（Ｙ軸方向に延びる一方の辺）の中間部分に連結されている。
そして、平面視矩形状に形成されたダイパッド３の一方の対辺に沿う方向（Ｘ軸方向）の一端部に、連結リード４が一体に連結されている。なお、図示例では、連結リード４がダイパッド３の一端部に位置するダイパッド３の辺（Ｙ軸方向に延びる一方の辺）の中間部分に連結されている。
以上のように大略構成されるダイパッド３には、図１〜４に示すように、その厚さ方向（Ｚ軸方向）に貫通すると共にダイパッド３の側面３ｄに開口する複数の凹部１３が形成されている。すなわち、各凹部１３は、ダイパッド３の側面３ｄからダイパッド３の面方向（ＸＹ平面に沿う方向）に窪むように形成されると共に、ダイパッド３の上面３ａ及び下面３ｂに開口している。
また、各凹部１３は、側面３ｄに対する凹部１３の開口長さが狭められた平面視Ｃ字状の円弧形状に形成されている。言い換えれば、凹部１３は、その開口縁に凹部１３の内部空間の一部を覆う鉤状突起１４を有して形成されている。
また、各凹部１３は、側面３ｄに対する凹部１３の開口長さが狭められた平面視Ｃ字状の円弧形状に形成されている。言い換えれば、凹部１３は、その開口縁に凹部１３の内部空間の一部を覆う鉤状突起１４を有して形成されている。
そして、複数の凹部１３は、ダイパッド３上に固定された半導体チップ２を囲むように、ダイパッド３の上面３ａの周縁に沿って互いに間隔をあけて配列されている。なお、本実施形態における凹部１３の配列について具体的に説明すれば、複数の凹部１３は、平面視矩形状に形成されたダイパッド３の四辺のうちＸ軸方向に延びるダイパッド３の一方の対辺、及び、連結リード４が連結されたダイパッド３の一端部側の辺のみに形成され、他端部側の辺には形成されていない。また、凹部１３は、ダイパッド３の一端部側の辺のうち連結リード４に連結された部分にも形成されていない。すなわち、本実施形態において、複数の凹部１３は、ダイパッド３上面３ａの周縁全体ではなく、半導体チップ２をダイパッド３の一方の対辺及び一端部側の辺の三方から囲むように、ダイパッド３の上面３ａの周縁において平面視コ字状に配列されている。
また、ダイパッド３には、その上面３ａからＺ軸方向に窪む有底の係合穴１５が複数形成されている。各係合穴１５は、平面視円形状に形成され、前述した凹部１３に対してダイパッド３上面３ａの周縁よりも内側に間隔をあけて配されている。
これら複数の係合穴１５は、凹部１３と同様に、半導体チップ２を囲むように、ダイパッド３の上面３ａの周縁に沿って互いに間隔をあけて配列されている。そして、本実施形態における複数の係合穴１５の配列についても、凹部１３の場合と同様に、ダイパッド３上面３ａの周縁全体ではなく、半導体チップ２をダイパッド３の一方の対辺及び一端部側の辺の三方から囲むように、ダイパッド３の上面３ａの周縁部分において平面視コ字状に配列されている。
以上のように形成される複数の凹部１３及び係合穴１５は、ダイパッド３上面３ａの周縁に沿って交互に並べられるように配置されている。すなわち、各係合穴１５が、配列された凹部１３間を隔てる壁部１６（区画壁部１６）に対して、ダイパッド３上面３ａの周縁の内側に（ＸＹ平面内においてダイパッド上面の辺に直交する方向に）隣り合うように配置されることになる。
これら複数の係合穴１５は、凹部１３と同様に、半導体チップ２を囲むように、ダイパッド３の上面３ａの周縁に沿って互いに間隔をあけて配列されている。そして、本実施形態における複数の係合穴１５の配列についても、凹部１３の場合と同様に、ダイパッド３上面３ａの周縁全体ではなく、半導体チップ２をダイパッド３の一方の対辺及び一端部側の辺の三方から囲むように、ダイパッド３の上面３ａの周縁部分において平面視コ字状に配列されている。
以上のように形成される複数の凹部１３及び係合穴１５は、ダイパッド３上面３ａの周縁に沿って交互に並べられるように配置されている。すなわち、各係合穴１５が、配列された凹部１３間を隔てる壁部１６（区画壁部１６）に対して、ダイパッド３上面３ａの周縁の内側に（ＸＹ平面内においてダイパッド上面の辺に直交する方向に）隣り合うように配置されることになる。
図１，２に示すように、連結リード４は、ダイパッド３と比較して細長い形状を呈しており、ダイパッド３の一端部から離れる方向（Ｙ軸負方向）に延長するように形成されている。また、連結リード４には折り曲げ加工が施されており、これによって、ダイパッド３の上面３ａが連結リード４やリード５よりも下方向（Ｚ軸負方向）にずらして配置されている。
リード５は、ダイパッド３の一端部に対して間隔をあけて複数（図示例では２つ）配されており、それぞれ連結リード４に平行してダイパッド３から離間するようにＹ軸負方向に延びている。
リード５は、ダイパッド３の一端部に対して間隔をあけて複数（図示例では２つ）配されており、それぞれ連結リード４に平行してダイパッド３から離間するようにＹ軸負方向に延びている。
各接続子６は、半導体チップ２上及びリード５上の両方に接合されており、これによって、半導体チップ２及びリード５が互いに電気接続されている。なお、接続子６は、図示例のようにボンディングワイヤによって構成されていてもよいが、例えば銅材等の板状部材によって構成されてもよい。そして、接続子６が板状部材からなる場合には、その両端が半田等の導電性接着剤を介して半導体チップ２やリード５に接合されればよい。
封止樹脂７は、半導体チップ２及び接続子６を埋設するように、ダイパッド３の上面３ａ及び側面３ｄ、並びに、連結リード４及びリード５の一部を封止している。なお、ダイパッド３の下面３ｂは封止樹脂７の外側に露出し、また、連結リード４及びリード５の延出方向先端側は封止樹脂７の外側に突出している。さらに、図示例では、ダイパッド３の他端部に位置するダイパッド３の側面３ｄも露出しているが、例えば封止樹脂７によって封止されていてもよい。
そして、封止樹脂７は、複数の凹部１３及び係合穴１５に入り込んでダイパッド３に係合している。
そして、封止樹脂７は、複数の凹部１３及び係合穴１５に入り込んでダイパッド３に係合している。
次に、上記構成の半導体パッケージ１を製造する方法について説明する。
半導体パッケージ１を製造する場合には、はじめに、ダイパッド３、連結リード４及びリード５を備えるリードフレームを用意する（フレーム準備工程）。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド３及び連結リード４とリード５とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード４に折り曲げ加工が施されており、これによって、ダイパッド３がリード５に対して下方にずらして配されている。
半導体パッケージ１を製造する場合には、はじめに、ダイパッド３、連結リード４及びリード５を備えるリードフレームを用意する（フレーム準備工程）。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド３及び連結リード４とリード５とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード４に折り曲げ加工が施されており、これによって、ダイパッド３がリード５に対して下方にずらして配されている。
さらに、このフレーム準備工程においては、例えばパンチング加工等により、ダイパッド３の厚さ方向に貫通すると共にダイパッド３の側面３ｄに開口する凹部１３を、ダイパッド３上面３ａの周縁に沿って複数配列させるように形成する（凹部形成工程）。なお、パンチング加工により凹部１３を形成する場合には、ダイパッド３の下面３ｂにバリが生じないように、ダイパッド３の下面３ｂ側から打ち抜くことが好ましい。
また、フレーム準備工程においては、ダイパッド３の上面３ａのうち凹部１３の形成位置に対して周縁よりも内側に間隔をあけた位置に、例えば不図示の棒状ピン等をＺ軸方向から押圧してダイパッド３を塑性変形させることで、ダイパッド３の上面３ａから窪む係合穴１５を、ダイパッド３上面３ａの周縁に沿って複数配列させるように形成する（係合穴形成工程）。
また、フレーム準備工程においては、ダイパッド３の上面３ａのうち凹部１３の形成位置に対して周縁よりも内側に間隔をあけた位置に、例えば不図示の棒状ピン等をＺ軸方向から押圧してダイパッド３を塑性変形させることで、ダイパッド３の上面３ａから窪む係合穴１５を、ダイパッド３上面３ａの周縁に沿って複数配列させるように形成する（係合穴形成工程）。
なお、棒状ピンは、平面視円形状の係合穴１５の内面に対応する先端部形状に形成されていればよい。
また、凹部１３や係合穴１５の形成は１つずつでもよいが、例えば複数の凹部１３や係合穴１５を同時に形成してもよい。
そして、上述した凹部形成工程及び係合穴形成工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。また、凹部形成工程及び係合穴形成工程は、少なくともプレス加工等によりダイパッド３や連結リード４、リード５を画成した後であれば、例えば連結リード４に対する折り曲げ加工の前後に実施されてもよいし、例えば同時に実施されても構わない。
また、凹部１３や係合穴１５の形成は１つずつでもよいが、例えば複数の凹部１３や係合穴１５を同時に形成してもよい。
そして、上述した凹部形成工程及び係合穴形成工程は、例えばいずれか一方を先に実施してもよいし、例えば同時に実施しても構わない。また、凹部形成工程及び係合穴形成工程は、少なくともプレス加工等によりダイパッド３や連結リード４、リード５を画成した後であれば、例えば連結リード４に対する折り曲げ加工の前後に実施されてもよいし、例えば同時に実施されても構わない。
上述したフレーム準備工程後には、半田１１を介してダイパッド３の上面３ａに半導体チップ２を接合するチップ搭載工程と、半導体チップ２及びリード５に接続子６の両端を接合して半導体チップ２とリード５とを電気接続する配線工程とを順番に実施する。その後、半導体チップ２、ダイパッド３、連結リード４、リード５及び接続子６を封止樹脂７により封止する（封止工程）。
封止工程においては、半導体チップ２及び接続子６が埋設されるようにダイパッド３の上面３ａ及び側面３ｄ、並びに、連結リード４及びリード５の一部を封止樹脂７により一括して封止する。また、封止樹脂７が、凹部１３及び係合穴１５に入り込むことで、ダイパッド３に係合する。なお、リードフレームのうち、連結リード４及びリード５の残部、並びに、不図示のフレーム枠は、封止樹脂７の外側に位置する。
最後に、フレーム枠を切り落とすようにリードフレームを切断する切断工程を実施することで、封止樹脂７の外側に突出するリード５と連結リード４とが電気的に絶縁され、半導体パッケージ１の製造が完了する。
封止工程においては、半導体チップ２及び接続子６が埋設されるようにダイパッド３の上面３ａ及び側面３ｄ、並びに、連結リード４及びリード５の一部を封止樹脂７により一括して封止する。また、封止樹脂７が、凹部１３及び係合穴１５に入り込むことで、ダイパッド３に係合する。なお、リードフレームのうち、連結リード４及びリード５の残部、並びに、不図示のフレーム枠は、封止樹脂７の外側に位置する。
最後に、フレーム枠を切り落とすようにリードフレームを切断する切断工程を実施することで、封止樹脂７の外側に突出するリード５と連結リード４とが電気的に絶縁され、半導体パッケージ１の製造が完了する。
以上のようにして製造される半導体パッケージ１によれば、複数の係合穴１５がダイパッド３の上面３ａの周縁に沿って配列されていることから、複数の係合穴１５の近傍の封止樹脂７が、ダイパッド３に対して前記周縁に沿って相対的に移動することを特に抑制できる。このため、複数の係合穴１５を複数の凹部１３の近傍に配置することで、凹部１３内に入り込んだ封止樹脂７が前記周縁に沿って相対的に移動することも抑制できる。
以上のことから、凹部１３を前記周縁に沿って多数配列することで区画壁部１６が薄くなったとしても、半導体パッケージ１の加熱冷却に伴って、ダイパッド３と封止樹脂７とが前記周縁に沿って相対的に膨張収縮しようとする際に、区画壁部１６が変形することを防止できる。
以上のことから、凹部１３を前記周縁に沿って多数配列することで区画壁部１６が薄くなったとしても、半導体パッケージ１の加熱冷却に伴って、ダイパッド３と封止樹脂７とが前記周縁に沿って相対的に膨張収縮しようとする際に、区画壁部１６が変形することを防止できる。
したがって、例えば図１に示すように、前記周縁に沿って配列される凹部１３の数を増やすことで、ダイパッド３と封止樹脂７との係合箇所を実質的に増加することが可能となり、これに伴って、ダイパッド３の面方向に沿うダイパッド３と封止樹脂７との相対的な移動を抑えるモールドロックの強化を図ることができる。そして、半導体パッケージ１が加熱冷却された際に半導体チップ２とダイパッド３との剥離防止を図ることができ、半導体パッケージ１の信頼性向上を図ることができる。
また、半導体パッケージ１によれば、係合穴１５が区画壁部１６に対してダイパッド３上面３ａの周縁の内側に隣り合うように形成されるため、区画壁部１６の剛性を向上させて、その変形をより確実に防止することができる。
具体的に説明すれば、係合穴形成工程において係合穴１５を形成する際には、棒状ピンによって押圧されるダイパッド３部分が区画壁部１６側に押し出されることで、区画壁部１６を圧縮変形させることができるため、区画壁部１６の剛性を向上させることが可能となる。
具体的に説明すれば、係合穴形成工程において係合穴１５を形成する際には、棒状ピンによって押圧されるダイパッド３部分が区画壁部１６側に押し出されることで、区画壁部１６を圧縮変形させることができるため、区画壁部１６の剛性を向上させることが可能となる。
なお、上記実施形態においては、各係合穴１５が平面視円形状に形成されているが、例えば楕円形状、多角形状等の任意の平面視形状に形成されていてよい。
また、各凹部１３は、平面視円弧形状に形成されるとしたが、少なくともダイパッド３の厚さ方向全体にわたってダイパッド３の側面３ｄに開口していれば、例えば多角形状等の任意の平面視形状を呈していてよい。ただし、凹部１３は、その開口縁に凹部１３の内部空間の一部を覆う鉤状突起１４を有していることがより好ましい。
さらに、複数の凹部１３や係合穴１５は、上記実施形態のように配列されることに限らず、少なくとも半導体チップ２を囲むように配列されていれば、例えばダイパッド３の周縁全体にわたって形成されていてもよい。
また、各凹部１３は、平面視円弧形状に形成されるとしたが、少なくともダイパッド３の厚さ方向全体にわたってダイパッド３の側面３ｄに開口していれば、例えば多角形状等の任意の平面視形状を呈していてよい。ただし、凹部１３は、その開口縁に凹部１３の内部空間の一部を覆う鉤状突起１４を有していることがより好ましい。
さらに、複数の凹部１３や係合穴１５は、上記実施形態のように配列されることに限らず、少なくとも半導体チップ２を囲むように配列されていれば、例えばダイパッド３の周縁全体にわたって形成されていてもよい。
また、複数の凹部１３及び係合穴１５は、ダイパッド３上面３ａの周縁に沿って交互に並べられることに限らず、例えば、ダイパッド３上面３ａの周縁に直交する方向に隣り合うように配置されてもよい。この場合には、複数の区画壁部１６及び係合穴１５が、ダイパッド３上面３ａの周縁に沿って交互に並べられることになる。
さらに、複数の凹部１３及び係合穴１５は、上記実施形態のように同一のピッチで配列されてもよいが、例えば互いに異なるピッチで配列されても構わない。
さらに、複数の凹部１３及び係合穴１５は、上記実施形態のように同一のピッチで配列されてもよいが、例えば互いに異なるピッチで配列されても構わない。
また、上記実施形態のダイパッド３には、モールドロックとして機能する凹部１３及び係合穴１５が形成されるとしたが、これに加えて、例えば図５，６に示すように、ダイパッド３の上面３ａに対する各凹部１３の開口縁に、各凹部１３の内面からダイパッド３の側方に突出する係合突起部１７が形成されてもよい。
この係合突起部１７は、凹部１３の形成後に係合穴１５の形成を実施すると共に、係合穴１５の形成時におけるダイパッド３の押圧に伴ってダイパッド３を塑性変形させることで形成することが可能である。具体的に説明すれば、上記実施形態と同様に、棒状ピンによる係合穴１５の形成時に、凹部１３の内面と係合穴１５との間のダイパッド３部分が、棒状ピンに押されて凹部１３の内面からダイパッド３の側方に張り出すように塑性変形することで、係合突起部１７として同時に形成される。したがって、係合突起部１７は、ダイパッド３の上面３ａに連なるように凹部１３の内面から突出することになる。
なお、係合突起部１７を形成するか否かは、係合穴１５から凹部１３の内面までの距離を調整することで選択できる。例えば、係合突起部１７を形成する場合には、形成しない場合と比較して前記距離を小さく設定すればよい。
なお、係合突起部１７を形成するか否かは、係合穴１５から凹部１３の内面までの距離を調整することで選択できる。例えば、係合突起部１７を形成する場合には、形成しない場合と比較して前記距離を小さく設定すればよい。
そして、図５，６においては、上記実施形態と同様に、複数の凹部１３及び係合穴１５がダイパッド３上面３ａの周縁に沿って交互に並べられているため、互いに隣り合う２つの係合穴１５の形成に伴って、これら２つの係合穴１５の近傍に位置する同一の凹部１３内に２つの係合突起部１７が形成されることになる。一方、凹部１３と係合穴１５とがダイパッド３上面３ａの周縁に直交する方向に隣り合うように配置される場合には、１つの係合穴１５の形成に伴ってこれに隣り合う凹部１３にのみ１つの係合突起部１７が形成されることになる。
また、図示例の係合突起部１７は、平面視円形状に形成された係合穴１５と同心の平面視円弧状に形成されているが、前述したように、係合穴１５は円形状に限らず、楕円形状、多角形状等の任意の平面視形状に形成されていてよいため、係合突起部１７の平面視形状は、係合穴１５の平面視形状に対応する相似形状に形成されることになる。
また、図示例の係合突起部１７は、平面視円形状に形成された係合穴１５と同心の平面視円弧状に形成されているが、前述したように、係合穴１５は円形状に限らず、楕円形状、多角形状等の任意の平面視形状に形成されていてよいため、係合突起部１７の平面視形状は、係合穴１５の平面視形状に対応する相似形状に形成されることになる。
このように係合突起部１７が形成されている場合には、ダイパッド３の凹部１３に入り込んだ封止樹脂７が、係合突起部１７とダイパッド３の厚さ方向（Ｚ軸方向）に係合するため、例えばダイパッド３の下面３ｂが封止樹脂７の外側に露出していても、封止樹脂７に対してダイパッド３がその下面３ｂ側（Ｚ軸負方向）に移動することを確実に防止できる。すなわち、この構成においては、係合突起部１７が封止樹脂７に対するダイパッド３の厚さ方向への移動を抑えるモールドロックとして機能するため、ダイパッド３と封止樹脂７との剥離を防止できる。
さらに、この係合突起部１７は、同様にモールドロックを構成する係合穴１５と同時に形成されるため、半導体パッケージ１の製造効率を低下させることなく、モールドロックの強化を図ることができる。
さらに、この係合突起部１７は、同様にモールドロックを構成する係合穴１５と同時に形成されるため、半導体パッケージ１の製造効率を低下させることなく、モールドロックの強化を図ることができる。
また、上記実施形態においては、ダイパッド３、連結リード４及びリード５が同一の厚みに設定されているが、例えば図７に示すように、ダイパッド３の厚みが、連結リード４やリード５よりも大きく設定されていてもよい。この場合、連結リード４の表面がダイパッド３の上面３ａに連なるように、連結リード４を上面３ａ側に寄せた位置に連結してもよい。また、例えばダイパッド３のうちＸ軸方向の他端部に、上面３ａよりも高さ位置を低く設定した段差面３ｃが形成されていてもよい。
さらに、上記実施形態において、ダイパッド３の下面３ｂは、封止樹脂７の外側に露出するとしたが、例えば封止樹脂７によって覆われていてもよい。すなわち、封止樹脂７は例えばダイパッド３全体を埋設していてもよい。
さらに、上記実施形態において、ダイパッド３の下面３ｂは、封止樹脂７の外側に露出するとしたが、例えば封止樹脂７によって覆われていてもよい。すなわち、封止樹脂７は例えばダイパッド３全体を埋設していてもよい。
そして、本発明の半導体パッケージは、上記実施形態のように上面２ａ及び下面２ｂに電極を有する半導体チップ２に限らず、例えば上面に複数の電極パッドを備えるＩＣやＬＳＩ等の半導体チップにも適用可能である。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１ 半導体パッケージ
２ 半導体チップ
３ ダイパッド
３ａ 上面
３ｂ 下面
３ｄ 側面
４ 連結リード
５ リード
６ 接続子
７ 封止樹脂
１１ 半田
１３ 凹部
１５ 係合穴
１７ 係合突起部
２ 半導体チップ
３ ダイパッド
３ａ 上面
３ｂ 下面
３ｄ 側面
４ 連結リード
５ リード
６ 接続子
７ 封止樹脂
１１ 半田
１３ 凹部
１５ 係合穴
１７ 係合突起部
Claims (5)
- 板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備え、
前記ダイパッドに、その厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部と、前記上面から前記ダイパッドの厚さ方向に窪むと共に前記凹部に対して前記上面の周縁よりも内側に間隔をあけて配される有底の係合穴とが形成され、
前記凹部及び前記係合穴が、それぞれ前記上面の周縁に沿って複数配列されていることを特徴とする半導体パッケージ。 - 前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、
前記凹部と前記係合穴とが、前記周縁に沿って交互に並べられていることを特徴とする請求項１に記載の半導体パッケージ。 - 前記係合穴が、前記周縁を前記ダイパッドの厚さ方向から押圧することで前記上面から窪むようにして形成され、
前記ダイパッドの上面に開口する前記凹部の開口縁には、前記係合穴形成時における前記ダイパッドの押圧に伴って前記凹部の内面から前記ダイパッドの側方に突出する係合突起部が形成されていることを特徴とする請求項１又は請求項２に記載の半導体パッケージ。 - 板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、これらダイパッド及び半導体チップを封止する封止樹脂とを備える半導体パッケージの製造方法であって、
前記ダイパッドの厚さ方向に貫通すると共に前記ダイパッドの側面に開口する凹部を、前記上面の周縁に沿って複数配列させるように形成する凹部形成工程と、
前記ダイパッドの上面から窪む有底の係合穴を、前記凹部に対して前記上面の周縁よりも内側に間隔をあけた状態で、前記上面の周縁に沿って複数配列させるように形成する係合穴形成工程とを備えることを特徴とする半導体パッケージの製造方法。 - 前記係合穴形成工程が、前記凹部形成工程の後に実施され、
当該係合穴形成工程において、前記ダイパッドの上面の周縁を前記ダイパッドの厚さ方向から押圧することで、前記係合穴、及び、前記凹部の内面から前記ダイパッドの側方に突出する係合突起部を同時に形成することを特徴とする請求項４に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009227056A JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009227056A JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077286A true JP2011077286A (ja) | 2011-04-14 |
| JP5401242B2 JP5401242B2 (ja) | 2014-01-29 |
Family
ID=44020964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009227056A Expired - Fee Related JP5401242B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5401242B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022138200A1 (ja) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | パワー半導体装置およびその製造方法ならびに電力変換装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123162A (ja) * | 1984-11-20 | 1986-06-11 | Toshiba Corp | 樹脂封止型半導体装置用リ−ドフレ−ム |
| JPS62252159A (ja) * | 1986-04-25 | 1987-11-02 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
| JPS62276863A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 電子装置 |
| JPH03205857A (ja) * | 1990-01-06 | 1991-09-09 | Fujitsu Ltd | 樹脂封止型電子部品 |
| JPH05235228A (ja) * | 1991-02-28 | 1993-09-10 | Sanken Electric Co Ltd | 電子部品の製造方法 |
| JPH09116076A (ja) * | 1995-10-13 | 1997-05-02 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
| JP2000068432A (ja) * | 1998-08-24 | 2000-03-03 | Matsushita Electronics Industry Corp | リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置 |
| JP2004186622A (ja) * | 2002-12-06 | 2004-07-02 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| JP2006005281A (ja) * | 2004-06-21 | 2006-01-05 | Nippon Inter Electronics Corp | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 |
-
2009
- 2009-09-30 JP JP2009227056A patent/JP5401242B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123162A (ja) * | 1984-11-20 | 1986-06-11 | Toshiba Corp | 樹脂封止型半導体装置用リ−ドフレ−ム |
| JPS62252159A (ja) * | 1986-04-25 | 1987-11-02 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
| JPS62276863A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 電子装置 |
| JPH03205857A (ja) * | 1990-01-06 | 1991-09-09 | Fujitsu Ltd | 樹脂封止型電子部品 |
| JPH05235228A (ja) * | 1991-02-28 | 1993-09-10 | Sanken Electric Co Ltd | 電子部品の製造方法 |
| JPH09116076A (ja) * | 1995-10-13 | 1997-05-02 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
| JP2000068432A (ja) * | 1998-08-24 | 2000-03-03 | Matsushita Electronics Industry Corp | リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置 |
| JP2004186622A (ja) * | 2002-12-06 | 2004-07-02 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| JP2006005281A (ja) * | 2004-06-21 | 2006-01-05 | Nippon Inter Electronics Corp | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022138200A1 (ja) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | パワー半導体装置およびその製造方法ならびに電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5401242B2 (ja) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1905077B1 (en) | Semiconductor device | |
| JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
| EP2725610B1 (en) | Semiconductor device and method for producing semiconductor device | |
| JP6874467B2 (ja) | 半導体装置とその製造方法 | |
| JP5966979B2 (ja) | 半導体装置及びその製造方法 | |
| TWI278980B (en) | Lead frame and semiconductor package therefor | |
| KR101017533B1 (ko) | 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 | |
| US20090008754A1 (en) | Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads | |
| JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
| CN103928353A (zh) | 无外引脚封装构造及其制造方法与导线框架 | |
| EP1870929A2 (en) | Manufacturing method for a leadless multi-chip electronic module | |
| US9159676B2 (en) | Semiconductor module | |
| JP5216735B2 (ja) | 半導体パッケージ | |
| JP5401242B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP5256177B2 (ja) | 半導体パッケージ | |
| JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
| JP6330640B2 (ja) | 半導体装置の製造方法 | |
| JP5308979B2 (ja) | 半導体パッケージ | |
| JP3934079B2 (ja) | 半導体装置 | |
| JP2009164511A (ja) | 半導体装置およびその製造方法 | |
| JP2009289892A (ja) | かしめ結合リードフレームの製造方法 | |
| JP5233973B2 (ja) | モールドパッケージの製造方法 | |
| JP5674537B2 (ja) | 電気部品モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5401242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |