JP5308979B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP5308979B2 JP5308979B2 JP2009225734A JP2009225734A JP5308979B2 JP 5308979 B2 JP5308979 B2 JP 5308979B2 JP 2009225734 A JP2009225734 A JP 2009225734A JP 2009225734 A JP2009225734 A JP 2009225734A JP 5308979 B2 JP5308979 B2 JP 5308979B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor package
- engagement groove
- sealing resin
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
なお、従来では、例えばダイパッド102にその上面から窪む溝を形成し、この溝に封止樹脂103を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、この構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に防止できない、という問題がある。
また、半導体パッケージの加熱に伴うダイパッドの面方向への膨張は、複数の分割領域においてそれぞれ生じるため、各分割領域においてダイパッドが封止樹脂に対して前記面方向に膨張する大きさが、係合溝を形成しない場合と比較して小さくなる。特に、封止樹脂によって囲まれた分割領域(以下、アイランド領域と呼ぶ。)では、ダイパッドの下面側が封止樹脂によって囲まれるため、このアイランド領域を含むダイパッド部分が面方向に膨張する大きさを特に小さく抑えることができる。したがって、ダイパッド全体が、封止樹脂に対して面方向に膨張する大きさを小さく抑えることができる。
そして、半導体チップの配置領域は、複数の分割領域とダイパッドの厚さ方向に重なっているため、半導体パッケージが加熱されても、半導体チップとダイパッドとを接合する半田に作用するせん断応力を小さく抑えることができる。したがって、半導体チップとダイパッドとが剥離することを防止できる。
また、前記半導体パッケージにおいては、前記係合溝が直線状に形成されていてもよい。
このように構成することで、ダイパッドの下面をより多くの分割領域に区画することが可能となる。
特に、複数の分割領域のうち少なくとも一つが、封止樹脂によって囲まれたアイランド領域となっていることで、半導体パッケージの加熱に伴うダイパッドの面方向への膨張をさらに抑制できるため、前記半田に生じるせん断応力を特に小さく抑えることができる。
以上のことから、半導体チップとダイパッドとが剥離することを防止でき、半導体パッケージの信頼性向上を図ることができる。
図1〜3に示すように、この実施形態に係る半導体パッケージ1は、半導体チップ2、ダイパッド3、連結リード4、リード5及び接続子6を封止樹脂7により封止して大略構成されている。
半導体チップ2は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面2a及び下面2bに電極を有して構成されている。
ダイパッド3、連結リード4及びリード5は、銅材等のように導電性を有して塑性変形可能な板材にプレス加工を施してなるリードフレームによって構成されるものである。
そして、平面視矩形状に形成されたダイパッド3の一方の対辺に沿う方向(X軸方向)の一端部に、連結リード4が一体に連結されている。なお、図示例では、連結リード4がダイパッド3の一端部に位置するダイパッド3の辺の中間部分に連結されている。また、ダイパッド3のうちX軸方向の他端部には、上面3aよりも高さ位置を低く設定した段差面3cが形成されている。
これら一対の上面側突起部13は、半導体パッケージの製造に際して、ダイパッド3の上面3aの周縁をダイパッド3の厚さ方向(Z軸方向)から押圧することで、押圧されたダイパッド3の周縁部分がダイパッド3の側面3dから側方に張り出すようにダイパッド3が塑性変形して形成される。
そして、第一係合溝15Aは、平面視矩形状に形成されたダイパッド3の他方の対辺に沿う方向(Y軸方向)に延びており、その両端がダイパッド3の一方の対辺に位置するダイパッド3の側面3dに開口している。
これら2つの係合溝15は、半導体チップ2の配置領域の中央と重なる位置において互いに直交している。
また、平面視矩形状を呈する半導体チップ2の配置領域21の各辺が2つの係合溝15の長手方向に平行しているため、各分割領域31と重なる配置領域21の各部分がいずれも平面視矩形状となる。さらに、2つの係合溝15が半導体チップ2の配置領域21の中央と重なる位置において直交しているため、各分割領域31と重なる配置領域21の各部分の形状や面積が互いに等しくなっている。
さらに、この分割領域31Bにおいて、実質的に2つに分割された上面側領域部分32と段差面側領域部分33とを連結する部分は、第二係合溝15Bよりも幅広の長孔形状に形成された貫通孔17によって小さく設定されている。
リード5は、ダイパッド3の一端部に対して間隔をあけて複数(図示例では2つ)配されており、それぞれ連結リード4に平行してダイパッド3から離間するようにX軸負方向に延びている。
なお、ダイパッド3の下面3bは封止樹脂7の外側に露出し、また、連結リード4及びリード5の延出方向先端側は封止樹脂7の外側に突出している。さらに、ダイパッド3の他端部に位置するダイパッド3の側面3dも露出している。
一方、ダイパッド3の他端部側の側面3dが露出しているため、ダイパッド3の他端部側に位置する分割領域31Bは封止樹脂7によって完全には囲まれていない。ただし、封止樹脂7が、ダイパッド3の一方の対辺に位置するダイパッド3の側面3dを封止すると共に第一係合溝15Aに充填されていることから、この分割領域31Bは封止樹脂7によって三方向から囲まれている。また、この分割領域31Bのうち実質的に分割された2つの上面側領域部分32は、同じ分割領域31Bを構成する段差面側領域部分33に連結される部分が長孔形状の貫通孔17によって小さく設定されていることから、封止樹脂7によって完全には囲まれてはいないものの4方向から囲まれている。
この際、溶融樹脂は、ダイパッド3の上面3a側に開口する貫通孔17を介して2つの係合溝15に流れ込む。また、各係合溝15は直線状に形成されているため、係合溝15が蛇行している場合と比較して、上記溶融樹脂を係合溝15に流し込み易い。すなわち、係合溝15に対する封止樹脂7の充填不良が発生することを防止できる。
このことから、半導体パッケージ1を加熱した際には、ダイパッド3の面方向の膨張が複数の分割領域31においてそれぞれ個別に生じ、その結果として、各分割領域31においてダイパッド3が封止樹脂7に対して面方向に膨張する大きさは、係合溝15を形成しない場合と比較して小さくなる。特に、分割領域31のうち封止樹脂7によって囲まれたアイランド領域31Aを含むダイパッド3部分では、その面方向に膨張する大きさが特に小さく抑えられる。
以上のようにして、ダイパッド3全体が、封止樹脂7に対して面方向に膨張する大きさを小さく抑えることができる。
なお、本実施形態の半導体パッケージ1では、複数の分割領域31と重なる半導体チップ2の配置領域21が互いに同じ大きさ・形状に分割されているため、半導体パッケージ1が加熱された際に半田11に作用するせん断応力に偏りが生じることも抑えることができる。
これらの場合には、ダイパッド3下面3bが4つの分割領域31に区画されるため、すなわち、上記実施形態の構成よりも多くの分割領域31に区画されるため、ダイパッド3全体が、封止樹脂7に対して面方向に膨張する大きさをさらに小さく抑えることができる。
すなわち、各係合溝15は、上記実施形態のようにX軸方向やY軸方向に延びるように形成されることに限らず、ダイパッド3下面3bに沿う任意の方向に延びるように形成されていてよい。したがって、各係合溝15は、例えばX軸方向及びY軸方向の両方に対して傾斜する方向(斜め方向)に延びるように形成されてもよく、特に、ダイパッド3の下面3bの対角線に一致するように延びて形成されることが好ましい。この場合には、上記実施形態のようにダイパッド3の辺に沿って延びるように係合溝15を形成する場合と比較して、係合溝15の長手寸法をより長く設定することができるため、ダイパッド3と封止樹脂7とをより強固に係合させることが可能となる。なお、係合溝15をダイパッド3の下面3bの対角線に一致させるように形成すれば、係合溝15の長手寸法を最も長く設定することができる。
さらに、各係合溝15の幅寸法は、その長手方向にわたって一定とする必要はなく、少なくとも長手寸法よりも十分に小さい範囲内にあれば、変化しても構わない。具体的には、ライン状の係合溝15が、例えばその長手方向に進むに連れて幅寸法が徐々に大きくなる平面視テーパ状に形成されてもよい。
また、各係合溝15は、直線状に形成されることに限らず、少なくともライン状に形成されていればよく、例えば円弧形状や蛇行形状等の任意の曲線状や屈曲形状に形成されてもよい。
なお、このように係合溝15の数や形状等を様々に変化させても、配置領域21に対する係合溝15の配置等を適宜設定することで、分割領域31と重なる配置領域21の各部分の形状や面積を互いに等しくすることは可能である。
なお、ダイパッド3の側面3d全体が封止樹脂7によって覆われる場合には、区画された全ての分割領域31が封止樹脂7によって囲まれるアイランド領域をなすことになる。一方、ダイパッド3の側面3d全体が露出する場合であっても、前述したように係合溝15の数や形状を適宜変更することで、一部の分割領域31を1つあるいは複数の係合溝15によって囲まれるアイランド領域として画成することは可能である。
このように複数の半導体チップ2を配置した構成の半導体パッケージでは、全ての半導体チップ2の配置位置を包括したダイパッド3上面3aの一つの領域が、半導体チップ2の配置領域21となる。すなわち、本発明の半導体パッケージにおける半導体チップ2の配置領域21とは、一つの半導体チップ2を配置するダイパッド3上面3aの領域に限らず、複数の半導体チップ2をそれぞれ配置する各領域を包括したダイパッド3上面3aにおける一つの領域も意味する。
なお、前述したように複数の半導体チップ2がそれぞれ一つの分割領域31と重なるように配されている場合でも、上記実施形態と同様に、半導体パッケージの加熱によって各分割領域31においてダイパッド3が封止樹脂7に対してダイパッド3の面方向に膨張する大きさが抑制されることから、各半導体チップ2とダイパッド3との剥離を防止することができる。
2 半導体チップ
3 ダイパッド
3a 上面
3b 下面
3c 段差面
3d 側面
4 連結リード
5 リード
6 接続子
7 封止樹脂
11 半田
13 上面側突起部
15 係合溝
15A 第一係合溝
15B 第二係合溝
17 貫通孔
21 配置領域
31 分割領域
31A,31D 分割領域(アイランド領域)
Claims (7)
- 板状に形成されたダイパッドと、該ダイパッドの上面に半田を介して接合される半導体チップと、前記ダイパッドの下面が露出するように前記ダイパッド及び前記半導体チップを封止する封止樹脂とを備え、
前記ダイパッドに、その下面を複数の分割領域に区画するように、かつ、前記上面における前記半導体チップの配置領域が各分割領域と前記ダイパッドの厚さ方向に重なるように、前記下面から窪む平面視ライン状の係合溝が形成され、
当該係合溝に前記封止樹脂が充填されることで、前記複数の分割領域のうち少なくとも一つの分割領域が、前記封止樹脂によって囲まれ、
前記係合溝の長手方向の端部が、前記ダイパッドの厚さ方向に貫通するとともに前記係合溝の幅よりも幅広の長孔形状に形成された貫通孔に連結され、前記係合溝に充填された前記封止樹脂が前記貫通孔に充填された前記封止樹脂に一体に連なっていることを特徴とする半導体パッケージ。 - 前記ダイパッドには、前記上面よりも高さ位置を低く設定した段差面が、前記上面の周縁の一部に隣り合わせて形成され、
前記段差面に前記貫通孔が形成されていることを特徴とする請求項1に記載の半導体パッケージ。 - 前記係合溝が直線状に形成されていることを特徴とする請求項1または請求項2に記載の半導体パッケージ。
- 前記ダイパッドが平面視矩形状に形成され、
前記係合溝が、前記ダイパッドの各辺に対して傾斜する方向に延びるように形成されていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体パッケージ。 - 前記係合溝が複数形成され、これら複数の係合溝が互いに連結されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体パッケージ。
- 前記係合溝の一部が、平面視で前記配置領域の中央と前記厚さ方向に重なっていることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体パッケージ。
- 各分割領域と重なる前記配置領域の各部分の面積が互いに等しいことを特徴とする請求項1から請求項6のいずれか1項に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225734A JP5308979B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225734A JP5308979B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077215A JP2011077215A (ja) | 2011-04-14 |
JP5308979B2 true JP5308979B2 (ja) | 2013-10-09 |
Family
ID=44020910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225734A Expired - Fee Related JP5308979B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5308979B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018043388A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよび電子機器 |
JP7048153B2 (ja) * | 2018-04-25 | 2022-04-05 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225905Y2 (ja) * | 1981-04-30 | 1987-07-02 | ||
JPH01293551A (ja) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH043450A (ja) * | 1990-04-19 | 1992-01-08 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
JP3883700B2 (ja) * | 1998-06-16 | 2007-02-21 | 新日本無線株式会社 | 半導体装置 |
JP3839178B2 (ja) * | 1999-01-29 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2002016196A (ja) * | 2000-04-24 | 2002-01-18 | Fuji Electric Co Ltd | リードフレーム、およびそれを用いた樹脂封止形半導体装置 |
JP4111199B2 (ja) * | 2005-03-10 | 2008-07-02 | ヤマハ株式会社 | 半導体パッケージ、及びこれを回路基板に実装する方法 |
-
2009
- 2009-09-30 JP JP2009225734A patent/JP5308979B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011077215A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8957508B2 (en) | Semiconductor device and method of manufacturing the same | |
EP2709148A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP5733401B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5577221B2 (ja) | リードフレーム及び半導体装置 | |
US9859195B1 (en) | Semiconductor device | |
JP6314433B2 (ja) | 半導体装置及びその製造方法 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP6834815B2 (ja) | 半導体モジュール | |
JP4645276B2 (ja) | 半導体装置 | |
JP2007012725A (ja) | 半導体装置 | |
JP5256177B2 (ja) | 半導体パッケージ | |
JP5256159B2 (ja) | 半導体パッケージ | |
JP5145168B2 (ja) | 半導体装置 | |
JP5477260B2 (ja) | 電子装置およびその製造方法 | |
KR200478914Y1 (ko) | 반도체 패키지 | |
CN108807337B (zh) | 一种cob封装结构 | |
JP6282883B2 (ja) | 半導体装置 | |
JP5180495B2 (ja) | 半導体装置およびその製造方法 | |
JP5674537B2 (ja) | 電気部品モジュール | |
TWI706703B (zh) | 電子模組 | |
JP5522867B2 (ja) | 半導体パッケージ | |
JP5401242B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5171803B2 (ja) | 半導体装置 | |
TWI488268B (zh) | 半導體元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |