JP6282883B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6282883B2
JP6282883B2 JP2014025800A JP2014025800A JP6282883B2 JP 6282883 B2 JP6282883 B2 JP 6282883B2 JP 2014025800 A JP2014025800 A JP 2014025800A JP 2014025800 A JP2014025800 A JP 2014025800A JP 6282883 B2 JP6282883 B2 JP 6282883B2
Authority
JP
Japan
Prior art keywords
layer
temperature
semiconductor device
laminate
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014025800A
Other languages
English (en)
Other versions
JP2015153875A (ja
Inventor
聖明 門井
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014025800A priority Critical patent/JP6282883B2/ja
Publication of JP2015153875A publication Critical patent/JP2015153875A/ja
Application granted granted Critical
Publication of JP6282883B2 publication Critical patent/JP6282883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の放熱技術に関する。
近年、半導体集積回路装置の集積度が増大するのに伴って、自然空冷のみでは冷却効果が不充分になる場合が発生して来ている。特に、表面実装形ICはプリント配線基板に表面実装されるため、自然空冷だけでは冷却効果が不充分になる傾向がある。その対策の一例として、特許文献1には、半導体装置の上面に軸流送風機形のマイクロファンが搭載された集積回路用パッケージが提案されている。また、特許文献2には、DIP・IC(デュアル・インライン・パッケージを備えている集積回路装置)と均等の外形形状を有するベースの上面にファンが搭載されている冷却用ファンが提案されている。この冷却用ファンはプリント配線基板における発熱密度が高い領域に、集積回路装置と共に実装されることにより、発熱密度が高い領域を局所的かつ強制的に空冷するようになっている。
実開昭64−18747号公報 実公昭60−12320号公報
しかしながら、従来の半導体装置用冷却技術においては、冷却ファンを駆動するために電力が消費されてしまうという問題点がある。
本発明の目的は、放熱のために電力を消費しない、放熱性の良好な半導体装置を提供することにある。
上記課題を解決するために、本発明では以下の手段を用いた。
まず、冷却用ヒートシンクと、発熱体を樹脂封止した樹脂封止体と、前記樹脂封止体上に設けられた冷却用ヒートシンクとからなる半導体装置において、前記冷却用ヒートシンクは積層体であって、前記樹脂封止体に固着した積層体下層と、温度変化に対応して変形する積層体上層からなることを特徴とする半導体装置。
また、前記積層体下層には、複数の前記積層体上層が設けられることを特徴とする半導体装置とした。
また、前記複数の前記積層体上層の個々は、異なる変形特性を有することを特徴とする半導体装置とした。
また、前記積層体上層の下面、および前記積層体下層の上面には複数の凹領域が設けられていることを特徴とする半導体装置とした。
また、前記積層体上層の下面の凹領域と積層体下層の上面の凹領域が相対する位置に設けられていることを特徴とする半導体装置とした。
また、前記積層体上層の上面には複数の凹領域が設けられていることを特徴とする半導体装置とした。
また、前記積層体上層の下面の凹領域と前記積層体上層の上面の凹領域が重畳しない位置に設けられていることを特徴とする半導体装置とした。
また、前記積層体上層が形状記憶合金であることを特徴とする半導体装置とした。
また、前記積層体上層がバイメタルであることを特徴とする半導体装置とした。
上記手段により、発熱体である半導体チップを覆う樹脂封止体の表面の温度を感応して放熱性を変化させる、放熱性の良好な半導体装置とすることができる。
本発明の第1の実施形態を示す断面図である。 本発明の第2の実施形態を示す断面図である。 本発明の第3の実施形態の斜視図である。 本発明の冷却用ヒートシンクの平面図である。 本発明の冷却用ヒートシンクの平面図である。
図1は、本発明の第1の実施形態を示す断面図である。
本発明の半導体装置20は、樹脂封止体1と樹脂封止体1の上面に配置された冷却用ヒートシンク10からなり、樹脂封止体1は、ダイパッド8に搭載された発熱体でもある半導体チップ4がリード3にワイヤ7を介して電気的に接続され、ダイパッド8、半導体チップ4、ワイヤ7、およびリード3のインナー部は封止樹脂2によって覆われるという構成である。封止樹脂2にはエポキシ樹脂を主成分とする樹脂が用いられ、トランスファ成形法により成形されている。リード3のアウター部は多数本が封止樹脂体2の対向する両側に配置されている。図においては、リード3のアウター部はガルウイング形状に屈曲成形されている。
また、この樹脂封止体1はプリント配線基板5の実装面上に表面実装されている。すなわち、プリント配線基板5の実装面にはランドが複数個、リード3のアウター部に対応するように形成されている。そして、このランドにリード3のアウター部が半田ペーストと接触した状態で、リフロー処理が実施されることにより、各リード3が各ランドに電気的に接続されるとともに、樹脂封止体1がプリント配線基板5に機械的にも接続される。
樹脂封止体1の上部には冷却用ヒートシンク10が接着剤層14によって固着されている。接着剤層14には、金属粒子を含有する熱伝導性の良好な接着剤が用いられることが望ましい。さらに、冷却用ヒートシンク10の熱膨張と樹脂封止体の熱膨張の違いにより発生する応力歪を緩衝する能力を有していれば、さらに望ましい。
冷却用ヒートシンク10は積層体であって、その下層は接着剤層14に固着されたベース層12であり、そして、ベース層12の上の積層体上層は感温変形材料層13である。ベース層12と感温変形材料層13は互いに接合部11にて部分的に接着され、他の領域(非接合部19)では接着していない。感温変形材料層13は温度の変化に対応して非接合部19が接合部11の端部を支点として矢印で示す上下斜め方向15、16に可逆変形するもので、材料には形状記憶合金が用いられる。封止樹脂体1の表面温度を感知して、温度が高い場合は上斜め方向15に変形し、半導体チップ4から放出された熱6の外部への放熱の促進を図ることになる。温度が低い場合は下斜め方向16に変形することになる。本構造には上下斜め方向15、16の可逆変形により周辺の空気が攪拌され、一層の放熱が促進されるという効果もある。
図示していないが、半導体装置20の上方に熱伝導性の外装体が近接して置かれ、感温変形層13が上斜め方向15に開いたときに外装体に接するような構成とすれば、その放熱がさらに促進されることになる。
形状記憶合金からなる感温変形材料層13は、所定の温度(例えば、70℃)を境にして厚さ方向に可逆変形するように変形形状が記憶されている。つまり、この放熱板は表面実装形IC1の周囲温度の温度変化に感応して、放熱板が上下に変形するように変形形状が記憶されている。なお、温度感応変形部材13の作動温度としては、一つの温度を設定するに限らず、上限温度(例えば、85℃)および下限温度(例えば、60℃)を設定してもよいし、適当な余裕を持った温度範囲をもって設定してもよい。
また、感温変形材料としては、形状記憶合金を使用するに限らず、熱膨張係数が異なる材料からなる薄板を複数枚接合されてなるバイメタルを使用してもよい。そして、温度感応変形部材としては、熱伝導性が良好な材料を使用することが望ましい。
次に作用を説明する。プリント配線基板5に実装された半導体装置20が動作すると、熱6が半導体チップ4から放出されるので、樹脂封止体1も発熱してそれ自体の温度が上昇し、放出された熱6は接着剤層14を介して冷却用ヒートシンク10のベース12に熱伝導される。ベース12に伝導された熱は冷却用ヒートシンク10の感温変形材料層13に熱伝導される。そして、感温変形材料層13はきわめて大きな表面積を有するため、熱は放熱板から効果的に周囲に放出される。したがって、樹脂封止体1はこの冷却用ヒートシンク10の放熱作用によって冷却されることになる。
このように、本実施例における半導体装置20は付属する冷却用ヒートシンク10によって、効果的に冷却されるため、集積度がきわめて高い場合であっても、過度の温度上昇することなく、予め期待された性能を発揮することができる。
以上説明した上記実施例によれば次の効果が得られる。
(1)感温変形材料層13が樹脂封止体1の発熱による温度上昇および冷却用ヒートシンク10の冷却による温度下降に感応して変形することにより、半導体装置の温度制御を効率よく行うことができる。
(2)感温変形材料層13の変形によって効果的に放熱されるように構成されているため、冷却ファンのような複雑な構造は不要で構造を簡単化することができる。また、冷却のための電力を消費する必要もない。
(3)冷却用ヒートシンク10が樹脂封止体1と一体的に構成されているため、薄型の要求にも対応できる。
図2は、本発明の第2の実施形態を示す断面図である。
本実施例が第1の実施形態と異なる点は、感温変形材料層13とベース層12との接合部11が樹脂封止体1の上面と平行な水平方向において樹脂封止体1の上面中心になるように構成されている点にある。発熱体である半導体チップ4は樹脂封止体1に中心に搭載されることが多いが、本実施形態においては感温変形材料層13とベース層12との接合部11を半導体チップ4の直上に置き、感温変形材料層13とベース層12とが接着していない非接合部19が接合部11の両端に設けられている。図の左側の非接合部19は接合部11の左端を支点として矢印で示す上下斜め方向15、16に可逆変形する。また、図の右側の非接合部19は接合部11の右端を支点として矢印で示す上下斜め方向15、16に可逆変形することになる。
図3は、本発明の第3の実施形態の斜視図である。
本実施例が第2の実施形態と異なる点は、1枚のベース層12の上に感温変形材料層13が複数枚設けられている点である。ここで、複数の感温変形材料層13は同じ特性(例えば、変形温度)を有するものであっても良いし、異なる特性を有するもととしても良い。また、樹脂封止体1の中には一つの半導体チップが収納されていても良いし、複数の半導体チップが収納される構成でも構わない。樹脂封止体1の中の熱分布に応じた感温変形材料層の選択をすれば良い。
図4および5は、本発明の冷却用ヒートシンクの平面図であって、図1の上方から見た図である。図4(a)はベース層12、図4(b)は感温変形材料層13であって、接合部11と非接合部19から構成されており、接合部11と非接合部19の表面は平滑である。ベース層12の接合部11と感温変形材料層13の接合部11は互いに熱圧着などの手法により固着されているが、非接合部19は固着されておらず、熱に感応して変形することが可能である。
図5(a)はベース層12、図5(b)は感温変形材料層13であって、接合部11と非接合部19から構成されており、接合部11の表面は平滑であるが、非接合部19の表面には、ベース層12および感温変形材料層13を貫通しない凹凸が施されている。ベース層12の上面にはベース層上面の凹領域17が規則的に配置され、相対する感温変形材料層13の下面には感温変形材料層下面の凹領域18xが規則的に配置されている。すなわち、ベース層上面の凹領域17と感温変形材料層下面の凹領域18xとが相対するように配置する。このことにより、冷却用ヒートシンクの表面積が増加し放熱効率を高めることになる。さらに、感温変形材料層13の上面には感温変形材料層上面凹領域18yを設けることで放熱性をさらに高めることができる。なお、感温変形材料層下面の凹領域18xと感温変形材料層上面の凹領域18yとが平面視的に互いに重畳しないようにすることで、感温変形材料層下面の凹領域18xと感温変形材料層上面の凹領域18yとを感温変形材料層13の層厚近くの深さを有する凹領域とすることができ、感温変形材料層の表面積を大きくすることができる。
以上本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1 樹脂封止体
2 封止樹脂
3 リード
4 半導体チップ
5 プリント配線基板
6 熱
7 ワイヤ
8 ダイパッド
10 冷却用ヒートシンク
11 接合部
12 ベース層
13 感温変形材料層
14 接着剤層
15 高温時変形方向
16 低温時変形方向
17 ベース層上面の凹領域
18x 感温変形材料層下面の凹領域
18y 感温変形材料層上面の凹領域
19 非接合部
20 半導体装置

Claims (7)

  1. 半導体チップと、
    前記半導体チップの周囲に配置されたリードと、
    前記半導体チップと前記リードとを接続しているワイヤと、
    前記半導体チップ、前記リードのインナー部、および前記ワイヤを樹脂封止している樹脂封止体と、
    前記樹脂封止体から露出している前記リードのアウター部と、
    前記樹脂封止体の上面に設けられた冷却用ヒートシンクと、
    を有し、
    前記冷却用ヒートシンクは積層体であって、前記樹脂封止体に固着した積層体下層と、温度変化に対応して変形する積層体上層からなり、
    前記積層体上層の下面、および前記積層体下層の上面には複数の凹領域が設けられ、前記積層体上層の下面の凹領域と積層体下層の上面の凹領域が相対する位置に設けられていることを特徴とする半導体装置。
  2. 前記積層体下層には、前記積層体上層が複数設けられていることを特徴とする請求項1記載の半導体装置。
  3. 前記複数設けられた前記積層体上層の各々は、異なる変形特性を有することを特徴とする請求項2記載の半導体装置。
  4. 前記積層体上層の上面には複数の凹領域が設けられていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
  5. 前記積層体上層の下面の凹領域と前記積層体上層の上面の凹領域が重畳しない位置に設けられていることを特徴とする請求項記載の半導体装置。
  6. 前記積層体上層が形状記憶合金であることを特徴とする請求項1乃至請求項のいずれか1項記載の半導体装置。
  7. 前記積層体上層がバイメタルであることを特徴とする請求項1乃至請求項のいずれか1項記載の半導体装置。
JP2014025800A 2014-02-13 2014-02-13 半導体装置 Expired - Fee Related JP6282883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014025800A JP6282883B2 (ja) 2014-02-13 2014-02-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025800A JP6282883B2 (ja) 2014-02-13 2014-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2015153875A JP2015153875A (ja) 2015-08-24
JP6282883B2 true JP6282883B2 (ja) 2018-02-21

Family

ID=53895844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014025800A Expired - Fee Related JP6282883B2 (ja) 2014-02-13 2014-02-13 半導体装置

Country Status (1)

Country Link
JP (1) JP6282883B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888978B2 (ja) * 2017-03-02 2021-06-18 田淵電機株式会社 放熱ユニットを備えた電気・電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122448U (ja) * 1989-03-20 1990-10-08
JPH0370162A (ja) * 1989-08-09 1991-03-26 Mitsubishi Electric Corp Icチップの放熱フィン装置
WO1999004429A1 (en) * 1997-07-17 1999-01-28 Ford Motor Company Shape memory alloy heat sink
US6016250A (en) * 1998-01-30 2000-01-18 Credence Systems Corporation Self-balancing thermal control device for integrated circuits
JP2002093961A (ja) * 2000-09-13 2002-03-29 Nippon Inter Electronics Corp ヒートシンク及び半導体装置
US20090321044A1 (en) * 2008-06-30 2009-12-31 Alcatel-Lucent Technologies Inc. Active heat sink designs
KR101418025B1 (ko) * 2008-07-10 2014-07-09 그라프텍 인터내셔널 홀딩스 인코포레이티드 로우 프로파일 장치를 위한 향상된 열 방산

Also Published As

Publication number Publication date
JP2015153875A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
KR101827215B1 (ko) 반도체 장치
US7928590B2 (en) Integrated circuit package with a heat dissipation device
JP6415365B2 (ja) 半導体パッケージ
JP5081578B2 (ja) 樹脂封止型半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2008060172A (ja) 半導体装置
CN106158785B (zh) 散热型封装结构及其散热件
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
JP2017108130A5 (ja)
JP6048238B2 (ja) 電子装置
JP4367376B2 (ja) 電力半導体装置
US20020100963A1 (en) Semiconductor package and semiconductor device
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
US8648478B2 (en) Flexible heat sink having ventilation ports and semiconductor package including the same
WO2014136735A1 (ja) 半導体装置
JP6282883B2 (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2007281201A (ja) 半導体装置
JP2009302556A (ja) 半導体装置
JP2007281043A (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
CN107591378A (zh) 散热型封装结构
JP7047721B2 (ja) 半導体部品の放熱構造
JP2009267045A (ja) Icチップ、パッケージおよび半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180125

R150 Certificate of patent or registration of utility model

Ref document number: 6282883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees