KR101827215B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101827215B1
KR101827215B1 KR1020170085259A KR20170085259A KR101827215B1 KR 101827215 B1 KR101827215 B1 KR 101827215B1 KR 1020170085259 A KR1020170085259 A KR 1020170085259A KR 20170085259 A KR20170085259 A KR 20170085259A KR 101827215 B1 KR101827215 B1 KR 101827215B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
heat
heat radiation
semiconductor element
present
Prior art date
Application number
KR1020170085259A
Other languages
English (en)
Other versions
KR20170083515A (ko
Inventor
유카리 이마이즈미
고시 가와즈
이사오 구도
아키오 가츠마타
요이치 히루타
Original Assignee
가부시키가이샤 제이디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이디바이스 filed Critical 가부시키가이샤 제이디바이스
Publication of KR20170083515A publication Critical patent/KR20170083515A/ko
Application granted granted Critical
Publication of KR101827215B1 publication Critical patent/KR101827215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

본 발명은, 반도체 소자 동작 시의 열을 효과적으로 봉지 부재 내부에 확산시켜, 반도체 장치의 방열성의 향상, 열저항의 저감을 실현하는 반도체 장치를 제공한다.
반도체 장치에서, 기판과, 기판 상에 배치되는 반도체 소자와, 반도체 소자 상에 배치되는 방열 부재와, 기판의 상부와, 반도체 소자와, 방열 부재를 피복하는 봉지 부재를 구비하고, 방열 부재의 반도체 소자에 배치되는 면의 표면적은, 반도체 소자의 방열 부재가 배치되는 면의 표면적보다 큰 것을 특징으로 한다. 본 발명과 관련되는 반도체 장치에 의하면, 봉지 부재 내부에 방열 부재를 매립하는 것에 의해, 종래의 방열 부재 보다 작은 면적의 방열 부재에 의해 반도체 소자 동작 시의 열을 효과적으로 봉지 부재 내부에 확산시키고, 반도체 장치의 방열성을 향상시키며, 열저항의 저감을 도모하는 것이 가능해진다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것이고, 특히 반도체 소자 동작시의 열을 방출하는 방열 부재를 갖는 반도체 장치에 관한 것이다.
근년, 반도체 장치를 사용하는 전자기기의 고성능화에 동반하여, 반도체 장치의 고속 동작이 요구되고, 반도체 소자 동작시에 발생하는 열량이 증대하고 있다. 반도체 소자의 온도가 높아지면, 반도체 소자 동작시에 오작동이 발생하여 동작 신뢰성이 저하하기 때문에, 반도체 소자 동작시에 발생하는 열을 방출하는 수단이 필요하다.
도 1에 방열 부재를 탑재하지 않는 종래의 반도체 장치의 단면도를 나타낸다.
종래의 반도체 장치(10)는, 기판(1) 상에 접착제(2)를 통해 반도체 소자(3)가 탑재되어 있고, 반도체 소자(3)는 기판(1)과 Au 또는 Cu 등을 재료로 하는 본딩 와이어(4)로 접속되고 있다. 이 반도체 소자(3)는 엑폭시 등을 주원료로 하는 봉지 부재(5)에 의해 주위가 봉지되고 있다. 이러한 반도체 장치(10)에서, 반도체 소자(3)가 동작할 때에 발생하는 열은 반도체 소자(3) 상의 봉지 부재(5)에 열전도하고, 봉지 부재(5)의 표면으로부터 대기로 열전달하는 경로에서 방열된다.
또한, 도 2 또는 도 3에 도시한 바와 같이, 반도체 장치(20, 30)의 방열성을 향상시키기 위해, 봉지 부재(5)의 표면에 금속 등으로 구성되는 방열 부재(7, 31)를 탑재하고, 봉지 부재(5)의 열전도율을 3[W/mK]정도로 올리는 것에 의해 방열성을 향상시키는 방법도 있다. 이러한 방열 부재를 갖는 반도체 장치에는, 방열 부재가 없는 반도체 장치에 비해 10~15 % 정도의 열저항이 저감되는 것도 있다.
특허 문헌 1에서는, 반도체 칩 상에 도전성 페이스트를 통해 방열판이 접착되고, 방열판의 연부 상면측이 방열판 압부에 의해 보관 유지되고 있는 예가 기재되어 있다. 이 예에 의하면, 반도체 칩으로부터 발생하는 열은 도전성 페이스트를 통해 방열판에 전도하고, 방열판 상에 배치된 히트 싱크 등의 방열 수단으로부터 대기로 열전달하는 경로에서 방출된다.
또한, 특허 문헌 2에서는, 반도체 칩 상에 접착제를 통해 시트 형상의 방열판이 반도체 칩을 가리도록 배치되고 있는 예가 기재되어 있다. 이 예에 의하면, 반도체 칩으로부터 발생하는 열은 접착제를 통해 방열판에 전도하고, 방열판으로부터 대기로 열전달하는 경로에서 방출된다.
특허 문헌 1 : 일본특허공개 2007-305761호 공보 특허 문헌 2 : 일본특허공개 2001-210761호 공보
하지만, 근년의 전자기기의 박형화, 소형화에 따라, 반도체 장치 상에 히트 싱크를 탑재하지 않거나, 또는 탑재할 수 없는 환경이 많아지고, 이러한 환경에서 보다 더 반도체 소자 온도의 저하, 즉 반도체 장치의 열저항의 저감을 실현하는 수단이 요구되고 있다. 그러한 수단으로서 도 2 또는 3에 도시한 종래의 반도체 장치와 같이 봉지 부재의 표면에 금속 등으로 구성되는 방열 부재(7, 31)가 대기에 노출하도록 탑재된 반도체 장치에서는, 방열 부재(7, 31)와 반도체 소자(3) 사이에 수십~수백[μ]의 두께의 봉지 부재(5)가 개재하고, 이 봉지 부재(5)의 열전도율은 0.5~3[W/mK] 정도이고 금속 등에 비하면 열전도율이 낮기 때문에, 열저항이 크고, 반도체 소자(3)로부터 발생한 열은 봉지 부재(5) 내부에서 충분히 확산되지 않는다. 또한, 종래의 방열 부재(7, 31)가 대기에 노출하도록 반도체 장치의 상부에 탑재된 반도체 장치(20, 30)에서는, 반도체 소자(3) 상으로부터 발생하는 열이 방열 부재(7, 31)에 도달할 때까지의 방열 면적이 한정되어 있기 때문에, 반도체 장치 표면으로부터 충분한 방열 효과를 얻을 수 없다.
따라서, 이러한 종래의 구조에서는, 반도체 장치(20, 30) 표면으로부터 충분한 방열이 이루어지지 않고, 반도체 소자(3)의 온도의 저하를 실현하는 수단으로서는 한계가 있다.
본 발명은, 반도체 소자 동작시의 열을 효과적으로 봉지 부재 내부에 확산시켜, 반도체 장치의 방열성의 향상, 열저항의 저감을 실현하는 것을 목적으로 한 것이다.
본 발명의 일실시예와 관련되는 반도체 장치는, 기판과, 기판 상에 배치되는 반도체 소자와, 반도체 소자 상에 배치되는 방열 부재와, 기판의 상부와, 반도체 소자와, 방열 부재를 피복하는 봉지 부재를 구비하고, 방열 부재의 반도체 소자에 배치되는 면의 표면적은, 반도체 소자의 방열 부재가 배치되는 면의 표면적보다 큰 것을 특징으로 한다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 하나 또는 적층된 복수의 부재로 구성되는 것이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 측면의 형상이 요철이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 측면의 형상이 평탄하여도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 고착되어도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 적층된 반도체 소자 상에 고착되어도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 적층된 스페이서 상에 고착되어도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 접착제는 윤활유이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 접착제는 서멀 인터페이스 메테리얼(Thermal Interface Material) 이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 접착제는 페이스트이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면이 비평탄하여도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 요철을 갖는 것 이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 슬릿을 갖는 것 이라도 무방하다.
또한, 본 발명의 일실시예와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 홀을 갖는 것 이라도 무방하다.
본 발명에 의하면, 반도체 장치에서, 봉지 부재 내부에 방열 부재를 매립되는 것에 의해, 종래의 방열 부재 보다 작은 면적의 방열 부재에 의해 반도체 소자 동작시의 열을 효과적으로 봉지 부재 내부에 확산시키고, 반도체 장치의 방열성을 향상시키며, 열저항의 저감을 도모할 수 있다.
도 1은 종래의 방열 부재를 탑재하지 않는 반도체 장치를 나타내는 단면도이다.
도 2는 종래의 방열 부재를 탑재한 반도체 장치의 일례를 나타내는 단면도이다.
도 3은 종래의 방열 부재를 탑재한 반도체 장치의 일례를 나타내는 단면도이다.
도 4(A)는 본 발명의 실시 형태 1과 관련되는 반도체 장치의 개략 구성을 나타내는 평면도이고, (B)는 도 4(A)의 A-A'선에서의 단면도이다.
도 5는 본 발명의 실시 형태 2와 관련되는 반도체 장치의 단면도이다.
도 6은 본 발명의 실시 형태 3과 관련되는 반도체 장치의 단면도이다.
도 7(A) 및 (B)은 본 발명의 실시 형태 4와 관련되는 반도체 장치의 단면도이다.
도 8은 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 평면도이다.
도 9는 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 평면도이다.
도 10은 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 평면도이다.
도 11은 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 단면도이다.
도 12는 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 단면도이다.
도 13은 본 발명의 다른 실시 형태와 관련되는 반도체 장치의 방열 부재의 외형을 변경한 예를 나타내는 평면도이다.
도 14는 본 발명의 실시예와 관련되는 반도체 장치에서, 방열 부재의 한 변의 길이와 두께를 각각 변경하여 열저항 θja를 해석한 결과를 나타내는 도면이다.
도 15는 본 발명의 실시예와 관련되는 반도체 장치의 방열 부재의 한 변의 길이와 두께를 각각 변경했을 경우에서의 열저항 θjc를 나타내는 도면이다.
도 16은 본 발명의 실시예와 관련되는 반도체 장치에서, 방열 부재의 두께와 봉지 부재의 열전도율을 각각 변경했을 경우에, 종래의 반도체 장치와 동일한 θja값을 실현하는 반도체 소자 면적에 대한 방열 부재의 면적비를 나타내는 도면이다.
도 17은 도 14에 나타내는 각 플롯의 수치를 나타내는 표이다.
도 18은 도 15에 나타내는 각 플롯의 수치를 나타내는 표이다.
도 19는 도 16에 나타내는 각 플롯의 수치를 나타내는 표이다.
도 20(A)는 본 발명의 실시 형태 6과 관련되는 반도체 장치의 개략 구성을 나타내는 평면도이고, (B)는 도 20(A)의 B-B'선에서의 단면도이다.
이하, 본 발명의 실시 형태를, 도면을 참조하면서 설명한다. 또한, 실시 형태에서, 동일 구성 요소에는 동일 부호를 부여하고, 실시 형태의 사이에서 중복하는 설명은 생략한다.
(실시 형태 1)
본 발명의 실시 형태 1과 관련되는 반도체 장치에 대해 도면을 참조하여 설명한다.
[반도체 장치의 구성]
도 4(A) 및 도 4(B)는 실시 형태 1과 관련되는 반도체 장치(100)의 개략 구성을 나타내는 도면이다. 도 4(A)는 반도체 장치(100)의 개략 구성을 나타내는 평면도, 도 4(B)는 도 4(A)에 나타내는 A-A'선으로부터 본 반도체 장치(100)의 단면도이다. 도 4(A) 및 도 4(B)에서, 반도체 장치(100)는, 기판(101)과 기판(101) 상에 접착제(102B)를 통해 배치되는 반도체 소자(103)과, 반도체 소자(103) 상에 접착제(102A)를 통해 배치되는 방열 부재(107)와, 기판(101)의 상부와 반도체 소자(103)와 방열 부재(107)를 피복하는 봉지 부재(105)를 구비한다.
실시 형태 1의 반도체 장치를 제조하는 방법으로서는, 우선 기판(101)에 탑재된 반도체 소자(103)의 표면에, 예컨대 Ag 페이스트 등의 접착제(102A)를 통해, 방열 부재(107)를 탑재한다. 이 접착제(102A)는, Ag 페이스트에 한정되는 것은 아니고, 시트 형상의 것이라도 무방하지만, 가능한 한 열전도율가 높은 것을 이용하는 것이 바람직하다. 또한, 방열 부재(107)에는, 봉지 부재(105)의 열전도율 보다 높은 열전도율을 갖는 재료, 예컨대 Cu 등의 재료를 사용한다. 이 방열 부재(107)의 재료는, 그 외 금속 또는 세라믹 등을 사용하여도 무방하다. 이와 같이 하여 제조된 기판(101) 상의 반도체 소자(103) 및 방열 부재(107)를 봉지 부재(105)로 봉지하는 것에 의해, 방열 부재(107)를 봉지 부재(105) 내부에 매립한 반도체 장치(100)를 제조한다. 봉지 부재(105)는 예컨대 수지로 구성되는 것 이라도 무방하다.
도 4(A)에 도시한 바와 같이, 방열 부재(107)는, 반도체 소자(103)의 발열면(도면 중의 상면)의 면적 보다 큰 면적을 가지도록 형성된다. 도 4(A)에서는, 방열 부재(107)의 형상은 도 8에 도시한 것과 같은 정방형이지만, 방열 부재(107)의 형상은 이에 한정하는 것은 아니고, 반도체 소자의 발열면에서 방열 부재의 반도체 소자가 배치되는 면이 큰 면적을 갖는 것이면 다른 형상으로 적당히 변경하여도 무방하다. 방열 부재의 다른 형상의 구체적인 예로서는, 예컨대 도 9로부터 도 13에 도시한 바와 같이, 원형, 다각형 등이 있다.
도 4(B)에 도시한 바와 같이, 실시 형태 1과 관계되는 반도체 장치(100)에서는, 방열 부재(107)의 표면이 반도체 장치(100)의 표면에 노출하고 있지 않다. 방열 부재(107)는, 그 전체가 봉지 부재의 내부에 매립되어 있고, 반도체 소자(103)으로부터 방열 부재(107)에 전도한 열은, 즉시 대기에 전달되는 것이 아니라, 봉지 부재 내부를 열전도 하고 나서, 반도체 장치(100) 표면상으로부터 대기에 열전달하는 경로에서 방출된다.
종래의 반도체 장치(10, 20, 30)는, 반도체 소자(3) 상으로부터 발생하는 열의 방열 경로에서, 열전도율이 낮은 봉지 부재(5)가 개재하기 때문에, 봉지 부재(5) 내부로 충분히 열이 확산되지 않고, 또한 방열 부재(7, 31)를 반도체 장치의 상부에 탑재한 반도체 장치(20, 30)에서도, 반도체 소자(3) 상으로부터 발생하는 열이 방열 부재(7, 31)에 도달할 때까지의 방열 면적이 한정되어 있었기 때문에, 충분한 방열 효과를 얻을 수 없었다. 그러나, 본 발명과 관련되는 반도체 장치(100)에서는, 봉지 부재(105) 내부에 반도체 소자(103)의 발열면의 면적 보다 큰 면적을 갖는 방열 부재(107)를 반도체 소자(103) 부근에 배치 함으로써, 반도체 소자(103)으로부터 발생한 열을 방열 부재(107)에 의해 효과적으로 반도체 소자(103) 상의 봉지 부재(105) 내부로 확산시키고, 즉 방열 면적을 넓히는 것에 의해, 반도체 장치(100)의 방열 특성을 향상시킬 수 있다.
이와 같이, 본 발명에 의하면, 반도체 소자(103) 상에 반도체 소자(103) 보다 큰 열전도율이 높은 방열 부재(107)를 탑재하는 것에 의해, 반도체 소자(103)으로부터 발생하는 열을 반도체 소자(103) 상의 봉지 부재(105)로 전도 함과 동시에, 특히 봉지 부재(105) 내부의 횡방향으로도 효과적으로 열을 확산시키는 것에 의해, 반도체 소자(103)으로부터 봉지 부재(105) 표면에 이를 때까지의 방열 면적, 즉 방열 경로를 넓힐 수 있다. 따라서, 본 발명과 관련되는 반도체 장치(100)는, 도 2 또는 도 3에 도시하는 종래의 반도체 장치에 보여지는 것 같은, 봉지 부재(5) 상에 방열 부재(7, 31)가 노출하고 있는 반도체 장치(20, 30) 보다, 반도체 장치의 열저항 θja를 저감하는 것이 가능하다.
(실시예)
도 14로부터 도 16에 도시하는 열해석 결과에 근거하여, 본 발명의 실시예에서의 반도체 장치의 방열 특성을 종래의 방열 부재를 갖는 반도체 장치와 비교하여 설명한다.
도 14는, 도 4에 도시하는 본 발명과 관련되는 반도체 장치의 구조에서, 방열 부재(107)의 1변의 길이를 10[mm], 20[mm], 27.7[mm]로 변경하고, 또는 방열 부재(107)의 두께 t를 0.3[mm], 0.5[mm], 0.7[mm]로 변경하며, JEDEC 표준에 근거하여 반도체 장치 열저항 θja[degC/W]를 열유체 해석 소프트웨어를 이용하여 해석한 결과를 나타내는 도면이다.
도 14에서 해석 대상으로 한 본 실시예와 종래의 반도체 장치는, 모두 반도체 장치의 1변의 길이가 31[mm], 반도체 소자의 1변의 길이가 8[mm]이고, Cu로 구성되어, 도 8에 나타내는 정방형의 형상을 갖는 방열 부재를 사용하여 해석하였다. 또한, 도 14에 도시하는 각 플롯의 수치는 도 17과 같다. 다만, 도 14에 도시하는 종래예의 수치는, 방열 부재의 두께가 0.3[mm]이고, 방열 부재의 1변의 길이가 27.7[mm]이며, 또한 봉지 부재(105)의 열전도율이 3.1 W/mK인 경우의 열저항 θja 9.3[degC/W]를 나타낸다.
도 14에서, 1변의 길이가 약 27.7[mm]의 방열 부재를 이용했을 경우에 대해 보면, 본 발명의 실시예에서의 θja는, 종래의 구조에서의 반도체 장치에 비해 약 14%의 θja가 저감되고 있다. 또한, 종래의 반도체 장치에서 1변의 길이가 약 27.7[mm]의 방열 부재를 이용했을 경우의 θja와, 본 발명의 실시예에서 1변의 길이가 약 15[mm]의 방열 부재를 이용했을 경우의 θja가 동등한 수치인 것으로부터, 본 발명의 실시예에 의하면 종래의 반도체 장치 보다 작은 방열 부재를 사용하여도 종래와 동등한 방열 효과를 얻을 수 있는 것을 알 수 있다.
다음으로, 도 15는, 도 4에 도시하는 본 발명과 관련되는 반도체 장치의 구조에서, 방열 부재(107)의 1변의 길이를 10[mm], 16[mm], 20[mm], 27.7[mm]로 변경하고, 또한 방열 부재(107)의 두께 t를 0.3[mm], 0.5[mm], 0.7[mm]로 변경하며, JEDEC 표준에 근거하는 반도체 장치 열저항 θjc[degC/W]를 열유체 해석 소프트웨어를 이용하여 해석한 결과를 나타내는 도면이다.
도 15에서 해석 대상으로 한 본 실시예와 종래의 반도체 장치는, 모두 반도체 장치의 1변의 길이가 31[mm], 반도체 소자의 1변의 길이가 8[mm]이고, Cu로 구성되어, 도 8에 나타내는 정방형의 형상을 갖는 방열 부재를 사용하여 해석하였다. 또한, 도 15에 도시하는 각 플롯의 수치는 도 18과 같다. 다만, 도 15에 도시하는 종래예의 수치는, 방열 부재의 두께가 0.3[mm]이고, 방열 부재의 1변의 길이가 27.7[mm]이며, 또한 봉지 부재(105)의 열전도율이 3.1 W/mK인 경우의 열저항 θjc(1.74[degC/W])를 나타낸다.
도 15에 도시하는 θjc의 해석 결과에 의하면, 1변의 길이가 약 27.7[mm]의 방열 부재와 동일한 치수의 방열 부재를 본 발명의 반도체 장치에 이용했을 경우의 θjc는, 종래 구조의 θjc 보다 약 42%나 저하하고 있다. 이로부터, 본 발명의 실시예에서의 반도체 장치에 종래와 동일한 정도의 크기의 방열 부재를 이용했을 경우, 종래의 반도체 장치에 비해 대폭적인 열저항의 저감을 가능하다라고 하는 것을 알았다.
게다가 도 16은, 도 4에 도시하는 본 발명과 관련되는 반도체 장치의 구조에서, 수지로 구성되는 봉지 부재(105)의 열전도율을 0.6[W/mk], 1.0[W/mk], 3.1[W/mk]로 변경하고, 또한 방열 부재(107)의 두께 t를 0.1[mm], 0.3[mm], 0.5[mm]로 변경하며, 도 14에 도시하는 종래의 반도체 장치에 1변의 길이가 27.7[mm]의 방열 부재를 이용했을 경우의 θja를 만족하는 방열 부재의 면적비를 나타내는 도면이다.
도 16에서 해석 대상으로 한 본 실시예의 반도체 장치는, 반도체 장치의 1변의 길이가 31[mm], 반도체 소자의 1변의 길이가 8[mm]이며, Cu합금으로 이루어지고, 도 8에 도시하는 정방형의 형상을 갖는 방열 부재를 사용하여 해석하였다. 또한, 도 16에 도시하는 각 플롯의 수치는 도 19와 같다. 도 16의 우상(右上) 영역에 기재된 수식 y ≥ 224.0x-5.0은, 본 발명의 실시예에서의 방열 부재의 두께 ： y[mm]와, 방열 부재의 반도체 소자에 대한 면적비 ： x와의 관계를 나타내는 수식이다. 동 수식은, 도 16에 사선으로 나타내는 영역을 도시하고 있다. 동 수식의 xy수치를 만족하는 반도체 장치는, 종래의 반도체 장치 보다 우수한 열저항 저감 효과를 가진다. 다만, 도 16의 해석 결과는 본 실시예의 반도체 장치가 종래의 반도체 장치 보다 우수한 열저항 저감 효과를 나타내는 것을 표시하는 일례에 지나지 않는다. 예컨대, 도 16에서 해석 대상으로 한 본 실시예의 반도체 장치 보다 반도체 장치의 1변의 길이가 짧은 반도체 장치를 대상으로 하여 동일한 해석을 실시했을 경우나, 도 16에서 해석 대상으로 한 본 실시예의 반도체 장치 보다 열전도율이 높은 봉지 부재를 이용한 반도체 장치를 대상으로 하여 동일한 해석을 실시했을 경우에는, 도 16에서 사선으로 나타내는 영역 보다 방열 부재의 두께가 얇고, 방열 부재의 면적이 작은 경우에서도 종래의 반도체 장치와 동등한 방열 효과를 얻을 수 있다.
이와 같이, 본 발명의 실시 형태 1에 의하면, 종래의 반도체 장치와 동일한 물성의 방열 부재를 이용했을 경우에서도, 종래의 반도체 장치에 비해 작은 면적의 방열 부재에 의해 종래와 동등한 방열 효과를 얻을 수 있다. 또한, 본 발명과 관련되는 반도체 장치의 표면 전체는 봉지 부재(105)로 덮여 있기 때문에, 종래와 같은 반도체 장치 표면에 금속 등으로 구성되는 방열 부재가 노출하는 구조에 비해, 반도체 장치 표면으로부터의 열의 방사율 및 마크의 시인성(視認性)을 향상시켜, 반도체 장치의 외관 불량 발생도 저감하는 것이 가능해진다.
(실시 형태 2)
본 발명의 실시 형태 2와 관련되는 반도체 장치(200)에 대해 도면을 참조하여 설명한다. 본 발명의 실시 형태 2는, 전술의 실시 형태 1과 관련되는 반도체 장치(100)에서, 방열 부재(107)와 반도체 소자(103)와의 사이에 스페이서(201)가 배치되는 예를 설명하는 것이다.
도 5는 실시 형태 2와 관련되는 반도체 장치(200)의 개략 구성을 나타내는 단면도이다. 또한, 실시 형태 2와 관련되는 반도체 장치(200)는, 방열 부재(107)가 반도체 소자(103)와의 사이에 스페이서(201)를 통해 배치되는 것에 특징이 있고, 그 외의 구성은 실시 형태 1에서 설명한 구성과 동일하기 때문에, 그 외의 구성이나 반도체 장치(200)의 제조 방법이나 실시 형태 2에서의 반도체 장치(200)의 방열 특성 등에 관한 도시 및 설명은 생략한다.
도 5에 도시한 바와 같이, 실시 형태 2와 관련되는 반도체 장치(200)는 방열 부재(107)가 반도체 소자(103)와의 사이에 스페이서(201)를 통해 배치되는 것을 특징으로 한다. 도 5에 도시한 바와 같이, 실시 형태 1의 반도체 장치(100)와 동일한 반도체 장치 구조 내의 반도체 소자(103) 상에, 본딩 와이어(104)의 높이를 확보하기 위해서 스페이서(201)를 탑재하여도 무방하다. 스페이서(201)의 재료로서는, 예컨대 실리콘 등을 사용하여도 무방하다. 도 5에는 반도체 소자(103)와 방열 부재(107)와의 사이에 접착제(102A, 102C)를 통해 스페이서(201)를 탑재한 예를 도시하지만, 방열 부재(107)와 스페이서(201)와의 사이를 고착하는 접착제(102A)는, 반도체 소자(103)와 기판(101)과의 사이를 고착하는 접착제(102B)와 동일한 것이라도 무방하고, 다른 재료로 구성되는 접착제이라도 무방하다.
또한, 본 발명의 실시 형태 2에서의 스페이서(201)의 형상은, 도 5에 도시하는 형상의 스페이서(201)에 한정되는 것은 아니다. 스페이서(201)의 형상은, 반도체 소자(103)과 기판(101)을 접속하는 본딩 와이어(104)의 높이를 보관 유지할 수 있으면, 다른 형상이라도 무방하다. 그 외의 구성 및 제조 방법은 실시 형태 1과 동일하다. 본 발명의 실시 형태 2에 의하면, 반도체 소자(103)과 기판(101)을 접속하는 본딩 와이어(104)의 높이를 보관 유지한 채로, 본 발명의 방열 부재(107)에 의한 우수한 방열 특성을 얻을 수 있다.
(실시 형태 3)
본 발명의 실시 형태 3과 관련되는 반도체 장치에 대해 도면을 참조하여 설명한다. 본 발명의 실시 형태 3은, 전술의 실시 형태 1과 관련되는 반도체 장치(100)에서, 방열 부재(107)와 반도체 소자(103)와의 사이에, 더욱 반도체 소자(203)가 배치되는 구성예를 설명하는 것이다.
도 6은 실시 형태 3과 관련되는 반도체 장치(300)의 개략 구성을 나타내는 도면이다. 또한 실시 형태 3과 관련되는 반도체 장치(300)는, 방열 부재(107)와 반도체 소자(103)와의 사이에, 반도체 소자(203)가 더 배치되는 것에 특징이 있고, 그 외의 구성은 실시 형태 1에서 설명한 구성과 동일하기 때문에, 그 외의 구성이나 반도체 장치(300)의 제조 방법이나 실시 형태 3에서의 반도체 장치(300)의 방열 특성 등에 관한 도시 및 설명은 생략한다.
도 6에 도시한 바와 같이, 실시 형태 3과 관련되는 반도체 장치(300)는, 방열 부재(107)와 반도체 소자(103)와의 사이에, 반도체 소자(203)가 더 배치되는 것을 특징으로 한다. 본 발명과 관련되는 반도체 장치에 배치되는 반도체 소자는 1개에 한정되는 것은 아니고, 복수의 반도체 소자가 적층되어 배치되고 있어도 무방하다. 도 6에, 반도체 소자(203)가 칩 스택 실장된 본 발명의 실시 형태 3에서의 단면 구조를 도시한다. 적층된 2개의 반도체 소자(103, 203)는 땜납 범프 등의 접속 단자(301)에 의해 전기적으로 접속되고, 그 접속 단자의 사이를 언더 필 제로 불리는 수지(202)로 봉지하고 있다. 상단의 반도체 소자(203)는, 실시 형태 1과 동일하게 접착제(102A)를 통해 방열 부재(107)가 접속되고, 게다가 방열 부재(107)의 전체가 봉지 부재(105) 내부에 매립되도록 봉지되고 있다.
도 6에서는, 상단의 반도체 소자(203)가 하단의 반도체 소자(103)에 칩 스택 실장되고 있는 예를 도시하지만, 본 발명의 실시 형태 3과 관련되는 반도체 장치의 적층 구조는 이 예로 한정되는 것은 아니다. 그 외의 구성 및 제조 방법은 실시 형태 1과 동일하다.
본 발명의 실시 형태 3에 의하면, 복수의 반도체 소자를 탑재한 고성능인 반도체 장치이고, 또한 본 발명의 방열 부재(107)에 의한 우수한 방열 특성을 갖는 반도체 장치를 얻을 수 있다.
(실시 형태 4)
본 발명의 실시 형태 4와 관련되는 반도체 장치(400)에 대해 도면을 참조하여 설명한다. 본 발명의 실시 형태 4는, 전술의 실시 형태 1과 관련되는 반도체 장치(100)에서, 방열 부재의 구조를 변경한 예를 설명하는 것이다.
도 7(A)(B)는 실시 형태 4와 관련되는 반도체 장치(400)의 개략 구성을 나타내는 도면이다. 또한 실시 형태 4와 관련되는 반도체 장치(400)는, 방열 부재(107)가 복수의 부재로 구성되는 것에 특징이 있고, 그 외의 구성은 실시 형태 1에서 설명한 구성과 동일하기 때문에, 그 외의 구성이나 반도체 장치(400)의 제조 방법이나 실시 형태 4에서의 반도체 장치(400)의 방열 특성 등에 관한 도시 및 설명은 생략한다.
도 7(A)(B)에 도시한 바와 같이, 실시 형태 4와 관련되는 반도체 장치(400, 500_는, 방열 부재가 복수의 부재(407A~D, 또는 507A~D)로 구성되는 것을 특징으로 한다. 본 발명과 관련되는 반도체 장치에서, 방열 부재는 1개가 아니고 복수의 부재로 구성되는 것이라도 무방하다. 도 7(A)(B)는 방열 부재가 복수 탑재되고 있는 본 발명의 반도체 장치의 단면 구조를 도시한다. 복수의 부재(407A~D, 또는 507A~D)는 접착제 또는 서멀 인터페이스 메테리얼(TIM) 등 도번 401A~C를 통해 서로 접속되고, 방열 부재 전체가 봉지 부재(105) 내부에 매립되도록 봉지되고 있다.
실시 형태 4에서의 복수의 부재로 구성되는 방열 부재는, 도 7(A)에 도시한 바와 같이 방열 부재의 측면이 요철을 갖도록 적층되어도 무방하다. 또한, 복수의 부재로 구성되는 방열 부재(107)는, 도 7(B)에 도시한 바와 같이 방열 부재의 측면이 평탄하도록 적층되어도 무방하다. 그 외의 구성 및 제조 방법은 실시 형태 1과 동일하다.
본 발명의 실시 형태 4에 의하면, 복수의 부재(407A~D, 또는 507A~D)를 적층하여 소망하는 두께를 갖는 방열 부재를 제조하고, 실시 형태 1과 동일한 효과를 갖는 반도체 장치를 얻을 수 있다. 또한, 도 7(A)과 같이, 방열 부재의 측면이 요철을 갖도록 복수의 부재의 중심 위치를 옮겨 적층하는 것에 의해, 방열 부재(107)와 봉지 부재(105)와의 접착 면적을 증가시키고, 방열 부재(107)와 봉지 부재(105)와의 밀착성을 향상시킬 수 있다.
(실시 형태 5)
본 발명의 실시 형태 5와 관련되는 반도체 장치에 대해 도면을 참조하여 설명한다. 본 발명의 실시 형태 5는, 전술의 실시 형태 1과 관련되는 반도체 장치(100)에서, 방열 부재(107)의 외부 형상을 변경한 예를 설명하는 것이다.
도 8에서 13은 실시 형태 5와 관련되는 반도체 장치에 배치되는 방열 부재(107)의 외부 형상의 예를 나타내는 도면이다. 또한 실시 형태 5와 관련되는 반도체 장치는, 반도체 소자(103)에 배치되는 방열 부재(107)의 면이 비평탄한 것에 특징이 있고, 그 외의 구성은 실시 형태 1에서 설명한 구성과 동일하기 때문에, 그 외의 구성이나 반도체 장치의 제조 방법이나 실시 형태 5에서의 반도체 장치의 방열 특성 등에 관한 도시 및 설명은 생략한다.
실시 형태 5와 관련되는 반도체 장치에 배치되는 방열 부재의 외부 평면의 형상은, 도 8에 도시한 것 같은 정방형의 방열 부재(700)이라도 무방하고, 도 9에 도시한 것 같은 원형의 방열 부재(800)이라도 무방하며, 도 10에 도시한 것 같은 다각형의 방열 부재(900)이라도 무방하다. 도 10에는 정육각형의 형상을 갖는 방열 부재(900)를 도시하고 있지만, 실시 형태 5에 배치되는 다각형의 방열 부재의 형상은 이에 한정되는 것은 아니고, 다른 다각형의 형상이라도 무방하다.
또한, 실시 형태 5와 관련되는 반도체 장치에 배치되는 방열 부재의 외부 형상은, 도 11의 단면도에 도시하는 방열 부재(1000)와 같이, 반도체 소자(103)에 배치되는 방열 부재의 면에 요철(1001)을 갖고, 복수의 작은 원형 또는 다각형의 철부(딤플, dimple)를 갖는 것 이라도 무방하고, 도 12의 단면도에 도시하는 방열 부재(1100)과 같이, 반도체 소자(103)에 배치되는 방열 부재의 면에 슬릿(1101)(절삭 깊이)을 갖는 것 이라도 무방하고, 또는 도 13의 평면도에 도시하는 방열 부재(1200)과 같이, 반도체 소자(103)에 배치되는 방열 부재의 면에 홀(1201)을 갖는 것 이라도 무방하다. 또한, 반도체 소자(103)에 배치되는 방열 부재의 면의 요철(1001)이나 슬릿(1101)이나 홀(1201)은, 1개 또는 복수 형성되어도 무방하다. 그 외의 구조 및 제조 방법은 실시 형태 1과 동일하다.
본 발명의 실시 형태 5에 의하면, 반도체 소자(103)에 배치되는 방열 부재의 면을 비평탄하게 하는 것에 의해, 방열 부재의 비평탄면과 접착제(102A)와의 밀착성을 향상시키고, 반도체 소자(103)와 방열 부재와의 접착성이 향상한 반도체 장치를 얻을 수 있다.
또한, 상기 실시 형태 1~5에 도시한 방열 부재는 실리콘에 의해 형성하여도 무방하다. 우수한 열전도율을 갖는 실리콘을 방열 부재(107)의 재료로 하는 것으로, 본 발명의 방열 부재에 의한 우수한 방열 특성을 갖는 반도체 장치를 얻을 수 있다.
(실시 형태 6)
본 발명의 실시 형태 6과 관련되는 반도체 장치에 대해 도면을 참조하여 설명한다. 본 발명의 실시 형태 6은, 전술의 실시 형태 1과 관련되는 반도체 장치(100)에서, 복수의 반도체 소자(103)가 연이어 배치되는 예를 설명하는 것이다. 또한 실시 형태 6과 관련되는 반도체 장치(600)는, 복수의 반도체 소자(103)가 동일 기판(101) 상에 연이어 배치되는 것에 특징이 있고, 그 외의 구성은 실시 형태 1에서 설명한 구성과 동일하기 때문에, 그 외의 구성이나 반도체 장치(600)의 제조 방법이나 실시 형태 6에서의 반도체 장치(600)의 방열 특성 등에 관한 도시 및 설명은 생략한다.
도 20(A) 및 도 20(B)는 실시 형태 6과 관련되는 반도체 장치(600)의 개략 구성을 나타내는 도면이다. 도 20(A)는 반도체 장치(600)의 개략 구성을 나타내는 평면도, 도 20(B)는 도 20(A)에 도시하는 B-B'선으로부터 본 반도체 장치(600)의 단면도이다. 도 20(A) 및 도 20(B)에서, 반도체 장치(600)는, 기판(101)과, 기판(101) 상에 접착제(102B)를 통해 연이어 배치되는 복수의 반도체 소자(103)과, 반도체 소자(103) 상에 접착제(102A)를 통해 배치되는 방열 부재(107)와, 기판(101)의 상부와 반도체 소자(103)와 방열 부재(107)를 피복하는 봉지 부재(105)를 구비한다. 도 20에서는 반도체 소자(103)가 2개 배치되고 있는 예를 도시하지만, 연이어 배치되는 반도체 소자(103)의 수는 2개 이상이라도 무방하다.
본 발명의 실시 형태 6에 의하면, 복수의 반도체 소자(103)가 연이어 배치된 반도체 장치(600)에서도, 복수의 반도체 소자(103) 상에 각 반도체 소자(103) 보다 크게 열전도율이 높은 1개의 방열 부재(107)를 탑재하는 것에 의해, 각 반도체 소자(103)로부터 발생하는 열을 각 반도체 소자(103) 상의 봉지 부재(105)로 전도 함과 동시에, 특히 봉지 부재(105) 내부의 횡방향에도 효과적으로 열을 확산시키는 것에 의해, 각 반도체 소자(103)로부터 봉지 부재(105) 표면에 이를 때까지의 방열 면적, 즉 방열 경로를 넓힐 수 있다.
본 발명의 일실시 형태와 관련되는 반도체 장치는, 기판과, 기판 상에 배치되는 반도체 소자와, 반도체 소자 상에 배치되는 방열 부재와, 기판의 상부와, 반도체 소자와, 방열 부재를 피복하는 봉지 부재를 구비하고, 방열 부재의 반도체 소자에 배치되는 면의 표면적은, 반도체 소자의 방열 부재가 배치되는 면의 표면적 보다 큰 것이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 실리콘이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 1개 또는 적층된 복수의 부재로 구성되는 것이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 측면의 형상이 요철이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 측면의 형상이 평탄해도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 반도체 소자의 방열 부재가 배치되는 면의 표면적에 대한 방열 부재의 반도체 소자에 배치되는 면의 표면적비 x와 방열 부재의 두께 y[mm]와의 관계가 y ≥ 224.0x- 5.0 이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 고착되어도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 적층된 반도체 소자 상에 고착되어도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는 접착제를 통해 반도체 소자 상에 적층된 스페이서 상에 고착되어도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 접착제는 윤활유이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 접착제는 서멀 인터페이스 메테리얼이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 접착제는 페이스트이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면이 비평탄해도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 요철을 갖는 것 이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 슬릿을 갖는 것 이라도 무방하다.
또한, 본 발명의 일실시 형태와 관련되는 반도체 장치는, 방열 부재는, 반도체 소자에 배치되는 면에 홀을 갖는 것 이라도 무방하다.
100, 200, 300, 400 반도체 장치
101 기판
103, 203 반도체 소자
107, 407A~D, 507A~D 방열 부재
105 봉지 부재
102A~C, 401A~C 접착재
201 스페이서
1001 요철
1101 슬릿
1201 홀

Claims (5)

  1. 기판과,
    상기 기판 상에 배치되는 반도체 소자와,
    상기 반도체 소자 상에 배치되어, 적층된 복수의 부재로 구성되고, 측면이 요철(凹凸)을 가지는 방열 부재와,
    상기 기판의 상부와, 상기 반도체 소자와, 상기 방열 부재를 피복하는 봉지 부재를 구비하고,
    상기 방열 부재는, 상기 반도체 소자 상에 배치되는 제1 부재와, 상기 제1 부재 상에 배치되는 제2 부재를 포함하고,
    상기 제1 부재의 상기 제2 부재가 배치되는 면의 일부는, 상기 제2 부재와 중첩하지 않고, 상기 제2 부재의 상기 제1 부재가 배치되는 면의 일부는, 상기 제1 부재와 중첩하지 않는 것에 의해, 상기 방열 부재의 측면에 상기 요철(凹凸)이 형성되고,
    상기 방열 부재의 상기 반도체 소자에 배치되는 면의 표면적은, 상기 반도체 소자의 상기 방열 부재가 배치되는 면의 표면적 보다 큰 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 방열 부재는 접착제를 통해 상기 반도체 소자 상에 고착되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 방열 부재는 접착제를 통해 상기 반도체 소자 상에 적층된 반도체 소자 상에 고착되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 방열 부재는 접착제를 통해 상기 반도체 소자 상에 적층된 스페이서 상에 고착되는 것을 특징으로 하는 반도체 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 접착제는 윤활유, 서멀 인터페이스 메테리얼, 또는 페이스트인 것을 특징으로 하는 반도체 장치.
KR1020170085259A 2010-07-28 2017-07-05 반도체 장치 KR101827215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-169574 2010-07-28
JP2010169574A JP2012033559A (ja) 2010-07-28 2010-07-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110020878A Division KR101757478B1 (ko) 2010-07-28 2011-03-09 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170083515A KR20170083515A (ko) 2017-07-18
KR101827215B1 true KR101827215B1 (ko) 2018-02-07

Family

ID=45525896

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110020878A KR101757478B1 (ko) 2010-07-28 2011-03-09 반도체 장치
KR1020170085259A KR101827215B1 (ko) 2010-07-28 2017-07-05 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110020878A KR101757478B1 (ko) 2010-07-28 2011-03-09 반도체 장치

Country Status (5)

Country Link
US (1) US9059143B2 (ko)
JP (1) JP2012033559A (ko)
KR (2) KR101757478B1 (ko)
CN (1) CN102347294B (ko)
TW (1) TWI521653B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082245A (ja) 2012-10-15 2014-05-08 J Devices:Kk 半導体記憶装置及びその製造方法
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法
US10510707B2 (en) 2013-11-11 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US9559064B2 (en) * 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
JP6314729B2 (ja) * 2014-07-30 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP6290758B2 (ja) 2014-09-19 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6421050B2 (ja) * 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
JP6711098B2 (ja) * 2016-04-15 2020-06-17 オムロン株式会社 半導体装置の放熱構造
JP6654609B2 (ja) * 2017-10-10 2020-02-26 本田技研工業株式会社 電力変換装置
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法
JP7143647B2 (ja) * 2018-06-27 2022-09-29 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
KR102603421B1 (ko) * 2019-01-22 2023-11-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214602A (ja) * 2007-05-28 2007-08-23 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2009302281A (ja) * 2008-06-13 2009-12-24 Denso Corp 半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JPH10163022A (ja) * 1996-12-03 1998-06-19 Minebea Co Ltd 放熱面積を拡大した積層組立体
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US5977626A (en) 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
JP2000174173A (ja) * 1998-12-03 2000-06-23 Keizo Sakurai 半導体チップの機能部分に放熱構造を取り付けた組立構造
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6208519B1 (en) * 1999-08-31 2001-03-27 Micron Technology, Inc. Thermally enhanced semiconductor package
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
JP2001210761A (ja) 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6400014B1 (en) 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6614123B2 (en) 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US6800948B1 (en) 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
JP3879688B2 (ja) 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
TWI231588B (en) 2003-11-18 2005-04-21 Advanced Semiconductor Eng Semiconductor device package with a heat spreader
US7180173B2 (en) 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
KR100632459B1 (ko) 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
JP2006049542A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp パワーモジュール
US7129572B2 (en) * 2004-08-18 2006-10-31 Chung-Cheng Wang Submember mounted on a chip of electrical device for electrical connection
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
JP2007305761A (ja) 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP2009246032A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
CN102112840A (zh) * 2008-08-04 2011-06-29 集群系统公司 接触式冷却的电子外壳
JP2009302556A (ja) 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214602A (ja) * 2007-05-28 2007-08-23 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2009302281A (ja) * 2008-06-13 2009-12-24 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI521653B (zh) 2016-02-11
US9059143B2 (en) 2015-06-16
CN102347294A (zh) 2012-02-08
CN102347294B (zh) 2016-02-17
KR101757478B1 (ko) 2017-07-12
KR20170083515A (ko) 2017-07-18
KR20120011313A (ko) 2012-02-07
US20120025367A1 (en) 2012-02-02
JP2012033559A (ja) 2012-02-16
TW201205737A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR101827215B1 (ko) 반도체 장치
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US20100084761A1 (en) Semiconductor device and fabrication method of the same
JP6195689B1 (ja) パワーモジュール
KR20010068290A (ko) 적층형 패키지 및 그 제조 방법
US8933568B2 (en) Semiconductor device
WO2012165045A1 (ja) 半導体装置及び配線基板
JP2019071412A (ja) チップパッケージ
US20220173022A1 (en) Clips for semiconductor package and related methods
CN106158785A (zh) 散热型封装结构及其散热件
US20130112993A1 (en) Semiconductor device and wiring substrate
CN109196637B (zh) 半导体装置
US8648478B2 (en) Flexible heat sink having ventilation ports and semiconductor package including the same
KR20140001190A (ko) 열 프레임을 갖는 멀티-칩 패키지 및 조립 방법
CN111354647B (zh) 一种多芯片堆叠封装结构及其制造方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
WO2014136735A1 (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP5955911B2 (ja) 半導体装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP6282883B2 (ja) 半導体装置
US20230238307A1 (en) Dual-side cooling semiconductor packages and related methods
CN215451403U (zh) 半导体封装结构
WO2014171403A1 (ja) 半導体装置
JP2006059871A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant