CN111354647B - 一种多芯片堆叠封装结构及其制造方法 - Google Patents

一种多芯片堆叠封装结构及其制造方法 Download PDF

Info

Publication number
CN111354647B
CN111354647B CN202010159894.4A CN202010159894A CN111354647B CN 111354647 B CN111354647 B CN 111354647B CN 202010159894 A CN202010159894 A CN 202010159894A CN 111354647 B CN111354647 B CN 111354647B
Authority
CN
China
Prior art keywords
pads
chip
layer
dielectric layer
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010159894.4A
Other languages
English (en)
Other versions
CN111354647A (zh
Inventor
张红梅
邵雪枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchuang Tianmen Electronic Technology Co ltd
Zhongou Hubei Intellectual Property Service Co ltd
Original Assignee
Xinchuang Tianmen Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinchuang Tianmen Electronic Technology Co ltd filed Critical Xinchuang Tianmen Electronic Technology Co ltd
Priority to CN202010159894.4A priority Critical patent/CN111354647B/zh
Publication of CN111354647A publication Critical patent/CN111354647A/zh
Application granted granted Critical
Publication of CN111354647B publication Critical patent/CN111354647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多芯片堆叠封装结构及其制造方法，本发明的多芯片堆叠封装结构利用将在更边缘的焊盘设置成V字形，以达到缓解再分布层的边缘应力问题，进一步防止边缘剥离。并且在本申请中，将对准标记和多个导电柱同样设置成V字形，以实现最大程度的防应力问题。此外，只有多个导电柱的V字形朝向内，以在两层间实现应力相抵消。

Description

一种多芯片堆叠封装结构及其制造方法
技术领域
本发明涉及半导体器件封装领域，属于H01L23/00分类号下，具体涉及一种多芯片堆叠封装结构及其制造方法。
背景技术
对于半导体封装，多芯片封装可以实现小型化、多功能化以及低成本化，但是随着要求的不断提升，多芯片封装的薄型化和散热性能都需要进一步提升，如何在现有硅芯片的基础上实现更小型封装、更优的散热并防止封装体的翘曲或断裂，是本领域所一直追求目标。对于多芯片堆叠封装，其通过需要使用中间的再分布层实现上下层的互联，但是由于应力问题，会在再分布层上产生翘曲变形，使得再分布层不可靠，并且再分布层的应力从中间至边缘位置越来越集中，其边缘位置更易分层。
发明内容
基于解决上述问题，本发明提供了一种多芯片堆叠封装结构的制造方法，其包括以下步骤：
提供第一封装体，所述第一封装体包括第一再分布层、第一芯片、多个通孔、第一塑封层、第一介电层和多个第一焊盘；其中，所述第一芯片焊接于所述第一再分布层上且位于第一封装体的中心区域，所述多个通孔设置于所述第一芯片周围且与所述第一再分布层电连接，所述第一塑封层密封所述第一芯片和所述多个通孔；述第一介电层设置于所述第一塑封层上，所述多个第一焊盘设置于所述第一介电层中，所述多个第一焊盘与所述多个通孔直接物理接触且电连接；
在所述第一介电层上形成第二再分布层；
在所述第二再分布层上形成第二介电层、多个第二焊盘和多个第三焊盘，所述多个第二焊盘和所述多个第三焊盘形成于所述第二介电层中；
提供第二封装体，所述第二封装体包括第二封装层、第二芯片和多个导电柱，其中，所述第二塑封层密封所述第二芯片和多个导电柱，所述多个导电柱电连接所述第二芯片且从所述第二塑封层的底面露出；
将所述第二芯片通过多个金属柱与所述多个第二焊盘电连接至所述第二再分布层；
所述多个第一焊盘和所述多个第二焊盘俯视观察时均呈V字形，且V字形开口背离所述中心区域。
其中，所述多个第二焊盘位于所述中心区域以外的所述周边区域，而所述多个第三焊盘位于所述中心区域。
其中，所述多个第三焊盘包括至少一冗余焊盘，其不与其他芯片电连接。
其中，所述多个第三焊盘通过其他导电柱与所述第二芯片电连接。
其中，所述多个导电柱仰视观察时均呈V字形，且该V字形的开口朝向所述中心区域。
其中，在所述第一介电层中还具有多个对准焊盘，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘的形状与所述多个第一焊盘的结构相同。
根据上述制造方法，本发明还提供了一种多芯片堆叠封装结构，其包括：
第一封装体，所述第一封装体包括第一再分布层、第一芯片、多个通孔、第一塑封层、第一介电层和多个第一焊盘；其中，所述第一芯片焊接于所述第一再分布层上且位于第一封装体的中心区域，所述多个通孔设置于所述第一芯片周围且与所述第一再分布层电连接，所述第一塑封层密封所述第一芯片和所述多个通孔；述第一介电层设置于所述第一塑封层上，所述多个第一焊盘设置于所述第一介电层中，所述多个第一焊盘与所述多个通孔直接物理接触且电连接；
第二再分布层，形成在所述第一介电层上；
第二介电层、多个第二焊盘和多个第三焊盘，形成在所述第二再分布层上，且所述多个第二焊盘和所述多个第三焊盘形成于所述第二介电层中；以及
第二封装体，所述第二封装体包括第二封装层、第二芯片和多个导电柱，其中，所述第二塑封层密封所述第二芯片和多个导电柱，所述多个导电柱电连接所述第二芯片且从所述第二塑封层的底面露出；所述第二芯片通过多个金属柱与所述多个第二焊盘电连接至所述第二再分布层；
所述多个第一焊盘和所述多个第二焊盘俯视观察时均呈V字形，且V字形开口背离所述中心区域。
其中，所述多个第二焊盘位于所述中心区域以外的所述周边区域，而所述多个第三焊盘位于所述中心区域；并且所述多个第三焊盘包括至少一冗余焊盘，其不与其他芯片电连接，所述多个第三焊盘的其他第三焊盘通过其他导电柱与所述第二芯片电连接。
其中，所述多个导电柱仰视观察时均呈V字形，且该V字形的开口朝向所述中心区域。
其中，在所述第一介电层中还具有多个对准焊盘，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘的形状与所述多个第一焊盘的结构相同。
本发明的优点如下：
本发明的多芯片堆叠封装结构利用将在更边缘的焊盘设置成V字形，以达到缓解再分布层的边缘应力问题，进一步防止边缘剥离。并且在本申请中，将对准标记和多个导电柱同样设置成V字形，以实现最大程度的防应力问题。此外，只有多个导电柱的V字形朝向内，以在两层间实现应力相抵消。
附图说明
图1-3为本发明的多芯片堆叠封装结构的制造方法的示意图；
其中，图1为本发明第一封装体的(a)剖面图和(b)俯视图；
图2为本发明设置第二再分布层的(a)剖面图和(b)俯视图；
图3为本发明键合了第二封装体的(a)剖面图和(b)俯视图。
具体实施方式
本发明旨在提供一种防止再分布层翘曲的多芯片堆叠封装结构。对于制造本发明的装置，具体方法包括：
参见图1，提供第一封装体，所述第一封装体包括第一再分布层1、多个凸点2、第一芯片3、多个通孔5、第一塑封层6、第一介电层7和多个第一焊盘8；其中，所述第一芯片 3通过焊球4焊接于所述第一再分布层1上且位于第一封装体的中心区域(如图的虚线区域)，所述多个通孔5设置于所述第一芯片3周围且与所述第一再分布层1电连接，所述第一塑封层6密封所述第一芯片3和所述多个通孔5；所述第一介电层7设置于所述第一塑封层6上，所述多个第一焊盘8设置于所述第一介电层7中，所述多个第一焊盘8与所述多个通孔5 直接物理接触且电连接。
其中，所述第一再分布层1包括多层介电层和多层金属布线层，另外，所述第一再分布层1还可以是布线基板或者中介板。所述第一芯片3设置于所述第一再分布层1的中心区域，而所述多个通孔5布置在所述中心区域以外，在该中心区域其应力较小，而在中心区域以外的边缘区域应力较大。
参见图1的(b)，所述多个第一焊盘8俯视观察时呈V字形，所述V字形开口方向背离所述中心区域，以实现应力抵消。所述V字形开口可以是15-90度的开口，所述多个第一焊盘8呈环形分布在中心区域以外。该第一焊盘8为嵌入在所述第一介电层7中，其通过图案化开口并填充导电材料形成，所述导电材料优选为铜、铝、镍、钨等导电性较好的金属。
参见图1的(a)，在所述多个第一焊盘8的周围还设置有多个对准焊盘9，所述对准标记 9设置于第一封装体的四个角位置处，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘9的形状与所述多个第一焊盘7的结构相同，且可以在相同的步骤中形成。其可以实现进一步的应力缓冲。
参见图2的(a)，在所述第一介电层7上形成第二再分布层10，所述第二再分布层10的结构与第一再分布层1的结构可以相同，也可以具有多层介电层和多层金属布线层结构的叠层结构。在所述第二再分布层10上形成第二介电层11、多个第二焊盘13和多个第三焊盘 12，所述多个第二焊盘13和所述多个第三焊盘12形成于所述第二介电层11中。所述多个第二焊盘13与第一焊盘8的材质相同，且参见图2的(b)，从俯视图中观察也呈V字形，其 V字形开口也背离所述中心区域；所述多个第三焊盘12可以是常规的圆形或者方形形状。其中，所述多个第二焊盘13位于所述中心区域以外的所述周边区域，而所述多个第三焊盘 12位于所述中心区域。
参见图3的(a)，提供第二封装体，所述第二封装体包括第二封装层16、第二芯片14和多个导电柱15，其中，所述第二塑封层16密封所述第二芯片14和多个导电柱15，所述多个导电柱15电连接所述第二芯片14且从所述第二塑封层16的底面露出。参见图3的(b)，所述多个导电柱15仰视观察时均呈V字形，且该V字形的开口朝向所述中心区域。将所述第二芯片14通过多个金属柱15与所述多个第二焊盘13电连接至所述第二再分布层10。
其中，所述多个第三焊盘12包括至少一冗余焊盘，其不与其他芯片电连接。除了这些冗余焊盘，其他第三焊盘12通过其他导电柱与所述第二芯片14电连接。
根据上述方法，本发明还提供了一种多芯片堆叠封装结构，参见图1-3，其包括(不再重复标注)：
第一封装体，所述第一封装体包括第一再分布层、第一芯片、多个通孔、第一塑封层、第一介电层和多个第一焊盘；其中，所述第一芯片焊接于所述第一再分布层上且位于第一封装体的中心区域，所述多个通孔设置于所述第一芯片周围且与所述第一再分布层电连接，所述第一塑封层密封所述第一芯片和所述多个通孔；所述第一介电层设置于所述第一塑封层上，所述多个第一焊盘设置于所述第一介电层中，所述多个第一焊盘与所述多个通孔直接物理接触且电连接；
第二再分布层，形成在所述第一介电层上；
第二介电层、多个第二焊盘和多个第三焊盘，形成在所述第二再分布层上，且所述多个第二焊盘和所述多个第三焊盘形成于所述第二介电层中；以及
第二封装体，所述第二封装体包括第二封装层、第二芯片和多个导电柱，其中，所述第二塑封层密封所述第二芯片和多个导电柱，所述多个导电柱电连接所述第二芯片且从所述第二塑封层的底面露出；所述第二芯片通过多个金属柱与所述多个第二焊盘电连接至所述第二再分布层；
所述多个第一焊盘和所述多个第二焊盘俯视观察时均呈V字形，且V字形开口背离所述中心区域。
其中，所述多个第二焊盘位于所述中心区域以外的所述周边区域，而所述多个第三焊盘位于所述中心区域；并且所述多个第三焊盘包括至少一冗余焊盘，其不与其他芯片电连接，所述多个第三焊盘的其他第三焊盘通过其他导电柱与所述第二芯片电连接。
其中，所述多个导电柱仰视观察时均呈V字形，且该V字形的开口朝向所述中心区域。
其中，在所述第一介电层中还具有多个对准焊盘，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘的形状与所述多个第一焊盘的结构相同。
本发明的多芯片堆叠封装结构利用将在更边缘的焊盘设置成V字形，以达到缓解再分布层的边缘应力问题，进一步防止边缘剥离。并且在本申请中，将对准标记和多个导电柱同样设置成V字形，以实现最大程度的防应力问题。此外，只有多个导电柱的V字形朝向内，以在两层间实现应力相抵消。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (9)

1.一种多芯片堆叠封装结构的制造方法，其包括以下步骤：
提供第一封装体，所述第一封装体包括第一再分布层、第一芯片、多个通孔、第一塑封层、第一介电层和多个第一焊盘；其中，所述第一芯片焊接于所述第一再分布层上且位于第一封装体的中心区域，所述多个通孔设置于所述第一芯片周围且与所述第一再分布层电连接，所述第一塑封层密封所述第一芯片和所述多个通孔；所述第一介电层设置于所述第一塑封层上，所述多个第一焊盘设置于所述第一介电层中，所述多个第一焊盘与所述多个通孔直接物理接触且电连接；
在所述第一介电层上形成第二再分布层；
在所述第二再分布层上形成第二介电层、多个第二焊盘和多个第三焊盘，所述多个第二焊盘和所述多个第三焊盘形成于所述第二介电层中；
提供第二封装体，所述第二封装体包括第二塑封层、第二芯片和多个导电柱，其中，所述第二塑封层密封所述第二芯片和多个导电柱，所述多个导电柱电连接所述第二芯片且从所述第二塑封层的底面露出；
将所述第二芯片通过多个导电柱与所述多个第二焊盘电连接至所述第二再分布层；
其特征在于，所述多个第一焊盘和所述多个第二焊盘俯视观察时均呈V字形，且V字形的开口背离所述中心区域；其中，所述多个第二焊盘位于所述中心区域以外的周边区域，而所述多个第三焊盘位于所述中心区域。
2.根据权利要求1所述的多芯片堆叠封装结构的制造方法，其特征在于：所述多个第三焊盘包括至少一冗余焊盘，其不与其他芯片电连接。
3.根据权利要求1所述的多芯片堆叠封装结构的制造方法，其特征在于：所述多个第三焊盘通过其他导电柱与所述第二芯片电连接。
4.根据权利要求1所述的多芯片堆叠封装结构的制造方法，其特征在于：所述多个导电柱仰视观察时均呈V字形，且V字形的开口朝向所述中心区域。
5.根据权利要求1所述的多芯片堆叠封装结构的制造方法，其特征在于：在所述第一介电层中还具有多个对准焊盘，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘的形状与所述多个第一焊盘的形状相同。
6.一种多芯片堆叠封装结构，其包括：
第一封装体，所述第一封装体包括第一再分布层、第一芯片、多个通孔、第一塑封层、第一介电层和多个第一焊盘；其中，所述第一芯片焊接于所述第一再分布层上且位于第一封装体的中心区域，所述多个通孔设置于所述第一芯片周围且与所述第一再分布层电连接，所述第一塑封层密封所述第一芯片和所述多个通孔；所述第一介电层设置于所述第一塑封层上，所述多个第一焊盘设置于所述第一介电层中，所述多个第一焊盘与所述多个通孔直接物理接触且电连接；
第二再分布层，形成在所述第一介电层上；
第二介电层、多个第二焊盘和多个第三焊盘，形成在所述第二再分布层上，且所述多个第二焊盘和所述多个第三焊盘形成于所述第二介电层中；以及
第二封装体，所述第二封装体包括第二塑封层、第二芯片和多个导电柱，其中，所述第二塑封层密封所述第二芯片和多个导电柱，所述多个导电柱电连接所述第二芯片且从所述第二塑封层的底面露出；所述第二芯片通过多个导电柱与所述多个第二焊盘电连接至所述第二再分布层；
其特征在于，所述多个第一焊盘和所述多个第二焊盘俯视观察时均呈V字形，且V字形的开口背离所述中心区域；其中，所述多个第二焊盘位于所述中心区域以外的周边区域，而所述多个第三焊盘位于所述中心区域。
7.根据权利要求6所述的多芯片堆叠封装结构，其特征在于：所述多个第三焊盘包括至少一冗余焊盘，其不与其他芯片电连接，所述多个第三焊盘的其他第三焊盘通过其他导电柱与所述第二芯片电连接。
8.根据权利要求6所述的多芯片堆叠封装结构，其特征在于：所述多个导电柱仰视观察时均呈V字形，且V字形的开口朝向所述中心区域。
9.根据权利要求6所述的多芯片堆叠封装结构，其特征在于：在所述第一介电层中还具有多个对准焊盘，所述多个对准焊盘位于所述多个第一焊盘的外侧，且所述多个对准焊盘的形状与所述多个第一焊盘的形状相同。
CN202010159894.4A 2020-03-10 2020-03-10 一种多芯片堆叠封装结构及其制造方法 Active CN111354647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010159894.4A CN111354647B (zh) 2020-03-10 2020-03-10 一种多芯片堆叠封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010159894.4A CN111354647B (zh) 2020-03-10 2020-03-10 一种多芯片堆叠封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111354647A CN111354647A (zh) 2020-06-30
CN111354647B true CN111354647B (zh) 2021-12-28

Family

ID=71196038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010159894.4A Active CN111354647B (zh) 2020-03-10 2020-03-10 一种多芯片堆叠封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111354647B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883438B (zh) * 2020-07-03 2022-09-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111883437B (zh) * 2020-07-03 2023-04-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154645A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 防止翘曲的电路基板及使用它的封装
CN103748679A (zh) * 2011-07-21 2014-04-23 高通股份有限公司 具有取决于在裸片上的位置的定向或几何形状或在支柱与裸片垫片之间形成有图案化结构以用于减少热应力的顺应互连支柱
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘
US10170439B1 (en) * 2017-09-29 2019-01-01 Globalfoundries Inc. Chamfering for stress reduction on passivation layer
CN210073816U (zh) * 2019-07-23 2020-02-14 杭州晶通科技有限公司 一种采用金属导电柱的扇出型堆叠封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154645A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 防止翘曲的电路基板及使用它的封装
CN103748679A (zh) * 2011-07-21 2014-04-23 高通股份有限公司 具有取决于在裸片上的位置的定向或几何形状或在支柱与裸片垫片之间形成有图案化结构以用于减少热应力的顺应互连支柱
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘
US10170439B1 (en) * 2017-09-29 2019-01-01 Globalfoundries Inc. Chamfering for stress reduction on passivation layer
CN210073816U (zh) * 2019-07-23 2020-02-14 杭州晶通科技有限公司 一种采用金属导电柱的扇出型堆叠封装结构

Also Published As

Publication number Publication date
CN111354647A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
US7944057B2 (en) Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
JP5543125B2 (ja) 半導体装置および半導体装置の製造方法
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US6522022B2 (en) Mounting structure for semiconductor devices
US20070278657A1 (en) Chip stack, method of fabrication thereof, and semiconductor package having the same
US20060290005A1 (en) Multi-chip device and method for producing a multi-chip device
JP2011101044A (ja) スタックパッケージ及びその製造方法
KR20010088374A (ko) 반도체장치
JP2002050737A (ja) 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
KR20060125582A (ko) 공간을 갖는 기판을 포함하는 적층 반도체 패키지 어셈블리
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
KR20040014156A (ko) 반도체장치
CN111354647B (zh) 一种多芯片堆叠封装结构及其制造方法
US20140312498A1 (en) Semiconductor device and method of manufacturing same
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR100895818B1 (ko) 반도체 패키지
KR100808582B1 (ko) 칩 적층 패키지
US11133284B2 (en) Semiconductor package device
JP4183070B2 (ja) マルチチップモジュール
KR200182574Y1 (ko) 적층형 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
US20240096815A1 (en) Semiconductor package
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210118

Address after: 250000 50 meters west of South Gate of Yuyuan community, Fuqian street, Yuhuangmiao Town, Shanghe County, Jinan City, Shandong Province

Applicant after: Shanghe tanrong new technology development center

Address before: 255314 Unicom Road, Zibo New District, Shandong, Zibo

Applicant before: ZIBO VOCATIONAL INSTITUTE

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211115

Address after: 431700 Xinchuang Electronic Information Industrial Park, Qiaoxiang sub district development zone, Tianmen City, Hubei Province (No. 317, Xihu Road)

Applicant after: Xinchuang (Tianmen) Electronic Technology Co.,Ltd.

Address before: 430070 room 01, R & D No. 3, 4th floor, building C5, phase III, Rongke Zhigu industrial project, Liqiao village, Hongshan District, Wuhan City, Hubei Province

Applicant before: Zhongou (Hubei) Intellectual Property Service Co.,Ltd.

Effective date of registration: 20211115

Address after: 430070 room 01, R & D No. 3, 4th floor, building C5, phase III, Rongke Zhigu industrial project, Liqiao village, Hongshan District, Wuhan City, Hubei Province

Applicant after: Zhongou (Hubei) Intellectual Property Service Co.,Ltd.

Address before: 250000 meters west of the South Gate of Yuyuan community, Fuqian street, Yuhuangmiao Town, Shanghe County, Jinan City, Shandong Province

Applicant before: Shanghe tanrong new technology development center

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant