JP6314729B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6314729B2 JP6314729B2 JP2014155152A JP2014155152A JP6314729B2 JP 6314729 B2 JP6314729 B2 JP 6314729B2 JP 2014155152 A JP2014155152 A JP 2014155152A JP 2014155152 A JP2014155152 A JP 2014155152A JP 6314729 B2 JP6314729 B2 JP 6314729B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- heat radiating
- semiconductor device
- mold
- radiating portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図5〜図13を参照して、実施例1に係る半導体装置1及び半導体装置1の製造方法について説明する。図5は、実施例1に係る半導体装置(半導体パッケージ)1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。パッケージ基板2は、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の樹脂を用いて形成されている。パッケージ基板2は、基板の一例である。
チップ3は、半導体素子の一例である。半導体チップ3は、パッケージ基板2にフリップチップ接合されている。半導体チップ3の回路が形成されている表面(以下、回路面という)をパッケージ基板2に向けた状態(フェースダウン)で、半導体チップ3の回路面に設けられた電極と、パッケージ基板2に設けられた電極とが、はんだボール11を介して接合されている。パッケージ基板2と半導体チップ3との間には、アンダーフィル樹脂12が充填されている。実施例1では、半導体チップ3をパッケージ基板2にフリップチップ接合する例を示している。本実施形態は、実施例1の例に限定されず、半導体チップ3の回路面の反対面をパッケージ基板2に向けた状態(フェースアップ)で、パッケージ基板2にワイヤボンディング接合してもよい。
ミニウム(Al)等の金属部材や、炭化ケイ素(SiC)、窒化アルミニウム(AlN)等の高熱伝導セラミックス部材を用いて形成されている。銅の熱伝導率は、350〜400W/(m・K)であり、炭化ケイ素の熱伝導率は、200W/(m・K)であり、窒化アルミニウムの熱伝導率は、150W/(m・K)である。半導体チップ3と放熱板4との間にTIMを設けてもよい。TIMは、例えば、金属ペースト、シリコンゴム、グラファイトシート、熱伝導グリス、接着剤等の熱伝導材料である。半導体チップ3及び放熱板4を覆うようにして、パッケージ基板2上にモールド樹脂5が設けられている。モールド樹脂5により、半導体チップ3が封止されている。モールド樹脂5は、例えば、エポキシ樹脂を用いて形成されている。モールド樹脂5は、封止樹脂の一例である。
図8〜図13は、実施例1に係る半導体装置1の製造工程を示す模式図である。図8に示す工程について説明する。例えば、半導体チップ3をパッケージ基板2にフリップチップ接合することにより、パッケージ基板2上に複数の半導体チップ3を設ける。図8の(A)は、複数の半導体チップ3が設けられたパッケージ基板2の平面図である。図8の(B)は、複数の半導体チップ3が設けられたパッケージ基板2の断面図である。
うに、放熱板4は複数の第1放熱部21と、複数の第2放熱部22とを有する。
装置1の平面図である。図13の(B)は、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後の半導体装置1の断面図である。各第2放熱部22及びモールド樹脂5を切断することにより、個片化された各モールド樹脂5の側面から各放熱部材22の側面が露出する。なお、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
図14〜図21を参照して、実施例2に係る半導体装置1及び半導体装置1の製造方法について説明する。図14は、実施例2に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22は、モールド樹脂5の側面から突出している。第2放熱部22の上面、下面及び側面のそれぞれの一部が、モールド樹脂5の側面から露出している。
図15〜図21は、実施例2に係る半導体装置1の製造工程を示す模式図である。図15に示す工程について説明する。例えば、半導体チップ3をパッケージ基板2にフリップチップ接合することにより、パッケージ基板2上に複数の半導体チップ3を設ける。図15の(A)は、複数の半導体チップ3が設けられたパッケージ基板2の平面図である。図15の(B)は、複数の半導体チップ3が設けられたパッケージ基板2の断面図である。
1によって覆われ、第2放熱部22の上面が流れ止め用枠体72によって覆われる。流れ止め用枠体72は、枠体の一例である。各第2放熱部22の上面及び下面の全部が流れ止め用枠体71、72によって覆われているが、この例に限らず、各第2放熱部22の上面及び下面の一部が流れ止め用枠体71、72によって覆われてもよい。
図22〜図29を参照して、実施例3に係る半導体装置1及び半導体装置1の製造方法について説明する。図22の(A)は、実施例3に係る半導体装置1の断面図である。図22の(B)は、実施例3に係る半導体装置1の平面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22の上面及び側面は、モールド樹脂5の側面から露出している。
いるため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。
図23〜図24は、実施例3に係る半導体装置1の製造工程を示す模式図である。図23に示す工程について説明する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設けた後、パッケージ基板2上に、複数の半導体チップ3及び放熱板4を覆うモールド樹脂5を形成する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設ける工程までは、実施例1の図8及び図9に示す工程と同様の工程を行う。
図30〜図34を参照して、放熱板4の構造について説明する。図30の(A)〜(C)は、放熱板4の断面図である。図30の(A)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、上方及び下方に突出する第2放熱部22とを有してもよい。図30の(B)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、上方に突出する第2放熱部22とを有してもよい。図30の(C)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、下方に突出する第2放熱部22とを有してもよい。図30の(A)〜(C)に示す放熱板4では、第2放熱部22の厚さが、第1放熱部21の厚さより厚い。すなわち、図30の(A)〜(C)に示す放熱板4は、外周部分が厚くなっている。したがって、外周部分が厚くなっていない放熱板と比較して、放熱板4の表面積が大きくなっているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。
図35〜図36を参照して、実施例4に係る半導体装置1及び半導体装置1の製造方法について説明する。実施例4は、実施例1〜実施例3の応用例であり、チップ積層タイプの半導体装置1の一例を示す。図35の(A)は、実施例4に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5、はんだボール6及び半導体チップ7を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。半導体チップ7は、例えば、メモリーチップである。図35の(B)は、実施例4に係る半導体装置1の平面図である。図35の(B)では、モールド樹脂5の図示を省略している。図35の(A)は、図35の(B)の一点鎖線B−B’の断面に対応している。
図37A〜図43を参照して、実施例5に係る半導体装置1及び半導体装置1の製造方
法について説明する。実施例5は、櫛歯形状を有する放熱板4を備える半導体装置1の一例を示す。図37Aは、実施例5に係る半導体装置1の平面図である。図37Bは、実施例5に係る半導体装置1の側面図である。図37Cは、放熱板4の平面図である。図37Dは、放熱板4の断面図であり、図37Cの一点鎖線C−C’の断面に対応している。
図44を参照して、実施例6に係る半導体装置1及び半導体装置1の製造方法について説明する。実施例6は、実施例1〜実施例5の応用例であり、放熱フィンを取り付けた放熱板4を備える半導体装置1の一例を示す。図44は、実施例6に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5、はんだボール6及び放熱フィン8を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。
(付記1)
基板と、
前記基板上に設けられた半導体素子と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂の内部に設けられ、前記半導体素子上に配置された第1放熱部及び第2放熱部を有する放熱板と
を備え、
前記封止樹脂の側面から前記第2放熱部の少なくとも一部が露出しており、
前記第2放熱部の厚さは、前記第1放熱部の厚さよりも厚いことを特徴とする半導体装置。
(付記2)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記1に記載の半導体装置。
(付記3)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記封止樹脂の側面から前記第2放熱部の側面が露出しており、
前記第2放熱部の側面に、前記第2放熱部から伝わる熱を放熱する放熱フィンが設けられていることを特徴とする付記1から3の何れか一つに記載の半導体装置。
(付記5)
前記封止樹脂の側面から前記第2放熱部の少なくとも一部が突出していることを特徴とする付記1から4の何れか一つに記載の半導体装置。
(付記6)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴とする付記1から5の何れか一つに記載の半導体装置。
(付記7)
基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記基板上に、前記複数の半導体素子及び前記放熱板を覆う封止樹脂を形成する工程と、
前記基板、前記各第2放熱部及び前記封止樹脂を厚さ方向に切断することにより、前記基板、前記放熱板及び前記封止樹脂を個片化し、前記個片化された各封止樹脂の側面から前記各第2放熱部の側面を露出する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
(付記8)
前記封止樹脂を形成する工程は、
前記各第2放熱部の上面と金型とを接触させた状態で前記金型内に前記基板を載置する工程と、
前記金型内に封止樹脂を注入することにより、前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の上面以外を覆う前記封止樹脂を形成する工程と
を含むことを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
前記各第2放熱部の側面に放熱フィンを設ける工程を備えることを特徴とする付記7又8に記載の半導体装置の製造方法。
(付記10)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記7から9の何れか一つに記載の半導体装置の製造方法。
(付記11)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記7から10の何れか一つに記載の半導体装置の製造方法。
(付記12)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴
とする付記7から11の何れか一つに記載の半導体装置の製造方法。
(付記13)
基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記各第2放熱部の少なくとも一部を覆う枠体を設ける工程と、
前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の前記枠体で覆われた部分以外を覆う複数の封止樹脂を形成する工程と、
前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の少なくとも一部を露出する工程と、
前記基板及び前記各第2放熱部を厚さ方向に切断することにより、前記基板及び前記放熱板を個片化する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
(付記14)
前記枠体は、前記各第2放熱部の上面及び下面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部を突出させる工程を含むことを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記枠体は、前記各第2放熱部の上面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の上面を露出する工程を含むことを特徴とする付記13に記載の半導体装置の製造方法。
(付記16)
前記各第2放熱部の側面に放熱フィンを設ける工程を備えることを特徴とする付記13から15の何れか一つに記載の半導体装置の製造方法。
(付記17)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記13から16の何れか一つに記載の半導体装置の製造方法。
(付記18)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記13から17の何れか一つに記載の半導体装置の製造方法。
(付記19)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴とする付記13から18の何れか一つに記載の半導体装置の製造方法。
2 パッケージ基板
3、7 半導体チップ
4、93 放熱板
5 モールド樹脂
6、11 はんだボール
8 放熱フィン
9 ワイヤ
12 アンダーフィル樹脂
13 グラファイトシート
14 TIM
21 第1放熱部
22 第2放熱部
23、24、25 貫通孔
26、27、28 溝
31、41、51、61、81 金型
32、42、52、62、82 上金型
33、43、53、63、83 下金型
34、44、54、64、84 ゲート
55 プレート金型
71、72、73 流れ止め用枠体
91、92 凹部
101 製品
102 製品基板
Claims (8)
- 基板と、
前記基板上に設けられた半導体素子と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂の内部に設けられ、前記半導体素子上に配置された第1放熱部及び第2放熱部を有する放熱板と
を備え、
前記封止樹脂の側面から前記第2放熱部の少なくとも一部が露出しており、
前記第2放熱部の厚さは、前記第1放熱部の厚さよりも厚いことを特徴とする半導体装置。 - 平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする請求項1に記載の半導体装置。
- 前記封止樹脂の側面から前記第2放熱部の少なくとも一部が突出していることを特徴とする請求項1又は2に記載の半導体装置。
- 基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記基板上に、前記複数の半導体素子及び前記放熱板を覆う封止樹脂を形成する工程と、
前記基板、前記各第2放熱部及び前記封止樹脂を厚さ方向に切断することにより、前記基板、前記放熱板及び前記封止樹脂を個片化し、前記個片化された各封止樹脂の側面から前記各第2放熱部の側面を露出する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。 - 前記封止樹脂を形成する工程は、
前記各第2放熱部の上面と金型とを接触させた状態で前記金型内に前記基板を載置する工程と、
前記金型内に封止樹脂を注入することにより、前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の上面以外を覆う前記封止樹脂を形成する工程と
を含むことを特徴とする請求項4に記載の半導体装置の製造方法。 - 基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記各第2放熱部の少なくとも一部を覆う枠体を設ける工程と、
前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の前記枠体で覆われた部分以外を覆う複数の封止樹脂を形成する工程と、
前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の少なくとも一部を露出する工程と、
前記基板及び前記各第2放熱部を厚さ方向に切断することにより、前記基板及び前記放熱板を個片化する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。 - 前記枠体は、前記各第2放熱部の上面及び下面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部を突出させる工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記枠体は、前記各第2放熱部の上面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の上面を露出する工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014155152A JP6314729B2 (ja) | 2014-07-30 | 2014-07-30 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014155152A JP6314729B2 (ja) | 2014-07-30 | 2014-07-30 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016032074A JP2016032074A (ja) | 2016-03-07 |
JP6314729B2 true JP6314729B2 (ja) | 2018-04-25 |
Family
ID=55442277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014155152A Active JP6314729B2 (ja) | 2014-07-30 | 2014-07-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6314729B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190018812A (ko) | 2017-08-16 | 2019-02-26 | 삼성전기주식회사 | 반도체 패키지와 이를 구비하는 전자 기기 |
KR102574409B1 (ko) * | 2019-07-01 | 2023-09-04 | 삼성전기주식회사 | 반도체 패키지 |
US20230245944A1 (en) * | 2021-07-28 | 2023-08-03 | Institute of semiconductors, Guangdong Academy of Sciences | Fan-out type package preparation method of fan-out type package |
JP2023031660A (ja) * | 2021-08-25 | 2023-03-09 | キオクシア株式会社 | 半導体装置及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909056A (en) * | 1997-06-03 | 1999-06-01 | Lsi Logic Corporation | High performance heat spreader for flip chip packages |
JP3467454B2 (ja) * | 2000-06-05 | 2003-11-17 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2012033559A (ja) * | 2010-07-28 | 2012-02-16 | J Devices:Kk | 半導体装置 |
-
2014
- 2014-07-30 JP JP2014155152A patent/JP6314729B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016032074A (ja) | 2016-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11916023B2 (en) | Thermal interface material having different thicknesses in packages | |
TWI453838B (zh) | 具有散熱器之無引線封裝 | |
TWI404184B (zh) | 多晶片引線架封裝 | |
TWI543314B (zh) | 半導體封裝物 | |
US9842794B2 (en) | Semiconductor package with integrated heatsink | |
US9859266B2 (en) | Method of forming 3D integrated circuit package with panel type lid | |
JP6314729B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
US8629567B2 (en) | Integrated circuit packaging system with contacts and method of manufacture thereof | |
JP2009188376A (ja) | 半導体装置とその製造方法 | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
US11380601B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
US11721654B2 (en) | Ultra-thin multichip power devices | |
TWI730499B (zh) | 散熱片 | |
TWI719006B (zh) | 半導體裝置 | |
US11398417B2 (en) | Semiconductor package having die pad with cooling fins | |
TWI607530B (zh) | 封裝裝置與其製作方法 | |
KR102050130B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN110729204A (zh) | 半导体衬底、半导体封装及其形成方法 | |
US20080246142A1 (en) | Heat dissipation unit and a semiconductor package that has the heat dissipation unit | |
JP2023092306A (ja) | 半導体装置 | |
KR20190132619A (ko) | 반도체 패키지 및 그 제조 방법 | |
TW201216383A (en) | Method for fabricating thermally-enhanced chip package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6314729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |