JP6314729B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6314729B2
JP6314729B2 JP2014155152A JP2014155152A JP6314729B2 JP 6314729 B2 JP6314729 B2 JP 6314729B2 JP 2014155152 A JP2014155152 A JP 2014155152A JP 2014155152 A JP2014155152 A JP 2014155152A JP 6314729 B2 JP6314729 B2 JP 6314729B2
Authority
JP
Japan
Prior art keywords
heat
heat radiating
semiconductor device
mold
radiating portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014155152A
Other languages
English (en)
Other versions
JP2016032074A (ja
Inventor
竹中 正司
正司 竹中
山本 克義
克義 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2014155152A priority Critical patent/JP6314729B2/ja
Publication of JP2016032074A publication Critical patent/JP2016032074A/ja
Application granted granted Critical
Publication of JP6314729B2 publication Critical patent/JP6314729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年の携帯情報端末は、大型化、薄型化及び高機能化が進むことに伴い、従来の信頼性に加えて、半導体パッケージ(半導体装置)の薄型化及び低熱抵抗化の2つの特性が要求されている。
特開昭63−280445号公報 特開2001−94020号公報 特開2001−352009号公報 特開2005−244165号公報 特開2010−103297号公報 特開2011−187877号公報 特開2012−33559号公報
図1〜図3は、従来の半導体パッケージの一例を示す断面図である。図1〜図3に示す半導体パッケージ201は、基板202、半導体チップ203、封止樹脂204及び放熱板205を有している。図1に示す半導体パッケージ201は、半導体チップ203が基板202上にフリップチップ実装されており、基板202及び半導体チップ203を覆うように封止樹脂204が基板202上に形成され、封止樹脂204上に放熱板205が設けられている。図2に示す半導体パッケージ201は、半導体チップ203が基板202上にワイヤボンディング実装されており、基板202及び半導体チップ203を覆うように封止樹脂204が基板202上に形成され、封止樹脂204上に放熱板205が設けられている。図3に示す半導体パッケージ201は、半導体チップ203が基板202上にワイヤボンディング実装されており、基板202及び半導体チップ203を覆うように封止樹脂204が基板202上に形成され、封止樹脂204の内部に放熱板205が設けられている。
図1及び図2に示す半導体パッケージ201では、半導体パッケージ201の上部に放熱板205が配置されているため、放熱板205上に放熱フィンを搭載することにより、半導体パッケージ201の放熱性の向上を図っている。図3に示す半導体パッケージ201では、半導体パッケージ201の内部に放熱板205が配置されている。そのため、放熱板205上に放熱フィンを搭載しても、放熱板205と放熱フィンとが接触せず、半導体パッケージの放熱効果が弱い。
図4は、図1及び図2に示す半導体パッケージ201上に放熱フィン206を搭載し、放熱フィン206が搭載された半導体パッケージ201を製品基板212に実装した製品211の一例を示す断面図である。放熱フィン206は、TIM(Thermal Interface Material)207を介して、半導体パッケージ201上に搭載されている。図4に示すように、放熱フィン206が搭載された半導体パッケージ201の厚さが厚くなることにより、製品211の厚さが厚くなり、半導体パッケージ201の薄型化及び低熱抵抗化の両立が困難であった。
本件は、半導体装置の薄型化及び低熱抵抗化の向上を図ることを目的とする。
本件の一観点による半導体装置は、基板と、前記基板上に設けられた半導体素子と、前記半導体素子を覆う封止樹脂と、前記封止樹脂の内部に設けられ、前記半導体素子上に配置された第1放熱部及び第2放熱部を有する放熱板と、を備え、前記封止樹脂の側面から前記第2放熱部の少なくとも一部が露出しており、前記第2放熱部の厚さは、前記第1放熱部の厚さよりも厚い。
本件によれば、半導体装置の薄型化及び低熱抵抗化の向上を図ることができる。
図1は、従来の半導体パッケージの一例を示す断面図である。 図2は、従来の半導体パッケージの一例を示す断面図である。 図3は、従来の半導体パッケージの一例を示す断面図である。 図4は、放熱フィンが搭載された半導体パッケージを製品基板に実装した製品の一例を示す断面図である。 図5は、実施例1に係る半導体装置の断面図である。 図6は、放熱板の平面図である。 図7は、放熱板の断面図である。 図8は、実施例1に係る半導体装置の製造工程を示す模式図である。 図9は、実施例1に係る半導体装置の製造工程を示す模式図である。 図10は、実施例1に係る半導体装置の製造工程を示す模式図である。 図11Aは、トランスファーモールド方式による樹脂封止の工程を示す断面図である。 図11Bは、トランスファーモールド方式による樹脂封止の工程を示す断面図である。 図11Cは、トランスファーモールド方式による樹脂封止の工程を示す断面図である。 図12は、コンプレッションモールド方式による樹脂封止の工程を示す断面図である。 図13は、実施例1に係る半導体装置の製造工程を示す模式図である。 図14は、実施例2に係る半導体装置の断面図である。 図15は、実施例2に係る半導体装置の製造工程を示す模式図である。 図16は、実施例2に係る半導体装置の製造工程を示す模式図である。 図17は、実施例2に係る半導体装置の製造工程を示す模式図である。 図18は、実施例2に係る半導体装置の製造工程を示す模式図である。 図19は、実施例2に係る半導体装置の製造工程を示す模式図である。 図20は、実施例2に係る半導体装置の製造工程を示す模式図である。 図21は、実施例2に係る半導体装置の製造工程を示す模式図である。 図22は、実施例3に係る半導体装置の断面図及び平面図である。 図23は、実施例3に係る半導体装置の製造工程を示す模式図である。 図24は、実施例3に係る半導体装置の製造工程を示す模式図である。 図25は、放熱板及びモールド樹脂の平面図である。 図26は、放熱板の平面図である。 図27は、実施例3に係る半導体装置の製造工程を示す模式図である。 図28は、実施例3に係る半導体装置の製造工程を示す模式図である。 図29は、実施例3に係る半導体装置の製造工程を示す模式図である。 図30は、放熱板の断面図である。 図31は、放熱板の平面図である。 図32は、放熱板の平面図である。 図33は、放熱板の断面図及び平面図である。 図34は、半導体装置の断面図である。 図35は、実施例4に係る半導体装置の断面図及び平面図である。 図36は、実施例4に係る一連化した放熱板の平面図である。 図37Aは、実施例5に係る半導体装置の平面図である。 図37Bは、実施例5に係る半導体装置の側面図である。 図37Cは、放熱板の平面図である。 図37Dは、放熱板の断面図である。 図38は、実施例5に係る一連化した放熱板の平面図である。 図39は、実施例5に係る半導体装置の平面図である。 図40は、実施例5に係る半導体装置の断面図である。 図41は、放熱板の形成工程図である。 図42は、一連化した放熱板の平面図である。 図43は、放熱板の平面図である。 図44は、実施例6に係る半導体装置の断面図である。 図45は、半導体装置を製品基板に実装した製品の一例を示す断面図である。
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について説明する。以下の実施例1〜実施例6の構成は例示であり、実施形態に係る半導体装置及び半導体装置の製造方法は、実施例1〜実施例6の構成に限定されない。また、実施形態に係る半導体装置及び半導体装置の製造方法において、実施例1〜実施例6の構成を適宜組み合わせてもよい。
〈実施例1〉
図5〜図13を参照して、実施例1に係る半導体装置1及び半導体装置1の製造方法について説明する。図5は、実施例1に係る半導体装置(半導体パッケージ)1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。パッケージ基板2は、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の樹脂を用いて形成されている。パッケージ基板2は、基板の一例である。
パッケージ基板2上に半導体チップ3が設けられている。半導体チップ3は、例えば、LSI(Large Scale Integration)等のロジックチップ(Logic Chip)である。半導体
チップ3は、半導体素子の一例である。半導体チップ3は、パッケージ基板2にフリップチップ接合されている。半導体チップ3の回路が形成されている表面(以下、回路面という)をパッケージ基板2に向けた状態(フェースダウン)で、半導体チップ3の回路面に設けられた電極と、パッケージ基板2に設けられた電極とが、はんだボール11を介して接合されている。パッケージ基板2と半導体チップ3との間には、アンダーフィル樹脂12が充填されている。実施例1では、半導体チップ3をパッケージ基板2にフリップチップ接合する例を示している。本実施形態は、実施例1の例に限定されず、半導体チップ3の回路面の反対面をパッケージ基板2に向けた状態(フェースアップ)で、パッケージ基板2にワイヤボンディング接合してもよい。
半導体チップ3上に放熱板4が設けられている。放熱板4は、半導体チップ3の回路面の反対面(以下、裏面という)と接触している。放熱板4は、例えば、銅(Cu)、アル
ミニウム(Al)等の金属部材や、炭化ケイ素(SiC)、窒化アルミニウム(AlN)等の高熱伝導セラミックス部材を用いて形成されている。銅の熱伝導率は、350〜400W/(m・K)であり、炭化ケイ素の熱伝導率は、200W/(m・K)であり、窒化アルミニウムの熱伝導率は、150W/(m・K)である。半導体チップ3と放熱板4との間にTIMを設けてもよい。TIMは、例えば、金属ペースト、シリコンゴム、グラファイトシート、熱伝導グリス、接着剤等の熱伝導材料である。半導体チップ3及び放熱板4を覆うようにして、パッケージ基板2上にモールド樹脂5が設けられている。モールド樹脂5により、半導体チップ3が封止されている。モールド樹脂5は、例えば、エポキシ樹脂を用いて形成されている。モールド樹脂5は、封止樹脂の一例である。
放熱板4の上面及び下面は、モールド樹脂5によって覆われている。したがって、放熱板4は、モールド樹脂5の内部に設けられている。放熱板4は、半導体チップ3からの熱が伝わる第1放熱部21と、第1放熱部21から伝わる熱を放熱する第2放熱部22とを有する。第1放熱部21は、半導体チップ3上に配置されている。第1放熱部21は、パッケージ基板2の中央部分の上方に配置されている。第2放熱部22は、パッケージ基板2の中央部分を囲む外周部分の上方に配置されている。フェースアップで半導体チップ3がパッケージ基板2上に設けられている場合、半導体チップ3の回路面と放熱板4との間に金属部材やTIM等を設けることにより、半導体チップ3からの熱を放熱板4に伝えるようにすればよい。
第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22の上面及び下面は、モールド樹脂5によって覆われ、第2放熱部22の側面は、モールド樹脂5の側面から露出している。半導体チップ3で発生する熱は、第1放熱部21に伝わる。第1放熱部21に伝わった熱は、第2放熱部22に伝わり、モールド樹脂5の側面から露出した第2放熱部22の側面から放熱される。モールド樹脂5の側面から第2放熱部22の一部が露出しているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。
図6は、放熱板4の平面図である。図7は、放熱板4の断面図であり、図6の一点鎖線A−A’の断面に対応している。第1放熱部21は、矩形の板形状である。第2放熱部22は、第1放熱部21の外周面に配置されている。第2放熱部22は、環形状である。第2放熱部22の厚さは、第1放熱部21の厚さより厚い。すなわち、放熱板4は、外周部分が厚くなっている。したがって、外周部分が厚くなっていない放熱板と比較して、放熱板4の表面積が大きくなっているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。放熱板4は、第1放熱部21を貫通する貫通孔23を有する。放熱板4を覆うモールド樹脂5が貫通孔23内に入り込むことにより、モールド樹脂5の流動性が向上する。
〈実施例1に係る半導体装置1の製造方法〉
図8〜図13は、実施例1に係る半導体装置1の製造工程を示す模式図である。図8に示す工程について説明する。例えば、半導体チップ3をパッケージ基板2にフリップチップ接合することにより、パッケージ基板2上に複数の半導体チップ3を設ける。図8の(A)は、複数の半導体チップ3が設けられたパッケージ基板2の平面図である。図8の(B)は、複数の半導体チップ3が設けられたパッケージ基板2の断面図である。
図9に示す工程について説明する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設ける。図9の(A)は、一連化した放熱板4の平面図である。図9の(A)に示す放熱板4は、例えば、金型、エッチング等を用いて形成することができる。図9の(B)は、パッケージ基板2上に設けられた複数の半導体チップ3上に、一連化した放熱板4を設けた場合のパッケージ基板2の断面図である。図9に示すよ
うに、放熱板4は複数の第1放熱部21と、複数の第2放熱部22とを有する。
図10に示す工程について説明する。パッケージ基板2上に、複数の半導体チップ3及び放熱板4を覆うモールド樹脂5を形成する。図10の(A)は、モールド樹脂5の平面図である。図10の(B)は、パッケージ基板2上にモールド樹脂5を形成した場合のパッケージ基板2の断面図である。モールド樹脂5が放熱板4の上面及び下面を覆っている。モールド樹脂5が第1放熱部21の上面及び第2放熱部22の上面を覆うとともに、モールド樹脂5が第1放熱部21の下面及び第2放熱部22の下面を覆っている。モールド樹脂5は、第1放熱部21の貫通孔23に埋め込まれている。モールド樹脂5が、第1放熱部21の貫通孔23に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強くなり、放熱板4とモールド樹脂5との剥離が抑止される。
トランスファーモールド方式又はコンプレッションモールド方式により樹脂封止を行うことにより、パッケージ基板2上にモールド樹脂5が形成される。トランスファーモールド方式では、複数の半導体チップ3が設けられたパッケージ基板2及び放熱板4を金型内に載置し、金型に設けられたゲート(樹脂注入口)からモールド樹脂5を金型内に注入して、加熱処理を行うことにより、樹脂封止を行う。コンプレッションモールド方式では、複数の半導体チップ3が設けられたパッケージ基板2及び放熱板4を金型に載置し、金型を溶融したモールド樹脂5に浸すことにより、樹脂封止を行う。
図11A〜図11Cは、トランスファーモールド方式による樹脂封止の工程を示す断面図である。図11Aに示す金型31は、上金型32及び下金型33を有する。金型31のゲート34が、パッケージ基板2の位置の高さにある。上金型32及び下金型33は、それぞれ凹部を有する。下金型33の凹部内にパッケージ基板2が載置された後、下金型33上に上金型32が載置される。モールド樹脂5が、金型31のゲート34から金型31内に注入され、加熱処理を行うことにより、樹脂封止が行われる。
図11Bに示す金型41は、上金型42及び下金型43を有する。金型41のゲート44が、パッケージ基板2の位置の高さにある。上金型42は凹部を有する。下金型43上にパッケージ基板2が載置された後、パッケージ基板2上に上金型42が載置される。モールド樹脂5が、金型41のゲート44から金型41内に注入され、加熱処理を行うことにより、樹脂封止が行われる。
図11Cに示す金型51は、上金型52及び下金型53を有する。金型51のゲート54が、パッケージ基板2の厚さの中央の位置にある。上金型52は凹部を有する。下金型53上に枠状のプレート金型55を設けることにより、金型51のゲート54の位置を変更している。下金型53上にパッケージ基板2が載置された後、プレート金型55上に上金型52が載置される。モールド樹脂5が、金型51のゲート54から金型51内に注入され、加熱処理を行うことにより、樹脂封止が行われる。
図12は、コンプレッションモールド方式による樹脂封止の工程を示す断面図である。図12に示す金型61は、上金型62及び下金型63を有する。下金型63は凹部を有する。溶融したモールド樹脂5が、下金型63の凹部内に充填されている。上金型62の下面にパッケージ基板2を取り付けた後、複数の半導体チップ3及び放熱板4を、溶融したモールド樹脂5に浸すことにより、樹脂封止が行われる。
図13に示す工程について説明する。パッケージ基板2の下面の電極にはんだボール6を搭載した後、パッケージ基板2、各第2放熱部22及びモールド樹脂5を厚さ方向に切断することにより、パッケージ基板2、放熱板4及びモールド樹脂5を個片化する。図13の(A)は、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後の半導体
装置1の平面図である。図13の(B)は、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後の半導体装置1の断面図である。各第2放熱部22及びモールド樹脂5を切断することにより、個片化された各モールド樹脂5の側面から各放熱部材22の側面が露出する。なお、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
〈実施例2〉
図14〜図21を参照して、実施例2に係る半導体装置1及び半導体装置1の製造方法について説明する。図14は、実施例2に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22は、モールド樹脂5の側面から突出している。第2放熱部22の上面、下面及び側面のそれぞれの一部が、モールド樹脂5の側面から露出している。
半導体チップ3で発生する熱は、第1放熱部21に伝わる。第1放熱部21に伝わった熱は、第2放熱部22に伝わり、モールド樹脂5の側面から露出した第2放熱部22の上面、下面及び側面から放熱される。モールド樹脂5の側面から第2放熱部22が突出しているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。図14に示す例では、第2放熱部22の上面、下面及び側面のそれぞれの一部が、モールド樹脂5の側面から露出している。実施例2は、図14に示す例に限定されず、第2放熱部22の全部が、モールド樹脂5の側面から露出してもよい。
〈実施例2に係る半導体装置1の製造方法〉
図15〜図21は、実施例2に係る半導体装置1の製造工程を示す模式図である。図15に示す工程について説明する。例えば、半導体チップ3をパッケージ基板2にフリップチップ接合することにより、パッケージ基板2上に複数の半導体チップ3を設ける。図15の(A)は、複数の半導体チップ3が設けられたパッケージ基板2の平面図である。図15の(B)は、複数の半導体チップ3が設けられたパッケージ基板2の断面図である。
図16に示す工程について説明する。パッケージ基板2上であって、各半導体チップ3の周囲に流れ止め用枠体71を設ける。図16の(A)は、流れ止め用枠体71が設けられたパッケージ基板2の平面図である。図16の(B)は、流れ止め用枠体71が設けられたパッケージ基板2の断面図である。流れ止め用枠体71は、例えば、金属材料又は樹脂材料で形成される。流れ止め用枠体71は、枠体の一例である。
図17に示す工程について説明する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設ける。図17の(A)は、一連化した放熱板4の平面図である。図17の(A)に示す放熱板4は、例えば、金型、エッチング等を用いて形成することができる。図17の(B)は、パッケージ基板2上に設けられた複数の半導体チップ3上に、一連化した放熱板4を設けた場合のパッケージ基板2の断面図である。図17に示すように、放熱板4は複数の第1放熱部21と、複数の第2放熱部22とを有する。各第1放熱部21は、各半導体チップ3上に配置され、各第2放熱部22は、流れ止め用枠体71上に配置される。
図18に示す工程について説明する。放熱板4上に流れ止め用枠体72を設ける。図18の(A)は、放熱板4及び流れ止め用枠体72の平面図である。図18の(B)は、放熱板4上に流れ止め用枠体72を設けた場合のパッケージ基板2の断面図である。流れ止め用枠体72は、例えば、金属材料又は樹脂材料で形成される。流れ止め用枠体72は、第2放熱部22上に配置される。したがって、第2放熱部22の下面が流れ止め用枠体7
1によって覆われ、第2放熱部22の上面が流れ止め用枠体72によって覆われる。流れ止め用枠体72は、枠体の一例である。各第2放熱部22の上面及び下面の全部が流れ止め用枠体71、72によって覆われているが、この例に限らず、各第2放熱部22の上面及び下面の一部が流れ止め用枠体71、72によって覆われてもよい。
図19に示す工程について説明する。パッケージ基板2上に、複数の半導体チップ3及び放熱板4を覆うモールド樹脂5を形成する。図19の(A)は、モールド樹脂5及び流れ止め用枠体72の平面図である。図19の(B)は、パッケージ基板2上にモールド樹脂5を形成した場合のパッケージ基板2の断面図である。モールド樹脂5が放熱板4の上面の一部及び下面の一部を覆っている。モールド樹脂5が第1放熱部21の上面及び下面を覆っている。流れ止め用枠体71は第2放熱部22の下面を覆い、流れ止め用枠体72は第2放熱部22の上面を覆っているため、モールド樹脂5は第2放熱部22の上面及び下面を覆っていない。したがって、モールド樹脂5は、放熱板4のうち流れ止め用枠体71、72で覆われた部分以外を覆っている。モールド樹脂5は、第1放熱部21の貫通孔23に埋め込まれている。モールド樹脂5が、第1放熱部21の貫通孔23に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強くなり、放熱板4とモールド樹脂5との剥離が抑止される。
トランスファーモールド方式又はコンプレッションモールド方式により樹脂封止を行うことにより、パッケージ基板2上にモールド樹脂5が形成される。トランスファーモールド方式又はコンプレッションモールド方式による樹脂封止の工程は、実施例1と同様である。図20に示す工程について説明する。パッケージ基板2を切断することにより、パッケージ基板2を個片化する。図20は、パッケージ基板2を個片化した後のパッケージ基板2の断面図である。
図21に示す工程について説明する。パッケージ基板2の下面の電極にはんだボール6を搭載した後、流れ止め用枠体71、72を除去することにより、モールド樹脂5の側面から各第2放熱部22の上面及び下面が露出する。各第2放熱部22の上面及び下面の全部が流れ止め用枠体71、72によって覆われている場合、流れ止め用枠体71、72を除去することで、モールド樹脂5の側面から各第2放熱部22の上面及び下面の全部が露出する。各第2放熱部22の上面及び下面の一部が流れ止め用枠体71、72によって覆われている場合、流れ止め用枠体71、72を除去することで、モールド樹脂5の側面から各第2放熱部22の上面及び下面の一部が露出する。次に、各第2放熱部22を厚さ方向に切断することにより、放熱板4を個片化する。図21の(A)は、放熱板4を個片化した後の半導体装置1の平面図である。図21の(B)は、放熱板4を個片化した後の半導体装置1の断面図である。なお、放熱板4を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
〈実施例3〉
図22〜図29を参照して、実施例3に係る半導体装置1及び半導体装置1の製造方法について説明する。図22の(A)は、実施例3に係る半導体装置1の断面図である。図22の(B)は、実施例3に係る半導体装置1の平面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22の上面及び側面は、モールド樹脂5の側面から露出している。
半導体チップ3で発生する熱は、第1放熱部21に伝わる。第1放熱部21に伝わった熱は、第2放熱部22に伝わり、モールド樹脂5の側面から露出した第2放熱部22の上面及び側面から放熱される。モールド樹脂5の側面から第2放熱部22の一部が露出して
いるため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。
〈実施例3に係る半導体装置1の製造方法〉
図23〜図24は、実施例3に係る半導体装置1の製造工程を示す模式図である。図23に示す工程について説明する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設けた後、パッケージ基板2上に、複数の半導体チップ3及び放熱板4を覆うモールド樹脂5を形成する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設ける工程までは、実施例1の図8及び図9に示す工程と同様の工程を行う。
図23の(A)は、放熱板4及びモールド樹脂5の平面図である。図23の(B)は、パッケージ基板2上にモールド樹脂5を形成した場合のパッケージ基板2の断面図である。モールド樹脂5が放熱板4の上面の一部及び下面を覆っている。モールド樹脂5が第1放熱部21の上面及び下面を覆っている。モールド樹脂5が第2放熱部22の下面を覆っている。モールド樹脂5は、第1放熱部21の貫通孔23に埋め込まれている。モールド樹脂5が、第1放熱部21の貫通孔23に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強くなり、放熱板4とモールド樹脂5との剥離が抑止される。
トランスファーモールド方式又はコンプレッションモールド方式により樹脂封止を行うことにより、パッケージ基板2上にモールド樹脂5が形成される。図24は、トランスファーモールド方式による樹脂封止の工程を示す断面図である。図24に示す金型81は、上金型82及び下金型83を有する。上金型82の厚さは、図11Bに示す上金型42の厚さよりも薄くなっている。金型81のゲート84が、パッケージ基板2の位置の高さにある。上金型82は凹部を有する。下金型83上にパッケージ基板2が載置された後、第2放熱部22の上面と上金型82の下面とが接触した状態で、パッケージ基板2上に上金型82が載置される。したがって、第2放熱部22の上面と金型81とが接触した状態で、金型81内にパッケージ基板2が載置される。モールド樹脂5が、金型81のゲート84から金型81内に注入され、加熱処理を行うことにより、樹脂封止が行われる。第2放熱部22の上面と上金型82の下面とが接触した状態で、樹脂封止が行われるため、第2放熱部22の上面は、モールド樹脂5によって覆われない。
図25及び図26に示すように、第2放熱部22の上面に溝28を形成してもよい。図25は、放熱板4及びモールド樹脂5の平面図である。図26は、放熱板4の平面図である。第2放熱部22の上面に形成された溝28をモールド樹脂5が通ることにより、モールド樹脂5の流動性が向上する。
樹脂封止を行った後、パッケージ基板2の下面の電極にはんだボール6を搭載する。次に、パッケージ基板2、各第2放熱部22及びモールド樹脂5を厚さ方向に切断することにより、パッケージ基板2、放熱板4及びモールド樹脂5を個片化する。各第2放熱部22及びモールド樹脂5を切断することにより、個片化された各モールド樹脂5の側面から各放熱部材22の側面が露出する。なお、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
実施例3に係る半導体装置1の製造工程において、第2放熱部22の上面に流れ止め用枠体を設けた後、樹脂封止を行うことにより、モールド樹脂5の側面から第2放熱部22の上面を露出させてもよい。図27〜図29を参照して、第2放熱部22の上面に流れ止め用枠体を設けた後、樹脂封止を行う工程について説明する。
図27〜図29は、実施例3に係る半導体装置1の製造工程を示す模式図である。図27に示す工程について説明する。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設けた後、放熱板4上に流れ止め用枠体73を設ける。パッケージ基板2に設けられた複数の半導体チップ3上に、一連化した放熱板4を設ける工程までは、実施例1の図8及び図9に示す工程と同様の工程を行う。
図27の(A)は、放熱板4及び流れ止め用枠体73の平面図である。図27の(B)は、放熱板4上に流れ止め用枠体73を設けた場合のパッケージ基板2の断面図である。流れ止め用枠体73は、例えば、金属材料又は樹脂材料で形成される。流れ止め用枠体73は、第2放熱部22上に配置される。したがって、第2放熱部22の上面が流れ止め用枠体73によって覆われる。流れ止め用枠体73は、枠体の一例である。各第2放熱部22の上面の全部が流れ止め用枠体73によって覆われているが、この例に限らず、各第2放熱部22の上面の一部が流れ止め用枠体73によって覆われてもよい。
図28に示す工程について説明する。パッケージ基板2上に、複数の半導体チップ3及び放熱板4を覆うモールド樹脂5を形成する。図28の(A)は、モールド樹脂5及び流れ止め用枠体73の平面図である。図28の(B)は、パッケージ基板2上にモールド樹脂5を形成した場合のパッケージ基板2の断面図である。モールド樹脂5が放熱板4の上面の一部及び下面を覆っている。モールド樹脂5が第1放熱部21の上面及び下面を覆っている。流れ止め用枠体73は第2放熱部22の上面を覆っているため、モールド樹脂5は第2放熱部22の上面を覆っていない。したがって、モールド樹脂5は、放熱板4のうち流れ止め用枠体73で覆われた部分以外を覆っている。モールド樹脂5は、第1放熱部21の貫通孔23に埋め込まれている。モールド樹脂5が、第1放熱部21の貫通孔23に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強くなり、放熱板4とモールド樹脂5との剥離が抑止される。
トランスファーモールド方式又はコンプレッションモールド方式により樹脂封止を行うことにより、パッケージ基板2上にモールド樹脂5が形成される。図11Aに示す金型31、図11Bに示す金型41又は図11Cに示す金型51を用いて、トランスファーモールド方式により樹脂封止を行ってもよい。図29は、図11Bに示す金型41を用いて、トランスファーモールド方式による樹脂封止の工程を示す断面図である。下金型43上にパッケージ基板2が載置された後、流れ止め用枠体73の上面と上金型42の下面とが接触した状態で、パッケージ基板2上に上金型42が載置される。モールド樹脂5が、金型41のゲート44から金型41内に注入され、加熱処理を行うことにより、樹脂封止が行われる。第2放熱部22の上面が流れ止め用枠体73によって覆われた状態で、樹脂封止が行われるため、第2放熱部22の上面は、モールド樹脂5によって覆われない。
樹脂封止を行った後、パッケージ基板2の下面の電極にはんだボール6を搭載する。次に、流れ止め用枠体73を除去することにより、モールド樹脂5の側面から各第2放熱部22の上面が露出する。各第2放熱部22の上面の全部が流れ止め用枠体73によって覆われている場合、流れ止め用枠体73を除去することで、モールド樹脂5の側面から各第2放熱部22の上面の全部が露出する。各第2放熱部22の上面の一部が流れ止め用枠体73によって覆われている場合、流れ止め用枠体73を除去することで、モールド樹脂5の側面から各第2放熱部22の上面の一部が露出する。次いで、パッケージ基板2、各第2放熱部22及びモールド樹脂5を厚さ方向に切断することにより、パッケージ基板2、放熱板4及びモールド樹脂5を個片化する。なお、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
〈放熱板4の構造例〉
図30〜図34を参照して、放熱板4の構造について説明する。図30の(A)〜(C)は、放熱板4の断面図である。図30の(A)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、上方及び下方に突出する第2放熱部22とを有してもよい。図30の(B)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、上方に突出する第2放熱部22とを有してもよい。図30の(C)に示すように、放熱板4は、矩形の板形状である第1放熱部21と、下方に突出する第2放熱部22とを有してもよい。図30の(A)〜(C)に示す放熱板4では、第2放熱部22の厚さが、第1放熱部21の厚さより厚い。すなわち、図30の(A)〜(C)に示す放熱板4は、外周部分が厚くなっている。したがって、外周部分が厚くなっていない放熱板と比較して、放熱板4の表面積が大きくなっているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。
図31の(A)〜(C)は、放熱板4の平面図である。図31の(A)に示すように、放熱板4は、第1放熱部21を貫通する貫通孔23を有してもよい。放熱板4は、一つの貫通孔23を有してもよいし、複数の貫通孔23を有してもよい。貫通孔23は、丸穴形状であってもよいし、矩形形状であってもよいし、他の形状であってもよい。図31の(B)に示すように、放熱板4は、第2放熱部22を貫通する貫通孔24を有してもよい。貫通孔24は、放熱板4の辺の中央に配置されていてもよいし、放熱板4の角に配置されていてもよい。放熱板4は、一つの貫通孔24を有してもよいし、複数の貫通孔24を有してもよい。貫通孔24は、丸穴形状であってもよいし、矩形形状であってもよいし、他の形状であってもよい。図31の(C)に示すように、放熱板4は、第1放熱部21及び第2放熱部22を貫通する貫通孔25を有してもよい。貫通孔25は、放熱板4の辺の中央に配置されていてもよいし、放熱板4の角に配置されていてもよい。放熱板4は、一つの貫通孔25を有してもよいし、複数の貫通孔25を有してもよい。貫通孔25は、丸穴形状であってもよいし、矩形形状であってもよいし、他の形状であってもよい。放熱板4を覆うモールド樹脂5が貫通孔23〜25内に入り込むことにより、モールド樹脂5の流動性が向上する。
図32の(A)〜(C)は、放熱板4の平面図である。図32の(A)に示すように、放熱板4は、第2放熱部22の上面に形成されたディンプル形状の溝26を形成してもよい。放熱板4は、第2放熱部22の下面に形成されたディンプル形状の溝26を形成してもよい。放熱板4は、一つの溝26を有してもよいし、複数の溝26を有してもよい。放熱板4を覆うモールド樹脂5が溝26内に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強化される。図32の(B)に示すように、放熱板4は、第2放熱部22の上面に形成されたスリット形状の溝27を形成してもよい。放熱板4は、第2放熱部22の下面に形成されたスリット形状の溝27を形成してもよい。放熱板4は、一つの溝27を有してもよいし、複数の溝27を有してもよい。放熱板4を覆うモールド樹脂5が溝27内に埋め込まれることにより、放熱板4とモールド樹脂5との密着力が強化される。
放熱板4の内部にグラファイトシートやダイヤモンドを設けてもよい。放熱板4の内部にグラファイトシートやダイヤモンドを設けることにより、放熱板4の放熱性が向上する。放熱板4は、金属部材及びグラファイトシートを含む複合部材であってもよい。放熱板4は、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材であってもよい。グラファイトシートは、面方向に熱伝導の異方性を有する材料であり、グラファイトシートの熱伝導率は、700〜1800W/(m・K)である。放熱板4は、金属部材及びダイヤモンドを含む複合部材であってもよい。放熱板4は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であってもよい。ダイヤモンドは、熱伝導率が非常に高い物質である。
例えば、図33に示すように、放熱板4の内部にグラファイトシート13を設けてもよい。図33の(A)は、放熱板4の内部にグラファイトシート13を設けた場合の放熱板4の断面図である。図33の(B)は、放熱板4の内部にグラファイトシート13を設けた場合の放熱板4の平面図(下面図)である。図34は、放熱板4の内部にグラファイトシート13を設けた場合の半導体装置1の断面図である。半導体チップ3上にTIM14が設けられており、放熱板4の内部に設けられたグラファイトシート13とTIM14とが接触している。放熱板4の内部にグラファイトシート13を設けることにより、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。放熱板4の内部にダイヤモンドを設ける場合、TIM14上にダイヤモンド粒子を貼り付けるようにしてもよい。図30〜図34に示す放熱板4の構造例を、適宜組み合わせてよい。図30〜図34に示す放熱板4の構造例は、前述の実施例1〜実施例3に係る半導体装置1に適用可能であるとともに、後述の実施例4〜実施例6に係る半導体装置1に適用可能である。
〈実施例4〉
図35〜図36を参照して、実施例4に係る半導体装置1及び半導体装置1の製造方法について説明する。実施例4は、実施例1〜実施例3の応用例であり、チップ積層タイプの半導体装置1の一例を示す。図35の(A)は、実施例4に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5、はんだボール6及び半導体チップ7を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。半導体チップ7は、例えば、メモリーチップである。図35の(B)は、実施例4に係る半導体装置1の平面図である。図35の(B)では、モールド樹脂5の図示を省略している。図35の(A)は、図35の(B)の一点鎖線B−B’の断面に対応している。
第1放熱部21は、矩形の板形状である。第2放熱部22は、第1放熱部21の長手方向の側面に配置されている。第2放熱部22は、角柱形状である。平面視で、第2放熱部22の幅は、第1放熱部21の幅より大きい。したがって、第1放熱部21の幅と第2放熱部22の幅とが一致する場合と比較して、放熱板4の表面積が大きくなり、放熱板4の放熱性が向上する。半導体チップ7は、第1放熱部21上にフェースアップで設けられている。半導体チップ7のワイヤ9が、パッケージ基板2にボンディングされている。
半導体チップ7の回路面の反対面が第1放熱部21と接触している。半導体チップ7で発生する熱は、第1放熱部21に伝わる。第1放熱部21に伝わった熱は、第2放熱部22に伝わり、モールド樹脂5の側面から露出した第2放熱部22の側面から放熱される。モールド樹脂5の側面から第2放熱部22の一部が露出しているため、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。図35では、放熱板4上に半導体チップ7を設ける例を示している。実施例4は、図35に示す例に限定されず、放熱板4上に半導体チップ7を設けないようにしてもよい。
図36は、実施例4に係る一連化した放熱板4の平面図である。図36の点線部分は、一連化した放熱板4を個片化する際の切断位置を示している。図36に示す放熱板4は、例えば、金型、エッチング等を用いて形成することができる。実施例4に係る半導体装置1の製造方法において、放熱板4上に半導体チップ7を設ける工程以外の工程については、実施例1に係る半導体装置1の製造方法と同様の工程を行ってもよい。例えば、実施例1の図9に示す工程と図10に示す工程との間に、放熱板4上に半導体チップ7を設ける工程を行ってもよい。
〈実施例5〉
図37A〜図43を参照して、実施例5に係る半導体装置1及び半導体装置1の製造方
法について説明する。実施例5は、櫛歯形状を有する放熱板4を備える半導体装置1の一例を示す。図37Aは、実施例5に係る半導体装置1の平面図である。図37Bは、実施例5に係る半導体装置1の側面図である。図37Cは、放熱板4の平面図である。図37Dは、放熱板4の断面図であり、図37Cの一点鎖線C−C’の断面に対応している。
半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22は、モールド樹脂5の側面から突出している。第2放熱部22の上面、下面及び側面が、モールド樹脂5の側面から露出している。第2放熱部22の上面及び下面に複数の凹部91が形成されている。すなわち、第2放熱部22は、第2放熱部22の上面及び下面に複数の凹部91が形成された櫛歯形状を有する。複数の凹部91は、放熱板4の外周部分に沿って、放熱板4の平面方向(横方向)に配置されている。
図38は、実施例5に係る一連化した放熱板4の平面図である。図38の点線部分は、一連化した放熱板4を個片化する際の切断位置を示している。図38に示す放熱板4は、例えば、金型、エッチング等を用いて形成することができる。図39に示すように、第2放熱部22に形成された複数の凹部91が、第2放熱部22を貫通してもよい。図39は、実施例5に係る半導体装置1の平面図である。第2放熱部22が、平面方向に櫛歯形状を有することにより、第2放熱部22の表面積が大きくなり、放熱板4の放熱性が向上する。
図40は、実施例5に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5及びはんだボール6を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22は、モールド樹脂5の側面から突出している。第2放熱部22の上面、下面及び側面が、モールド樹脂5の側面から露出している。第2放熱部22の側面に複数の凹部92が形成されている。すなわち、第2放熱部22は、第2放熱部22の側面に複数の凹部92が形成された櫛歯形状を有する。複数の凹部92は、放熱板4の厚さ方向(縦方向)に配置されている。第2放熱部22が、厚さ方向に櫛歯形状を有することにより、第2放熱部22の表面積が大きくなり、放熱板4の放熱性が向上する。
図41は、図40に示す放熱板4の形成工程図である。図42は、一連化した放熱板4の平面図である。図41は、図42の一点鎖線D−D’の断面に対応している。図42の点線部分は、一連化した放熱板4を個片化する際の切断位置を示している。図41の(A)〜(C)に示すように、放熱板4の突起部分上に、板状の放熱板93を重ねた後、放熱板4と放熱板93とを接合する。図43は、放熱板93の平面図である。図43の点線部分は、放熱板93の切断位置を示している。パッケージ基板2上に、複数の半導体チップ3と、放熱板93が接合された放熱板4とを設け、モールド樹脂5を形成する。モールド樹脂5は、実施例2で説明した方法によって形成されてもよい。
次に、パッケージ基板2の下面の電極にはんだボール6を搭載する。次いで、図41の(D)の切断位置で、パッケージ基板2、放熱板4及びモールド樹脂5を厚さ方向に切断することにより、パッケージ基板2、放熱板4及びモールド樹脂5を個片化する。図41の(D)に示すように、放熱板4、93を厚さ方向に切断することにより、第2放熱部22の側面に複数の凹部92が形成される。なお、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、パッケージ基板2の下面の電極にはんだボール6を搭載してもよい。
〈実施例6〉
図44を参照して、実施例6に係る半導体装置1及び半導体装置1の製造方法について説明する。実施例6は、実施例1〜実施例5の応用例であり、放熱フィンを取り付けた放熱板4を備える半導体装置1の一例を示す。図44は、実施例6に係る半導体装置1の断面図である。半導体装置1は、パッケージ基板2、半導体チップ3、放熱板4、モールド樹脂5、はんだボール6及び放熱フィン8を備える。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。
第1放熱部21の上面及び下面は、モールド樹脂5によって覆われている。第2放熱部22の上面及び下面は、モールド樹脂5によって覆われ、第2放熱部22の側面は、モールド樹脂5の側面から露出している。第2放熱部22の側面に、TIM14を介して放熱フィン8が取り付けられている。すなわち、半導体装置1の平面方向に放熱フィン8が配置されている。半導体チップ3で発生する熱は、第1放熱部21に伝わる。第1放熱部21に伝わった熱は、第2放熱部22に伝わり、モールド樹脂5の側面から露出した第2放熱部22の側面に取り付けられた放熱フィン8に伝わる。放熱フィン8に伝わった熱は、放熱フィン8から放熱される。モールド樹脂5の側面から露出した第2放熱部22の側面に放熱フィン8を取り付けることにより、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。
実施例2及び実施例3に係る半導体装置1のように、第2放熱部22の上面、下面及び側面のそれぞれの一部が、モールド樹脂5の側面から露出してもよいし、第2放熱部22の全部が、モールド樹脂5の側面から露出してもよい。実施例6に係る半導体装置1の製造方法において、第2放熱部22の側面に放熱フィン8を取り付ける工程以外の工程については、実施例1に係る半導体装置1の製造方法と同様の工程を行ってもよい。例えば、パッケージ基板2、放熱板4及びモールド樹脂5を個片化した後に、第2放熱部22の側面に放熱フィン8を取り付ける工程を行ってもよい。
実施例1〜実施例6に係る半導体装置1によれば、モールド樹脂5の側面から第2放熱部22が露出することにより、放熱板4の放熱性が向上する。これにより、半導体装置1の放熱性が向上し、半導体装置1の低熱抵抗化が向上する。その結果、半導体装置1の高信頼性を確保することができる。また、実施例1〜実施例6に係る半導体装置1によれば、半導体装置1の厚さ方向に放熱フィン8を配置していないため、半導体装置1の低熱抵抗化及び薄型化の両立を図ることができる。図45は、半導体装置1を製品基板102に実装した製品101の一例を示す断面図である。図45に示す例では、実施例2に係る半導体装置1と、実施例6に係る半導体装置1とが、製品基板102に実装されている。図45に示すように、半導体装置1の厚さ方向に放熱フィン8を配置していないため、製品101の厚さが厚くなっていない。
以上の実施例1〜6を含む実施形態に関し、更に以下の付記を示す。
(付記1)
基板と、
前記基板上に設けられた半導体素子と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂の内部に設けられ、前記半導体素子上に配置された第1放熱部及び第2放熱部を有する放熱板と
を備え、
前記封止樹脂の側面から前記第2放熱部の少なくとも一部が露出しており、
前記第2放熱部の厚さは、前記第1放熱部の厚さよりも厚いことを特徴とする半導体装置。
(付記2)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記1に記載の半導体装置。
(付記3)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記封止樹脂の側面から前記第2放熱部の側面が露出しており、
前記第2放熱部の側面に、前記第2放熱部から伝わる熱を放熱する放熱フィンが設けられていることを特徴とする付記1から3の何れか一つに記載の半導体装置。
(付記5)
前記封止樹脂の側面から前記第2放熱部の少なくとも一部が突出していることを特徴とする付記1から4の何れか一つに記載の半導体装置。
(付記6)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴とする付記1から5の何れか一つに記載の半導体装置。
(付記7)
基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記基板上に、前記複数の半導体素子及び前記放熱板を覆う封止樹脂を形成する工程と、
前記基板、前記各第2放熱部及び前記封止樹脂を厚さ方向に切断することにより、前記基板、前記放熱板及び前記封止樹脂を個片化し、前記個片化された各封止樹脂の側面から前記各第2放熱部の側面を露出する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
(付記8)
前記封止樹脂を形成する工程は、
前記各第2放熱部の上面と金型とを接触させた状態で前記金型内に前記基板を載置する工程と、
前記金型内に封止樹脂を注入することにより、前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の上面以外を覆う前記封止樹脂を形成する工程と
を含むことを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
前記各第2放熱部の側面に放熱フィンを設ける工程を備えることを特徴とする付記7又8に記載の半導体装置の製造方法。
(付記10)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記7から9の何れか一つに記載の半導体装置の製造方法。
(付記11)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記7から10の何れか一つに記載の半導体装置の製造方法。
(付記12)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴
とする付記7から11の何れか一つに記載の半導体装置の製造方法。
(付記13)
基板上に、複数の半導体素子を設ける工程と、
前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
前記各第2放熱部の少なくとも一部を覆う枠体を設ける工程と、
前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の前記枠体で覆われた部分以外を覆う複数の封止樹脂を形成する工程と、
前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の少なくとも一部を露出する工程と、
前記基板及び前記各第2放熱部を厚さ方向に切断することにより、前記基板及び前記放熱板を個片化する工程と
を備え、
前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
(付記14)
前記枠体は、前記各第2放熱部の上面及び下面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部を突出させる工程を含むことを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記枠体は、前記各第2放熱部の上面を覆っており、
前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の上面を露出する工程を含むことを特徴とする付記13に記載の半導体装置の製造方法。
(付記16)
前記各第2放熱部の側面に放熱フィンを設ける工程を備えることを特徴とする付記13から15の何れか一つに記載の半導体装置の製造方法。
(付記17)
平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする付記13から16の何れか一つに記載の半導体装置の製造方法。
(付記18)
前記第2放熱部は、櫛歯形状を有することを特徴とする付記13から17の何れか一つに記載の半導体装置の製造方法。
(付記19)
前記放熱板は、金属部材及びグラファイトシートを含む複合部材、高熱伝導セラミックス部材及びグラファイトシートを含む複合部材、金属部材及びダイヤモンドを含む複合部材、又は、高熱伝導セラミックス部材及びダイヤモンドを含む複合部材であることを特徴とする付記13から18の何れか一つに記載の半導体装置の製造方法。
1 半導体装置
2 パッケージ基板
3、7 半導体チップ
4、93 放熱板
5 モールド樹脂
6、11 はんだボール
8 放熱フィン
9 ワイヤ
12 アンダーフィル樹脂
13 グラファイトシート
14 TIM
21 第1放熱部
22 第2放熱部
23、24、25 貫通孔
26、27、28 溝
31、41、51、61、81 金型
32、42、52、62、82 上金型
33、43、53、63、83 下金型
34、44、54、64、84 ゲート
55 プレート金型
71、72、73 流れ止め用枠体
91、92 凹部
101 製品
102 製品基板

Claims (8)

  1. 基板と、
    前記基板上に設けられた半導体素子と、
    前記半導体素子を覆う封止樹脂と、
    前記封止樹脂の内部に設けられ、前記半導体素子上に配置された第1放熱部及び第2放熱部を有する放熱板と
    を備え、
    前記封止樹脂の側面から前記第2放熱部の少なくとも一部が露出しており、
    前記第2放熱部の厚さは、前記第1放熱部の厚さよりも厚いことを特徴とする半導体装置。
  2. 平面視における前記第2放熱部の幅は、平面視における前記第1放熱部の幅よりも広いことを特徴とする請求項1に記載の半導体装置。
  3. 前記封止樹脂の側面から前記第2放熱部の少なくとも一部が突出していることを特徴とする請求項1又は2に記載の半導体装置。
  4. 基板上に、複数の半導体素子を設ける工程と、
    前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
    前記基板上に、前記複数の半導体素子及び前記放熱板を覆う封止樹脂を形成する工程と、
    前記基板、前記各第2放熱部及び前記封止樹脂を厚さ方向に切断することにより、前記基板、前記放熱板及び前記封止樹脂を個片化し、前記個片化された各封止樹脂の側面から前記各第2放熱部の側面を露出する工程と
    を備え、
    前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
  5. 前記封止樹脂を形成する工程は、
    前記各第2放熱部の上面と金型とを接触させた状態で前記金型内に前記基板を載置する工程と、
    前記金型内に封止樹脂を注入することにより、前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の上面以外を覆う前記封止樹脂を形成する工程と
    を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 基板上に、複数の半導体素子を設ける工程と、
    前記複数の半導体素子上に、複数の第1放熱部と複数の第2放熱部とを有する放熱板を設ける工程と、
    前記各第2放熱部の少なくとも一部を覆う枠体を設ける工程と、
    前記各半導体素子及び前記各第1放熱部を覆い、かつ、前記各第2放熱部の前記枠体で覆われた部分以外を覆う複数の封止樹脂を形成する工程と、
    前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の少なくとも一部を露出する工程と、
    前記基板及び前記各第2放熱部を厚さ方向に切断することにより、前記基板及び前記放熱板を個片化する工程と
    を備え、
    前記各第2放熱部の厚さは、前記各第1放熱部の厚さよりも厚いことを特徴とする半導体装置の製造方法。
  7. 前記枠体は、前記各第2放熱部の上面及び下面を覆っており、
    前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部を突出させる工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記枠体は、前記各第2放熱部の上面を覆っており、
    前記露出する工程は、前記枠体を除去して、前記各封止樹脂の側面から前記各第2放熱部の上面を露出する工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2014155152A 2014-07-30 2014-07-30 半導体装置及び半導体装置の製造方法 Active JP6314729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155152A JP6314729B2 (ja) 2014-07-30 2014-07-30 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155152A JP6314729B2 (ja) 2014-07-30 2014-07-30 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016032074A JP2016032074A (ja) 2016-03-07
JP6314729B2 true JP6314729B2 (ja) 2018-04-25

Family

ID=55442277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155152A Active JP6314729B2 (ja) 2014-07-30 2014-07-30 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6314729B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018812A (ko) 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
US20230245944A1 (en) * 2021-07-28 2023-08-03 Institute of semiconductors, Guangdong Academy of Sciences Fan-out type package preparation method of fan-out type package
JP2023031660A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Necエレクトロニクス株式会社 半導体装置の製造方法
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置

Also Published As

Publication number Publication date
JP2016032074A (ja) 2016-03-07

Similar Documents

Publication Publication Date Title
US11916023B2 (en) Thermal interface material having different thicknesses in packages
TWI453838B (zh) 具有散熱器之無引線封裝
TWI404184B (zh) 多晶片引線架封裝
TWI543314B (zh) 半導體封裝物
US9842794B2 (en) Semiconductor package with integrated heatsink
US9859266B2 (en) Method of forming 3D integrated circuit package with panel type lid
JP6314729B2 (ja) 半導体装置及び半導体装置の製造方法
JP4494240B2 (ja) 樹脂封止型半導体装置
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
JP2009188376A (ja) 半導体装置とその製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
US11721654B2 (en) Ultra-thin multichip power devices
TWI730499B (zh) 散熱片
TWI719006B (zh) 半導體裝置
US11398417B2 (en) Semiconductor package having die pad with cooling fins
TWI607530B (zh) 封裝裝置與其製作方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
CN110729204A (zh) 半导体衬底、半导体封装及其形成方法
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
JP2023092306A (ja) 半導体装置
KR20190132619A (ko) 반도체 패키지 및 그 제조 방법
TW201216383A (en) Method for fabricating thermally-enhanced chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R150 Certificate of patent or registration of utility model

Ref document number: 6314729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150