TWI488268B - 半導體元件 - Google Patents

Description

半導體元件

本發明有關於電子元件，且特別是有關於半導體元件。

現行的技術都是採用粗鋁線或是鋁帶來電性連接高功率晶片以及基板，然而，高功率晶片運作時會產生大量的熱能而使得高功率晶片與粗鋁線或是鋁帶的接點溫度急遽升高。此時，接點容易受到高溫的影響而損壞。因此，如何提高接點強度是目前業界亟待克服的問題。

本發明一實施例提供本發明一實施例提供一種半導體元件，包括：一晶片，具有相對的一第一表面與一第二表面，其中晶片具有一配置於第一表面上的第一接墊；一第一導電條片，配置於第一表面上，第一導電條片具有一朝向第一表面的第三表面，第三表面上配置有至少一第一凸起結構，第一凸起結構夾於第一導電條片與第一接墊之間；以及一第一導電層，夾於第一導電條片與第一接墊之間，其中第一凸起結構係嵌入第一導電層中，且第一接墊、第一導電層、第一凸起結構與第一導電條片係彼此電性連接。

100、600、700、900、1100‧‧‧半導體元件

110‧‧‧晶片

112‧‧‧第一表面

114‧‧‧第二表面

116a‧‧‧第一接墊

116b‧‧‧第二接墊

116c‧‧‧第三接墊

120a‧‧‧第一導電條片

120b‧‧‧第二導電條片

120c‧‧‧第三導電條片

122a‧‧‧第三表面

122b‧‧‧第五表面

122c‧‧‧第六表面

124a‧‧‧第四表面

124b、124c‧‧‧表面

130a‧‧‧第一導電層

130b‧‧‧第二導電層

130c‧‧‧第三導電層

140‧‧‧導線

132a、132c‧‧‧鉚釘結構

D1‧‧‧第一寬度

D2‧‧‧第二寬度

D3‧‧‧第三寬度

D4‧‧‧第四寬度

P1‧‧‧第一凸起結構

P2‧‧‧第二凸起結構

P3‧‧‧第三凸起結構

R1‧‧‧第一凹槽結構

R2‧‧‧第二凹槽結構

R3‧‧‧第三凹槽結構

T1、T3‧‧‧貫孔

W1、W2、W3、W4‧‧‧寬度

第1A圖繪示本發明一實施例之半導體元件的剖面圖。

第1B-1D圖繪示本發明多個不同實施例之半導體元件的第一導電條片的下視圖。

第2圖繪示本發明另一實施例之半導體元件的剖面圖。

第3圖繪示本發明一實施例之半導體元件的製程剖面圖。

第4圖繪示本發明一實施例之半導體元件的剖面圖。

第4A圖繪示本發明另一實施例之半導體元件的剖面圖。

第5圖繪示第4圖之半導體元件的立體圖。

第6圖繪示本發明一實施例之半導體元件的剖面圖。

第7A圖繪示本發明一實施例之半導體元件的上視圖。

第7B圖繪示第7A圖之半導體元件的第一導電條片與第二導電條片沿I-I’線段的剖面圖。

第7C圖繪示第7A圖之半導體元件的第一導電條片沿II-II’線段的剖面圖。

第8A圖繪示第7A圖之半導體元件的下視圖。

第8B圖繪示第8A圖之半導體元件的第三導電條片沿I-I’線段的剖面圖。

第9A圖繪示本發明一實施例之半導體元件的上視圖。

第9B圖繪示第9A圖之半導體元件的第一導電條片與第二導電條片沿I-I’線段的剖面圖。

第10A圖繪示第9A圖之半導體元件的下視圖。

第10B圖繪示第10A圖之半導體元件的第三導電條片 沿I-I’線段的剖面圖。

第11圖繪示本發明一實施例之半導體元件的剖面圖。

第11A圖繪示本發明另一實施例之半導體元件的剖面圖。

以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可能擴大，以簡化或是突顯其特徵。再者，圖中未繪示或描述之元件，可為所屬技術領域中具有通常知識者所知的任意形式。

第1A圖繪示本發明一實施例之半導體元件的剖面圖。第1B-1D圖繪示本發明多個不同實施例之半導體元件的第一導電條片的下視圖。第2圖繪示本發明另一實施例之半導體元件的剖面圖。

請參照第1A圖，本實施例之半導體元件100包括一晶片110、一第一導電條片120a、以及一第一導電層130a。晶片110具有相對的一第一表面112與一第二表面114，且晶片110具有 一配置於第一表面112上的第一接墊116a。

第一導電條片120a的材質包括銅、金、鋁、或前述之組合、或是其他適合的導電材料。第一導電條片120a配置於第一表面112上，第一導電條片120a具有一朝向第一表面112的第三表面122a以及一相對於第三表面122a的第四表面124a。第三表面122a上配置有多個第一凸起結構P1，第一凸起結構P1係夾於第一導電條片120a與第一接墊116a之間。在其他實施例中，第三表面122a上亦可僅配置單一個第一凸起結構P1。

在一實施例中，第一導電條片120a與第一凸起結構P1係為一體成型之結構。亦即，第一導電條片120a與第一凸起結構P1的材質相同。在另一實施例中，第一導電條片120a與第一凸起結構P1可為二個獨立的結構，此時，第一導電條片120a與第一凸起結構P1的材質可彼此不同、或是彼此相同。

在多個不同的實施例中，在第一導電條片120a的下視圖中，第一凸起結構P1可呈點狀(如第1B圖所示)、長條狀(如第1C圖所示)、圓圈狀(如第1D圖所示)、或是其他適合的形狀，值得注意的是，為凸顯第1B-1D圖中的第一凸起結構P1所在的位置，因此，於第一凸起結構P1所在的位置填入網格線。

第一導電層130a係夾於第一導電條片120a與第一接墊116a之間。在一實施例中，第一導電層130a的材質包括金屬，例如為銀、錫、鉛、銅、鎳、或是其他適合的金屬材料。第一凸起結構P1係嵌入第一導電層130a中，且第一接墊116a、 第一導電層130a、第一凸起結構P1與第一導電條片120a係彼此電性連接。在本實施例中，第一凸起結構P1係貫穿第一導電層130a而使得第一凸起結構P1與位於晶片110的表面上的第一接墊116a直接接觸。在另一實施例中，第一凸起結構P1並未貫穿第一導電層130a，故第一凸起結構P1並未直接與晶片110的表面上的第一接墊116a接觸(如第2圖所示)。

由前述可知，本實施例藉由在第一導電條片120a上設置第一凸起結構P1的方式使第一凸起結構P1可嵌入第一導電層130a中，以增加與第一導電層130a的接觸面積。因此，本實施例之由第一導電條片120a、第一凸起結構P1、以及第一導電層130a所構成的接點結構具有較佳的接著力。再者，可藉由第一凸起結構P1來控制第一導電層130a的厚度，以使第一導電層130a可具有適當的厚度。

在本實施例中，晶片110可為一高功率晶片。因此，晶片110可更具有一配置於第一表面112上的第二接墊116b以及一配置於第二表面114上的第三接墊116c，其中第一接墊116a可為源極接墊，第二接墊116b可為閘極接墊，第三接墊116c可為汲極接墊。

此外，半導體元件100可更包括一第二導電條片120b、一第三導電條片120c、一第二導電層130b、以及一第三導電層130c。第二導電條片120b可配置於第一表面112上，第二導電條片120b具有一朝向第一表面112的第五表面122b。第五表面122b上配置有至少一第二凸起結構P2，第二凸起結構P2夾於第二導電條片120b與第二接墊116b之間。

第二導電層130b係夾於第二導電條片120b與第二接墊116b之間，其中第二凸起結構P2係嵌入第二導電層130b中，且第二接墊116b、第二導電層130b、第二凸起結構P2與第二導電條片120b係彼此電性連接。

第三導電條片120c可配置於第二表面114上，第三導電條片120c具有一朝向第二表面114的第六表面122c。第六表面122c上配置有多個第三凸起結構P3，第三凸起結構P3夾於第三導電條片120c與第三接墊116c之間。

第三導電層130c係夾於第三導電條片120c與第三接墊116c之間，其中第三凸起結構P3係嵌入第三導電層130c中，且第三接墊116c、第三導電層130c、第三凸起結構P3與第三導電條片120c係彼此電性連接。

值得注意的是，第二導電條片120b、第三導電條片120c、第二凸起結構P2、第三凸起結構P3、第二導電層130b、與第三導電層130c的材質以及結構可相同於或相似於第一導電條片120a、第一凸起結構P1、以及第一導電層130a的材質以及結構，故於此不再贅述，但本發明並不以此為限。在一實施例中，第一導電條片120a、第二導電條片120b、以及第三導電條片120c的熱膨脹係數可大於晶片110的熱膨脹係數。

以下將大略描述半導體元件100的製作流程。

第3圖繪示本發明一實施例之半導體元件的製程剖面圖。請參照第3圖，可先提供第一導電條片120a、第二導電條片120b、第三導電條片120c、以及晶片110。

第一導電條片120a、第二導電條片120b、第三導 電條片120c上分別形成有第一凸起結構P1、第二凸起結構P2、以及第三凸起結構P3，其中第一凸起結構P1、第二凸起結構P2、以及第三凸起結構P3的形成方法包括對第一導電條片120a、第二導電條片120b、第三導電條片120c進行一加熱沖壓製程。

晶片110的第一接墊116a、第二接墊116b、以及第三接墊116c上已分別形成第一導電層130a、第二導電層130b、與第三導電層130c。第一導電層130a、第二導電層130b、與第三導電層130c的形成方法例如為分別在第一接墊116a、第二接墊116b、以及第三接墊116c上塗佈銀膏，然後，進行280度的燒結製程，時間為數分鐘至數小時不等。

或者是，第一導電層130a、第二導電層130b、與第三導電層130c的形成方法為塗佈銀膠、銀膏、或者其他低溫單一元素焊料、或者多元混合焊料，其熔點溫度小於導電條片，然後，進行熔化(melting)製程，之後，進行冷卻製程以形成導電層。

接著，進行一加壓共燒製程，以將第一導電條片120a、第二導電條片120b、第三導電條片120c分別壓合至第一導電層130a、第二導電層130b、與第三導電層130c上。此時，第一凸起結構P1、第二凸起結構P2、以及第三凸起結構P3分別嵌入第一導電層130a、第二導電層130b、與第三導電層130c中(如第1A圖或是第2圖所示)。值得注意的是，本發明並不以前述製程順序與條件為限，換言之，其它實施例之製程順序與條件可不同於前述製程順序及/或條件。本領域具有通常知識者 可依說明書之揭露內容做適當地調整。

第4圖繪示本發明一實施例之半導體元件的剖面圖。第4A圖繪示本發明另一實施例之半導體元件的剖面圖。第5圖繪示第4圖之半導體元件的立體圖。

如第4-5圖所示，若是在進行加壓共燒製程之前，在第一導電條片120a中形成貫孔T1，則在進行加壓共燒製程時，第一導電層130a會因為受到擠壓而由貫孔T1溢流到第一導電條片120a的第四表面124a上而形成鉚釘結構132a。

詳細而言，第一導電層130a的鉚釘結構132a係位於貫孔T1中並向上延伸至第四表面124a上，且在本實施例中，鉚釘結構132a之位於第四表面124a上的部份的第一寬度D1大於貫孔T1(之鄰近第四表面124a的部份)的第二寬度D2。

同樣地，在其它未繪示的實施例中，亦可在第二導電條片120b與第三導電條片120c中形成貫孔，以形成鉚釘結構。

在本實施例中，鉚釘結構132a可有效提高第一導電層130a與第一導電條片120a的接合力，且貫孔T1可於加壓共燒製程中排出第一導電層130a因受熱而釋放出的氣體，進而避免第一導電層130a內產生孔洞。

此外，雖然第4圖係繪示鉚釘結構132a突出於第四表面124a，但本發明不限於此，在其它實施例中，如第4A圖所示，鉚釘結構132a可以是朝第四表面124a延伸，但並未延伸出貫孔T1。此時，鉚釘結構132a之接近第四表面124a的部份的寬度W1大於鉚釘結構132a之接近第三表面122a的部份的寬度 W2。在一實施例中，鉚釘結構132a的一表面S1係為一平面，且表面S1係齊平於第一導電條片120a的第四表面124a。

第6圖繪示本發明一實施例之半導體元件的剖面圖。請參照第6圖，本實施例之半導體元件600採用一導線140來連接第二接墊116b至一外部電子元件(例如導線架、電路板，未繪示)。在其它未繪示的實施例中，亦可採用導線來連接第三接墊116c至一外部電子元件。

第7A圖繪示本發明一實施例之半導體元件的上視圖。第7B圖繪示第7A圖之半導體元件的第一導電條片與第二導電條片沿I-I’線段的剖面圖，第7C圖繪示第7A圖之半導體元件的第一導電條片沿II-II’線段的剖面圖。第8A圖繪示第7A圖之半導體元件的下視圖，第8B圖繪示第8A圖之半導體元件的第三導電條片沿I-I’線段的剖面圖。

請同時參照第7A-7C圖，在本實施例中，第一導電條片120a的第四表面124a具有對應多個第一凸起結構P1的多個第一凹槽結構R1。詳細而言，第一凹槽結構R1係分別位於對應的第一凸起結構P1的正上方，且第一凹槽結構R1於上視圖(第7A圖)中所呈現的形狀(例如，點狀)係與其正下方的第一凸起結構P1相同或相似。

在一實施例中，第一導電條片120a與第一凸起結構P1係為一體成型之結構，且在半導體元件100的剖面圖(第7B圖或第7C圖)中，第一導電條片120a與第一凸起結構P1係構成一波浪狀結構。第一凸起結構P1的形成方法例如為對第一導電條片120a進行一沖壓製程。

同樣地，亦可在第二導電條片120b之一相對於第五表面122b的表面124b上形成對應第二凸起結構P2的第二凹槽結構R2，或是在第三導電條片120c之一相對於第六表面122c的表面124c上形成對應第三凸起結構P3的第三凹槽結構R3(如第8A-8B圖所示)。

值得注意的是，雖然本實施例之凹槽R1、R2、R3以及凸起結構P1、P2、P3係呈現點狀，但亦可為其它適合的形狀，例如長條狀(如下圖第9A-10B圖所示)。

第9A圖繪示本發明一實施例之半導體元件的上視圖。第9B圖繪示第9A圖之半導體元件的第一導電條片與第二導電條片沿I-I’線段的剖面圖。第10A圖繪示第9A圖之半導體元件的下視圖。第10B圖繪示第10A圖之半導體元件的第三導電條片沿I-I’線段的剖面圖。

如第9A-10B圖所示，本實施例之半導體元件900相似於第7A-8B圖所示之半導體元件700，兩者差異之處在於本實施例之半導體元件900的凹槽R1、R2、R3以及其對應的凸起結構P1、P2、P3係呈現長條狀。

第11圖繪示本發明一實施例之半導體元件的剖面圖。第11A圖繪示本發明另一實施例之半導體元件的剖面圖。請參照第11圖，本實施例之半導體元件相似於第9A-10B圖之半導體元件，兩者差異在於本實施例之半導體元件1100的第一導電條片120a與第三導電條片120c分別具有貫孔T1、T3，且第一導電層130a更具有穿過貫孔T1而延伸至第四表面124a上的鉚釘結構132a，第三導電層130c更具有穿過貫孔T3而延伸至表面 124c上的鉚釘結構132c。

鉚釘結構132a之位於第四表面124a上的部份的第一寬度D1大於貫孔T1(之鄰近第四表面124a的部份)的第二寬度D2，鉚釘結構132c之位於表面124c上的部份的第三寬度D3大於貫孔T3(之鄰近表面124c的部份)的第四寬度D4。

此外，雖然第11A圖係繪示鉚釘結構132a突出於第四表面124a，但本發明不限於此，在其它實施例中，如第11A圖所示，鉚釘結構132a可以是朝第四表面124a延伸，但並未延伸出貫孔T1。此時，鉚釘結構132a之接近第四表面124a的部份的寬度W1大於鉚釘結構132a之接近第三表面122a的部份的寬度W2。在一實施例中，鉚釘結構132a的一表面S1係為一平面，且表面S1係齊平於第一導電條片120a的第四表面124a。

鉚釘結構132c之接近表面124c的部份的寬度W3大於鉚釘結構132c之接近第六表面122c的部份的寬度W4。在一實施例中，鉚釘結構132c的一表面S3係為一平面，且表面S3係齊平於第三導電條片120c的表面124c。

綜上所述，本發明藉由在導電條片上設置凸起結構的方式使凸起結構可嵌入導電層中，以增加與導電層的接觸面積，故本發明之由導電條片、凸起結構、以及導電層所構成的接點結構具有較佳的接著力。再者，可藉由凸起結構來控制導電層的厚度，以使導電層可具有適當的厚度。此外，本發明之鉚釘結構可有效提高導電層與導電條片的接合力，且貫孔可於加壓共燒製程中排出導電層因受熱而釋放出的氣體，進而避免導電層內產生孔洞。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體元件

110‧‧‧晶片

112‧‧‧第一表面

114‧‧‧第二表面

116a‧‧‧第一接墊

116b‧‧‧第二接墊

116c‧‧‧第三接墊

120a‧‧‧第一導電條片

120b‧‧‧第二導電條片

120c‧‧‧第三導電條片

122a‧‧‧第三表面

122b‧‧‧第五表面

122c‧‧‧第六表面

124a‧‧‧第四表面

130a‧‧‧第一導電層

130b‧‧‧第二導電層

130c‧‧‧第三導電層

P1‧‧‧第一凸起結構

P2‧‧‧第二凸起結構

P3‧‧‧第三凸起結構

Claims (17)

1. 一種半導體元件，包括：一晶片，具有相對的一第一表面與一第二表面，其中該晶片具有一配置於該第一表面上的第一接墊；一第一導電條片，配置於該第一表面上，該第一導電條片具有一朝向該第一表面的第三表面，該第三表面上配置有至少一第一凸起結構，該第一凸起結構夾於該第一導電條片與該第一接墊之間；以及一第一導電層，夾於該第一導電條片與該第一接墊之間，其中該第一凸起結構係嵌入該第一導電層中，且該第一接墊、該第一導電層、該第一凸起結構與該第一導電條片係彼此電性連接。
2. 如申請專利範圍第1項所述之半導體元件，該第一凸起結構係呈點狀、長條狀或圓圈狀。
3. 如申請專利範圍第1項所述之半導體元件，其中該第一導電條片與該第一凸起結構係為一體成型之結構。
4. 如申請專利範圍第3項所述之半導體元件，該第一導電條片與該第一凸起結構係構成一波浪狀結構。
5. 如申請專利範圍第1、3項所述之半導體元件，其中該第一導電條片具有一相對於該第三表面的第四表面，且該第四表面具有一對應該第一凸起結構的第一凹槽結構。
6. 如申請專利範圍第1項所述之半導體元件，其中該第一導電條片與該第一凸起結構係為二個獨立的結構。
7. 如申請專利範圍第6項所述之半導體元件，其中該第一 導電條片與該第一凸起結構的材質彼此不同。
8. 如申請專利範圍第1項所述之半導體元件，其中該第一導電層的材質包括銀、錫、鉛、銅、鎳或上述合金混合物。
9. 如申請專利範圍第1項所述之半導體元件，其中該第一凸起結構係貫穿該第一導電層。
10. 如申請專利範圍第1項所述之半導體元件，其中該第一凸起結構並未貫穿該第一導電層。
11. 如申請專利範圍第1項所述之半導體元件，其中該晶片更具有一配置於該第一表面上的第二接墊，該半導體元件更包括：一第二導電條片，配置於該第一表面上，該第二導電條片具有一朝向該第一表面的第五表面，該第五表面上配置有至少一第二凸起結構，該第二凸起結構夾於該第二導電條片與該第二接墊之間；一第二導電層，夾於該第二導電條片與該第二接墊之間，其中該第二凸起結構係嵌入該第二導電層中，且該第二接墊、該第二導電層、該第二凸起結構與該第二導電條片係彼此電性連接。
12. 如申請專利範圍第1項所述之半導體元件，其中該晶片更具有一配置於該第二表面上的第三接墊，該半導體元件更包括：一第三導電條片，配置於該第二表面上，該第三導電條片具有一朝向該第二表面的第六表面，該第六表面上配置有至少一第三凸起結構，該第三凸起結構夾於該第三導電條片與該第 三接墊之間；以及一第三導電層，夾於該第三導電條片與該第三接墊之間，其中該第三凸起結構係嵌入該第三導電層中，且該第三接墊、該第三導電層、該第三凸起結構與該第三導電條片係彼此電性連接。
13. 如申請專利範圍第1項所述之半導體元件，其中該晶片更具有一配置於該第一表面上的第二接墊以及一配置於該第二表面上的第三接墊，該半導體元件更包括：一導線，連接該第二接墊或該第三接墊至一外部電子元件。
14. 如申請專利範圍第1項所述之半導體元件，其中該第一導電條片具有至少一貫孔。
15. 如申請專利範圍第14項所述之半導體元件，其中該第一導電層更具有一鉚釘結構，該鉚釘結構係位於該貫孔中並朝向該第一導電條片之一相對於該第三表面的第四表面延伸，其中該鉚釘結構之接近該第四表面的部份的寬度大於該鉚釘結構之接近該第三表面的部份的寬度。
16. 如申請專利範圍第15項所述之半導體元件，其中該鉚釘結構的一表面係為一平面，且該鉚釘結構的該表面係齊平於該第一導電條片的該第四表面。
17. 如申請專利範圍第15項所述之半導體元件，其中該鉚釘結構係位於該貫孔中並延伸至該第一導電條片的該第四表面上，且該鉚釘結構之位於該第四表面上的部份的一第一寬度大於該貫孔的一第二寬度。