JP6314433B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6314433B2 JP6314433B2 JP2013234263A JP2013234263A JP6314433B2 JP 6314433 B2 JP6314433 B2 JP 6314433B2 JP 2013234263 A JP2013234263 A JP 2013234263A JP 2013234263 A JP2013234263 A JP 2013234263A JP 6314433 B2 JP6314433 B2 JP 6314433B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal member
- support portion
- solder
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 335
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 111
- 239000002184 metal Substances 0.000 claims description 111
- 229910000679 solder Inorganic materials 0.000 claims description 96
- 239000011324 bead Substances 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 25
- 229920005989 resin Polymers 0.000 description 24
- 239000011347 resin Substances 0.000 description 24
- 238000007789 sealing Methods 0.000 description 20
- 230000005855 radiation Effects 0.000 description 13
- 238000003825 pressing Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
先ず、半導体装置の概略構成について説明する。この半導体装置は、所謂1in1パッケージとして知られており、例えば車両のインバータ回路に組み入れられ、負荷をPWM制御するための装置として適用される。
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態において、第5実施形態(第1変形例)に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
Claims (13)
- 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
前記半導体素子の一面側に配置される第1金属部材(18)と、
前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第2支持部(36b)を有する一方は、前記半導体素子(12,14)側の面から前記第2支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第1支持部(36a)と重なる位置に設けられた第3支持部(36c)を有することを特徴とする半導体装置。 - 前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第1支持部(36a)を有する一方は、前記半導体素子(12,14)側の面から前記第1支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第2支持部(36b)と重なる位置に設けられた第4支持部(36d)を有することを特徴とする請求項1に記載の半導体装置。
- 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
前記半導体素子の一面側に配置される第1金属部材(18)と、
前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
前記半導体素子(12,14)と前記第1金属部材(18)との間、及び、前記半導体素子と前記第2金属部材(22,24)との間、にそれぞれ介在される前記はんだ(16,20)の少なくとも一方は、所定のはんだ厚を確保するためのビーズ(50)を含むことを特徴とする半導体装置。 - 前記第2支持部(36b)は、前記積層方向に直交する面内において、前記第1支持部(36a)を取り囲むように設けられていることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 前記第2支持部(36b)は環状に設けられていることを特徴とする請求項4に記載の半導体装置。
- 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
前記半導体素子の一面側に配置される第1金属部材(18)と、
前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
前記第2支持部(36b)は、前記積層方向に直交する面内において、前記第1支持部(36a)を取り囲むように設けられていることを特徴とする半導体装置。 - 前記第2支持部(36b)は環状に設けられていることを特徴とする請求項6に記載の半導体装置。
- 前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継していることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。 - 前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継しており、
前記第2金属部材は、前記第2金属部材と前記半導体素子とを接続する前記はんだ(20)のリフロー時に、環状の前記第2支持部(36b)外へ前記はんだが溢れるのを抑制するために、前記半導体素子側の面における前記第2支持部よりも内側の領域と前記放熱板側の面とを貫通して設けられた貫通孔(52)を有することを特徴とする請求項5又は請求項7に記載の半導体装置。 - 前記第2金属部材(22,24)及び前記放熱板(32)の少なくとも一方は、前記第2金属部材と前記放熱板との間のはんだ厚を確保するために、相手側に向けて突出する突起部(38)を有することを特徴とする請求項8又は請求項9に記載の半導体装置。
- 前記放熱板(32)は、リフロー時において前記はんだ(30)との接続領域から溢れた前記はんだを収容するために、前記接続領域を取り囲むように環状に設けられた溝部(32c)を有することを特徴とする請求項8〜10いずれか1項に記載の半導体装置。
- 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
前記半導体素子の一面側に配置される第1金属部材(18)と、
前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継している半導体装置の製造方法であって、
前記第1金属部材(18)及び前記第2金属部材(22,24)として、一方が前記第1支持部(36a)を有し、他方が前記第2支持部(36b)を有するものを準備する準備工程と、
前記半導体素子(12,14)と前記第1金属部材との間のはんだ(16)、及び、前記半導体素子と前記第2金属部材とのはんだ(20)をリフローして、前記第1金属部材、前記半導体素子、及び前記第2金属部材が一体化された接続体(44)を形成する第1リフロー工程と、
前記第2金属部材が前記放熱板(32)に対向するように、前記放熱板上に前記接続体を配置し、前記第1金属部材側から加圧した状態で、前記第2金属部材と前記放熱板との間のはんだ(30)を含む各はんだをリフローする第2リフロー工程と、を備え、
前記第2リフロー工程では、加圧により前記第1支持部及び前記第2支持部を前記半導体素子に接触させて前記半導体素子の反りを矯正するとともに、リフロー後の冷却時も加圧を継続することで、前記半導体素子の反りの発生を抑制することを特徴とする半導体装置の製造方法。 - 前記第2リフロー工程では、前記加圧により前記放熱板(32)における前記第2金属部材(22,24)と反対の面と前記第1金属部材(18)とに接触し、前記放熱板と前記第1金属部材とを所定距離に保つ治具(46)を用いることを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234263A JP6314433B2 (ja) | 2013-11-12 | 2013-11-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234263A JP6314433B2 (ja) | 2013-11-12 | 2013-11-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015095561A JP2015095561A (ja) | 2015-05-18 |
JP6314433B2 true JP6314433B2 (ja) | 2018-04-25 |
Family
ID=53197768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013234263A Expired - Fee Related JP6314433B2 (ja) | 2013-11-12 | 2013-11-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6314433B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533983B (zh) * | 2015-05-26 | 2020-06-05 | 三菱电机株式会社 | 压接型半导体装置 |
JP2017050493A (ja) | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 電子機器 |
JP2018041871A (ja) * | 2016-09-08 | 2018-03-15 | 本田技研工業株式会社 | 半導体装置及びその製造方法 |
JP6834815B2 (ja) * | 2017-07-06 | 2021-02-24 | 株式会社デンソー | 半導体モジュール |
WO2020114660A1 (en) * | 2018-12-07 | 2020-06-11 | Abb Schweiz Ag | Hybrid short circuit failure mode preform for power semiconductor devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119665A (ja) * | 1982-01-11 | 1983-07-16 | Hitachi Ltd | 半導体装置及びその製法 |
JPH07183442A (ja) * | 1993-12-22 | 1995-07-21 | Mitsui High Tec Inc | リ−ドフレ−ムの製造方法 |
JP2005136018A (ja) * | 2003-10-29 | 2005-05-26 | Denso Corp | 半導体装置 |
JP4730181B2 (ja) * | 2006-04-10 | 2011-07-20 | 株式会社デンソー | 半導体装置 |
JP2008227131A (ja) * | 2007-03-13 | 2008-09-25 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2009224560A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 半導体装置およびその製造方法 |
JP5177017B2 (ja) * | 2009-03-02 | 2013-04-03 | 日本軽金属株式会社 | 伝熱板の製造方法 |
JP5325917B2 (ja) * | 2011-03-17 | 2013-10-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2013
- 2013-11-12 JP JP2013234263A patent/JP6314433B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015095561A (ja) | 2015-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
JP6314433B2 (ja) | 半導体装置及びその製造方法 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP6269458B2 (ja) | 半導体装置及びその製造方法 | |
US10910326B2 (en) | Semiconductor package | |
JP4254527B2 (ja) | 半導体装置 | |
JP2018170348A (ja) | 半導体装置とその製造方法 | |
JP6350364B2 (ja) | 接続構造体 | |
KR101803668B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2013021371A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6155676B2 (ja) | 半導体装置及びその製造方法 | |
JP6048238B2 (ja) | 電子装置 | |
JP2005167075A (ja) | 半導体装置 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP2010092918A (ja) | 板状電極とブロック状電極との接続構造及び接続方法 | |
JP2011129818A (ja) | 半導体装置及びその製造方法 | |
JP5195282B2 (ja) | 半導体装置およびその製造方法 | |
JP2014199955A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4339660B2 (ja) | 半導体装置 | |
JP6160542B2 (ja) | 半導体装置 | |
JP2012186273A (ja) | 半導体装置、金属ブロック体及びその製造方法 | |
JP7156172B2 (ja) | 半導体装置 | |
JP5145168B2 (ja) | 半導体装置 | |
JP6304085B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4258391B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180312 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6314433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |