JP6314433B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6314433B2
JP6314433B2 JP2013234263A JP2013234263A JP6314433B2 JP 6314433 B2 JP6314433 B2 JP 6314433B2 JP 2013234263 A JP2013234263 A JP 2013234263A JP 2013234263 A JP2013234263 A JP 2013234263A JP 6314433 B2 JP6314433 B2 JP 6314433B2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal member
support portion
solder
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013234263A
Other languages
English (en)
Other versions
JP2015095561A (ja
Inventor
義昭 中神
義昭 中神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013234263A priority Critical patent/JP6314433B2/ja
Publication of JP2015095561A publication Critical patent/JP2015095561A/ja
Application granted granted Critical
Publication of JP6314433B2 publication Critical patent/JP6314433B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の両面側に金属部材が配置され、各金属部材と半導体素子とがはんだを介して電気的に接続されてなる半導体装置及びその製造方法に関する。
従来、特許文献1に記載のように、半導体素子の両面側に金属部材が配置され、各金属部材と半導体素子とがはんだを介して電気的に接続されてなる半導体装置が知られている。
特許文献1では、半導体素子の一面側にヒートシンクブロック(以下、第1金属部材と示す)が配置され、はんだを介して半導体素子と第1金属部材とが電気的に接続されている。半導体素子における一面と反対の裏面側には金属板(以下、第2金属部材と示す)が配置され、はんだを介して半導体素子と第2金属部材とが電気的に接続されている。
特開2008−135613号公報
ところで、半導体素子は、はんだ付けされる前の状態で例えばすり鉢状に反っている。特に半導体素子の薄板化にともない、反り量が大きくなってきている。この反りが生じる要因のひとつとして、半導体素子の空焼き(アニール)により、はんだとの接続領域に施されためっきの膜質が粗から密に変化し、めっきが収縮することが考えられる。
このように半導体素子に反りが生じた状態で、はんだ付けをし、上記した半導体装置を形成した場合、例えば超音波映像装置(SAT)による各はんだの検査が困難となる。SATを用いた検査では、半導体素子と各金属部材との積層方向において、例えば金属板側から所定の深さまでを検査範囲として金属板側から超音波を送信し、その反射波を受信することで、はんだの接続状態(ボイドの有無など)を検査する。その際、半導体素子と第1金属部材との間のはんだ(以下、第1はんだと示す)と、半導体素子と第2金属部材との間のはんだ(以下、第2はんだと示す)と、をそれぞれ別個に検査する。
しかしながら、上記したように反りが生じていると、反りの大きさによっては、積層方向における第2はんだの検査範囲内に第1はんだが存在することとなり、第2はんだの接続状態を評価することができなくなるという問題が生じる。第1はんだの接続状態の評価についても同様である。
そこで、本発明は上記問題点に鑑み、半導体素子の両側に位置するはんだをそれぞれ評価することのできる半導体装置及びその製造方法を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、半導体素子の一面側に配置される第1金属部材(18)と、半導体素子の裏面側に配置される第2金属部材(22,24)と、半導体素子と第1金属部材、及び、半導体素子と第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、第1金属部材及び第2金属部材は、半導体素子に向けてそれぞれ突出し、両側から半導体素子を挟むことで半導体素子の反りを矯正するための支持部(36)を有し、支持部として、第1金属部材及び第2金属部材の一方は、半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、半導体素子側の面から突出し、半導体素子と各金属部材との積層方向に直交する少なくとも一方向において第1支持部を間に挟むように配置される第2支持部(36b)を有し、第1支持部及び第2支持部が半導体素子に接触し、第1支持部及び第2支持部の間に半導体素子が保持されており、第1金属部材及び第2金属部材のうち、第2支持部を有する一方は、半導体素子側の面から第2支持部と同じ高さを有して突出し、積層方向に直交する面内において第1支持部と重なる位置に設けられた第3支持部(36c)を有することを特徴とする。
これによれば、第1金属部材(18)及び第2金属部材(22,24)の一方が、第1支持部(36a)を有し、他方が第2支持部(36b)を有する。はんだ(16,20)のリフロー時において、積層方向に加圧すると、第1支持部(36a)と第2支持部(36b)とが近づく。また、第2支持部(36b)は、積層方向に直交する少なくとも一方向において第1支持部(36a)を間に挟むように配置されている。したがって、はんだ(16,20)のリフロー時において、積層方向に加圧することにより、半導体素子(12,14)の反りを矯正することができる。またリフロー後の冷却時においても上記加圧状態を維持することで、半導体素子(12,14)に反りが生じるのを抑制することができる。このようにして形成された半導体装置は、第1支持部(36a)及び第2支持部(36b)が半導体素子(12,14)に接触し、第1支持部(36a)及び第2支持部(36b)の間に半導体素子(12,14)が保持されており、はんだ付け前の状態よりも半導体素子(12,14)の反りが低減されている。したがって、例えば超音波映像装置により、半導体素子(12,14)の両側に位置するはんだ(16,20)について、ボイドの有無などをそれぞれ評価することができる。
開示された他の発明は、放熱板を備える半導体装置の製造方法であって、第1金属部材(18)及び第2金属部材(22,24)として、一方が第1支持部(36a)を有し、他方が第2支持部(36b)を有するものを準備する準備工程と、半導体素子(12,14)と第1金属部材との間のはんだ(16)、及び、半導体素子と第2金属部材とのはんだ(20)をリフローして、第1金属部材、半導体素子、及び第2金属部材が一体化された接続体(44)を形成する第1リフロー工程と、第2金属部材が放熱板(32)に対向するように、放熱板上に接続体を配置し、第1金属部材側から加圧した状態で、第2金属部材と放熱板との間のはんだ(30)を含む各はんだをリフローする第2リフロー工程と、を備え、第2リフロー工程では、加圧により第1支持部及び第2支持部を半導体素子に接触させて半導体素子の反りを矯正するとともに、リフロー後の冷却時も加圧を継続することで、半導体素子の反りの発生を抑制することを特徴とする。
このように、後工程である第2リフロー工程において、加圧により第1支持部(36a)及び第2支持部(36b)を半導体素子(12,14)に接触させて半導体素子(12,14)の反りを矯正し、リフロー後の冷却時も加圧を継続して半導体素子(12,14)の反りの発生を抑制することで、はんだ付け前の状態よりも半導体素子(12,14)の反りが低減された半導体装置を得ることができる。したがって、例えば超音波映像装置により、半導体素子(12,14)の両側に位置するはんだ(16,20)について、ボイドの有無などをそれぞれ評価することができる。
第1実施形態に係る半導体装置の概略構成を示す側面図である。 図1のII-II線に沿う断面図である。 図1のIII-III線に沿う断面図である。 図1のIV-IV線に沿う断面図である。 第1ヒートシンクの第1支持部側を示す平面図である。 ターミナルの第2支持部側を示す平面図である。 半導体素子に対する支持部の支持位置を示す図である。 ターミナルの突起部側を示す平面図である。 半導体装置の製造方法を示す断面図であり、図2に対応している。 半導体装置の製造方法を示す断面図であり、図2に対応している。 半導体装置の製造方法を示す断面図であり、図2に対応している。 第2実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 半導体素子に対する支持部の支持位置を示す図である。 半導体装置の製造方法を示す断面図であり、図2に対応している。 半導体装置の製造方法を示す断面図であり、図2に対応している。 第3実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 半導体素子に対する支持部の支持位置を示す図である。 第4実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 第5実施形態に係る半導体装置において、半導体素子に対する支持部の支持位置を示す図である。 第1変形例を示す図であり、図19に対応している。 第6実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 ターミナルの第2支持部側を示す平面図である。 半導体装置の製造方法を示す断面図であり、図2に対応している。 第2変形例を示す断面図であり、図2に対応している。 半導体装置の製造方法を示す断面図であり、図2に対応している。 第3変形例を示す断面図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、後述する半導体素子、ターミナル、及び各ヒートシンクの積層方向をZ方向、Z方向に直交し、2つの半導体素子の並び方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。また、特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を、平面形状とする。
(第1実施形態)
先ず、半導体装置の概略構成について説明する。この半導体装置は、所謂1in1パッケージとして知られており、例えば車両のインバータ回路に組み入れられ、負荷をPWM制御するための装置として適用される。
図1〜図4に示すように、半導体装置10は、2つの半導体素子12,14を備えている。半導体素子12は、半導体チップに絶縁ゲートバイポーラトランジスタ(IGBT)が形成されてなる。半導体素子14は、半導体チップに転流ダイオード(FWD)が形成されてなる。なお、転流ダイオードは、還流ダイオードともいう。
半導体素子12,14は、ともにZ方向に電流が流れるように所謂縦型構造をなしており、Z方向両面に図示しない電極を有している。第1ヒートシンク18と対向する一面側に、半導体素子12はコレクタ電極を有し、半導体素子14はカソード電極を有している。一方、一面と反対の面側に、半導体素子12がエミッタ電極及びゲート電極を有し、半導体素子14がアノード電極を有している。
半導体素子12,14は、X方向に並んで配置されるとともに、Z方向においてほぼ同じ位置に配置されている。また、図1に破線で示すように、半導体素子12,14の平面形状は、ともに略矩形状とされている。
半導体素子12のコレクタ電極は、はんだ16を介して、第1ヒートシンク18と電気的、熱的、且つ機械的に接続されている。同じく、半導体素子12のカソード電極も、はんだ16を介して、第1ヒートシンク18と電気的、熱的、且つ機械的に接続されている。この第1ヒートシンク18が、本実施形態において、特許請求の範囲に記載の第1金属部材に相当する。
第1ヒートシンク18は、半導体素子12,14の生じた熱を半導体装置10の外部に放熱する機能を果たす。また、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。第1ヒートシンク18のうち、半導体素子12,14と対向する対向面であってはんだ16の配置されない領域及び側面は、後述する封止樹脂体34により被覆されている。一方、対向面と反対の面は、封止樹脂体34の一面34aから露出された放熱面18aとなっている。
第1ヒートシンク18は、半導体素子12に構成されたIGBTのコレクタ端子と、半導体素子14に構成されたFWDのカソード端子を兼ねる端子部18bを有している。端子部18bは、図4に示すように、Z方向において第1ヒートシンク18の放熱面18aよりも半導体素子12,14に近い位置に配置されている。また、図1及び図4に示すように、Y方向に延設されている。そして、その一部が、封止樹脂体34の側面34cから外部に突出している。このように、端子部18bは、外部機器との電気的な接続が可能となっている。
また、第1ヒートシンク18は、半導体素子12,14との対向面に、支持部36を有している。支持部36の詳細については後述する。
半導体素子12のエミッタ電極は、はんだ20を介して、ターミナル22と電気的、熱的、且つ機械的に接続されている。同じく、半導体素子12のアノード電極も、はんだ20を介して、ターミナル24と電気的、熱的、且つ機械的に接続されている。これらターミナル22,24が、本実施形態において、特許請求の範囲に記載の第2金属部材に相当する。
ターミナル22,24は、後述する第2ヒートシンク32と各半導体素子12,14との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料からなる。
また、ターミナル22,24も、半導体素子12,14との対向面に、支持部36を有している。さらには、半導体素子12,14との対向面と反対の面、すなわち第2ヒートシンク32との対向面に、突起部38を有している。支持部36及び突起部38の詳細については後述する。
また、半導体素子12のゲート電極形成面に形成されたゲート電極などの制御用パッドには、図4に示すように、ボンディングワイヤ26を介して、制御端子28が電気的に接続されている。この制御端子28は、図1及び図4に示すように、Y方向に延設されている。詳しくは、端子部18bと反対側に延設されている。そして、その一部が封止樹脂体34の側面34cのうち、端子部18bが突出する面と反対の面から外部に突出している。このように、制御端子28は、外部機器との電気的な接続が可能となっている。本実施形態では、温度測定ダイオード用が2本、ゲート電極用が1本、電流センス用が1本、エミッタセンス用が1本の、計5本の制御端子28を有している。
ターミナル22,24における、各半導体素子12,14と反対側の面には、はんだ30を介して、第2ヒートシンク32が電気的、熱的、且つ機械的に接続されている。この第2ヒートシンク32は、第1ヒートシンク18同様、半導体素子12,14の生じた熱を半導体装置10の外部に放熱する機能を果たす。第2ヒートシンク32は、特許請求の範囲に記載の放熱板に相当する。
このような第2ヒートシンク32は、第1ヒートシンク18同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。また、第2ヒートシンク32のうち、ターミナル22,24と対向する対向面のうちはんだ30の配置されない領域及び側面は、封止樹脂体34により被覆されている。一方、対向面と反対の面は、封止樹脂体34における一面34aと反対の裏面34bから露出された放熱面32aとなっている。
また、第2ヒートシンク32は、半導体素子12のエミッタ端子と半導体素子14のアノード端子を兼ねる端子部32bを有している。端子部32bは、図4に示すように、Z方向において第2ヒートシンク32の放熱面32aよりも半導体素子12に近い位置に配置されている。また、図1及び図4に示すように、X方向において、制御端子28とずれた位置とされつつ、Y方向において、制御端子28との間に半導体素子12,14を挟むように、第2ヒートシンク32からY方向に延設されている。そして、その一部が、封止樹脂体34の側面34cのうち、制御端子28が突出する面と反対の面から外部に突出している。このように、端子部32bは、外部機器との電気的な接続が可能となっている。
さらに、第2ヒートシンク32は、リフロー時において第2ヒートシンク32とターミナル22,24との対向領域(はんだ30との接続領域)から溢れ出るはんだ30を収容するために、第2ヒートシンク32におけるターミナル22,24との対向面に設けられた溝部32cを有している。溝部32cは、上記した対向領域を取り囲んで一体的な環状(途切れることなく連続する環状)に設けられている。
そして、半導体素子12,14、第1ヒートシンク18の一部、ターミナル22,24、制御端子28、ボンディングワイヤ26、はんだ16,20,30、及び第2ヒートシンク32の一部が、封止樹脂体34にて封止されている。封止樹脂体34は、金型内に樹脂を注入し、成形してなるものである。樹脂としては、例えばエポキシ系樹脂を採用することができる。
次に、図2〜図8に基づき、支持部36及び突起部38について説明する。
支持部36は、Z方向において、はんだ16を介して半導体素子12,14と接続される第1ヒートシンク18、及び、はんだ20を介して半導体素子12,14と接続されるターミナル22,24にそれぞれ設けられている。支持部36は、第1ヒートシンク18及びターミナル22,24から半導体素子12,14に向けて突出しており、Z方向において両側から半導体素子12,14を挟むことで、半導体素子12,14の反りを矯正する。また、新たに反りが生じるのを抑制する。
この支持部36は、第1ヒートシンク18及びターミナル22,24の一方に設けられた第1支持部36aと、他方に設けられた第2支持部36bを含んでいる。本実施形態では、半導体素子12,14が第1ヒートシンク18側に凸の反りを生じるため、第1ヒートシンク18に第1支持部36aが設けられ、ターミナル22,24のそれぞれに第2支持部36bが設けられている。
第1支持部36aは、図2,4,5に示すように、第1ヒートシンク18のうち、半導体素子12,14との対向面に設けられている。図5では、参考線として、半導体素子12,14の配置領域を破線で示している。第1支持部36aは、半導体素子12,14ごとに設けられている。本実施形態では、各半導体素子12,14のXY面に沿う中心位置を押さえるようにそれぞれ設けられている。
第2支持部36bは、図2,3,6に示すように、ターミナル22のうち、半導体素子12,14との対向面に設けられている。この第2支持部36bは、Z方向に直交する少なくとも一方向、すなわちX方向及びY方向の少なくとも一方において、第1支持部36aを間に挟むように設けられている。本実施形態では、図6に示すように、ターミナル22における平面矩形状の対向面22aのうち、X方向の両端に第2支持部36bがそれぞれ設けられている。各第2支持部36bは、Y方向に延設されている。なお、図6では、ターミナル22を例示するが、ターミナル24も同様の構造を有している。
図7では、半導体素子12における第1支持部36aの押さえ位置を一点鎖線で示し、第2支持部36bの押さえ位置を破線で示している。第1支持部36aは、半導体素子12のほぼ中心を押さえるようになっている。第2支持部36bは、半導体素子12のエミッタ電極40におけるX方向の両端部分をそれぞれ押さえるようになっている。なお、図7に示す符号42は、ボンディングワイヤ26が接続される制御用パッドであり、この制御用パッド42は、図7に示すようにY方向における一端側において、X方向に並んで設けられている。なお、図7では、半導体素子12を例示するが、半導体素子14もほぼ同じ構造を有している。異なる点は、半導体素子14が制御用パッドを有しておらず、ターミナル24側の面にアノード電極のみを有している点である。
そして、半導体装置10において、第1支持部36a及び第2支持部36bは、図2〜図4に示すように半導体素子12,14にそれぞれ接触しており、第1支持部36a及び第2支持部36bによって反りが矯正された状態で、第1支持部36a及び第2支持部36bの間に半導体素子12,14が保持されている。
突起部38は、ターミナル22,24と第2ヒートシンク32との間に介在されるはんだ30の厚みを確保するために、ターミナル22,24及び第2ヒートシンク32の少なくとも一方に設けられる。本実施形態では、上記したように、ターミナル22,24における第2ヒートシンク32側の面に、第2ヒートシンク32側に向けて突出する突起部38が設けられている。図8に示すように、ターミナル22における対向面22aと反対の裏面22bも平面矩形状をなしており、この裏面22bの四隅に突起部38が互いに同じ高さで設けられている。そして、図3に示すように、半導体装置10において突起部38は、第2ヒートシンク32に接触している。
次に、図9〜図11に基づき、上記した半導体装置10の製造方法について説明する。
先ず、半導体素子12,14、各ヒートシンク18,32、ターミナル22,24、制御端子28を準備する。このとき、上記した第1支持部36aを有する第1ヒートシンク18、第2支持部36bを有するターミナル22,24を準備する。半導体素子12,14は、素子を形成する際の空焼き(アニール)により、例えばはんだ20の接続領域(エミッタ電極及びアノード電極)に施されためっきの膜質が粗から密に変化し、めっきが収縮する。したがって、準備した状態で、半導体素子12,14には第1ヒートシンク18側に凸の反りが生じている。
次に、第1リフロー工程を実施する。第1リフロー工程では、半導体素子12,14と第1ヒートシンク18との間に介在されるはんだ16、及び、半導体素子12,14とターミナル22,24との間に介在されるはんだ20をリフローする。そして、図9に示すように、第1ヒートシンク18、半導体素子12,14、及びターミナル22,24が一体化された接続体44を形成する。
本実施形態では、上記した準備工程において、ターミナル22,24の両面に予めはんだ20,30をはんだ付け(迎えはんだ)しておく。はんだ30は、半導体装置10における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。次いで、第1支持部36aの突起頂点が半導体素子12,14の中心とほぼ一致するように位置決めし、第1ヒートシンク18上に、箔状のはんだ16を介して半導体素子12,14を配置する。また、半導体素子12,14における所定値に第2支持部36bが位置するように位置決めし、半導体素子12,14上にターミナル22,24を配置する。そして、この積層状態で、各はんだ16,20,30をリフローする。
リフローによってはんだ16,20,30が溶融し、各支持部36a,36bは半導体素子12,14に接触する。しかしながら、Z方向において外力は印加されず、半導体素子12,14にはターミナル22,24などの重さが印加されるだけである。半導体素子12,14はリフロー時に高温となることで反りが緩和される方向に変形するが、リフロー後の冷却により反りが戻る方向に変形する。
したがって、第1リフロー工程後の接続体44においては、図9に示すように、半導体素子12,14に第1ヒートシンク18側に凸のすり鉢状の反りが生じた状態で、第1ヒートシンク18と半導体素子12,14が接続され、半導体素子12,14とターミナル22,24が接続されている。なお、はんだ30については、接続対象である第2ヒートシンク32がまだ無いので、表面張力により、ターミナル22,24の中心を頂点として盛り上がった形状となる。
第1リフロー工程では、必要に応じて、半導体素子12,14及びターミナル22,24が第1ヒートシンク18に対して傾くのを抑制するためのガイドを用いても良い。
次に、制御端子28と半導体素子12の制御用パッド42とをボンディングワイヤ26により接続する。
次に、第2リフロー工程を実施する。第2リフロー工程では、図10に示すように、ターミナル22,24がはんだ30を介して第2ヒートシンク32に対向するように、第2ヒートシンク32上に接続体44を配置する。そして、図10及び図11に示すように、第1ヒートシンク18側から加圧した状態で、各はんだ16,20,30をリフローする。上記した加圧により、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込むこととなる。すなわち、Z方向において第1支持部36aが第2支持部36bに近づく。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14の反りが矯正(低減)される。また、リフロー後の冷却時も加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、高温から室温への変化にともなう半導体素子12,14の反りの発生が抑制される。
なお、ターミナル22,24に設けた突起部38は、少なくとも上記加圧によって第2ヒートシンク32に接触し、リフロー後の冷却時もこの状態が維持される。したがって、第2リフロー後において、はんだ30の厚みは、突起部38の突起高さと等しくなる。
上記した加圧は、半導体素子12,14に生じている反りを少なからず低減できればよく、好ましくは、半導体素子12,14を平板状(反りの殆どない状態)にできる程度とすると良い。したがって、第1支持部36aと第2支持部36bのZ方向における対向距離(突起先端間の距離)が、半導体素子12,14の厚みとほぼ等しくなるように、加圧すると良い。
本実施形態では、図10及び図11に示すように、加圧により第2ヒートシンク32の放熱面32aと第1ヒートシンク18の放熱面18aとに接触し、放熱面18a,32a間を所定距離に保つ治具46を用いる。この治具46は、基台46aと、天板46bと、スペーサ46cと、を備える。基台46aに対して、放熱面32aが接触するように第2ヒートシンク32を配置する。基台46aに、所定長さを有するスペーサ46cを取り付ける。また、接続体44上に天板46bを配置する。加圧前の状態で、天板46bはスペーサ46cに接触していない。図10に示すように天板46bを加圧すると、天板46bは基台46aに近づき、やがて図11に示すようにスペーサ46cの上端に接触する。天板46bがスペーサ46cに接触すると、天板46bはそれ以上基台46aに近づかない。このように、スペーサ46cによって、放熱面18a,32a間を所定距離とすることができる。すなわち、支持部36による半導体素子12,14の押さえ量も規定することができる。例えば半導体素子12,14が平板状となるように、支持部36による半導体素子12,14の押さえ量を規定することもできる。
次に、封止樹脂体34を成形する成形工程を実施する。この成形工程では、第2リフロー工程で得られた接続構造体を、図示しない金型に配置し、金型のキャビティ内に樹脂を注入して、封止樹脂体34を成形する。本実施形態では、エポキシ樹脂を用いたトランスファーモールド法により、封止樹脂体34を成形する。また、後述する切削工程において各ヒートシンク18,32の放熱面18a,32a側を切削するため、ヒートシンク18,32が封止樹脂体34から露出されないように、封止樹脂体34を成形する。
次に、切削工程を実施する。この切削工程では、図示しない刃具により、封止樹脂体34の一面34a側から、封止樹脂体34とともに第1ヒートシンク18を切削する。この切削により、第1ヒートシンク18のうち、放熱面18aのみが封止樹脂体34から露出されるとともに、放熱面18aは一面34aとほぼ面一となる。同様に、封止樹脂体34の裏面34b側から、封止樹脂体34とともに第2ヒートシンク32を切削する。この切削により、第2ヒートシンク32のうち、放熱面32aのみが封止樹脂体34から露出されるとともに、放熱面32aは裏面34bとほぼ面一となる。
そして、切削工程後、図示しないリードフレームのタイバーなどを除去することで、半導体装置10を得ることができる。なお、不要部分の除去は、切削工程の前に実施することもできる。
次に、本実施形態に係る半導体装置10及びその製造方法の効果について説明する。
本実施形態では、半導体素子12,14を間に挟む第1ヒートシンク18及びターミナル22,24のうち、第1ヒートシンク18が第1支持部36aを有し、ターミナル22,24が第2支持部36bを有している。したがって、第2リフロー工程において、Z方向に加圧すると、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込むこととなる。すなわち、Z方向において第1支持部36aと第2支持部36bとが近づく。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14に生じていた反りを矯正(低減)することができる。
また、リフロー後の冷却時も上記加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、第2リフロー工程後に高温から室温への変化にともなって半導体素子12,14に反りが生じるのを抑制することができる。
このようにして形成された半導体装置10においては、第1支持部36a及び第2支持部36bが半導体素子12,14に接触し、第1支持部36a及び第2支持部36bの間に半導体素子12,14が保持されており、はんだ付け前の状態よりも半導体素子12,14の反りが低減されている。したがって、例えば超音波映像装置(SAT)により、半導体素子12,14の両側に位置するはんだ16,20について、ボイドの有無などをそれぞれ評価することができる。
また、本実施形態では、第2リフロー工程において、放熱面18a,32a間を所定距離に保つ治具46を用いる。これにより、放熱面18a,32a間を所定距離とすることができる。すなわち、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。
また、本実施形態では、ターミナル22,24における第2ヒートシンク32側の面に、第2ヒートシンク32側に向けて突出する突起部38が設けられている。したがって、上記したように第2リフロー工程において加圧しながらも、ターミナル22,24と第2ヒートシンク32との間に介在されるはんだ30の厚みを確保することができる。
また、本実施形態では、第2ヒートシンク32が、溢れたはんだ30を収容するための溝部32cを有している。したがって、上記したように第2リフロー工程において加圧しながらも、はんだ30がターミナル22,24の側面を介して半導体素子12,14側に濡れ広がるのを抑制することができる。
なお、第2支持部36bが、X方向において間に第1支持部36aを挟むように設けられる例を示したが、Y方向において間に第1支持部36aを挟むように設けられる構成としても、同様の効果を奏することができる。
(第2実施形態)
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態では、図12に示すように、第2支持部36bを有するターミナル22,24が、さらに第3支持部36cを有することを第1の特徴とする。また、第1実施形態に示した治具46を用いずに第2リフロー工程を実施できる点を第2の特徴とする。
第3支持部36cは、ターミナル22,24における半導体素子12,14側の面から、第2支持部36bと同じ高さを有して突出している。また、図13に示すように、第3支持部36cは、XY面内において第1支持部36aと重なる位置に設けられている。すなわち、第3支持部36cは、半導体素子12,14の中心位置に対応して設けられている。
第3支持部36cは、第1リフロー工程により得られる接続体44において、半導体素子12,14に非接触となっている。
第2リフロー工程において、図14に示すように基台48上に第2ヒートシンク32を配置し、第2ヒートシンク32上に接続体44を配置し、第1ヒートシンク18をZ方向に加圧した状態で、はんだ16,20,30をリフローする。上記した加圧により、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込む。すなわち、Z方向において第1支持部36aが第2支持部36bに近づく。そして、図15に示すように、第3支持部36cが半導体素子12,14に接触する、すなわち、Z方向における第1支持部36aと第3支持部36cの距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。
このように、本実施形態では、第1支持部36aの対向位置に第3支持部36cを設けるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、第3支持部36cを有する半導体装置10を、治具46を用いて形成することもできる。
また、第3支持部36cが半導体素子12,14に接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。
(第3実施形態)
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
第2実施形態では、ターミナル22,24が、XY面内において第1支持部36aと重なる位置に設けられた第3支持部36cを有する例を示した。これに対し、本実施形態では、図16に示すように、第1支持部36aを有する第1ヒートシンク18が、さらに第4支持部36dを有することを特徴とする。
第4支持部36dは、第1ヒートシンク18における半導体素子12,14側の面から、第1支持部36aと同じ高さを有して突出している。また、図17に示すように、第4支持部36dは、XY面内において第2支持部36bと重なる位置に設けられている。すなわち、第4支持部36dは、第2支持部36b同様、X方向において第1支持部36aを間に挟むように設けられている。
第4支持部36dも、上記した第3支持部36c同様、第1リフロー工程により得られる接続体44において、半導体素子12,14に非接触となっている。そして、第2リフロー工程において、加圧により、第4支持部36dが半導体素子12,14に接触する、すなわち、Z方向における第2支持部36bと第4支持部36dの距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。
したがって、本実施形態に示す構成によっても、第2実施形態に示す構成と同等の効果を奏することができる。すなわち、本実施形態では、第2支持部36bの対向位置に第4支持部36dを設けるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、第4支持部36dを有する半導体装置10を、治具46を用いて形成することもできる。
また、第4支持部36dが半導体素子12,14に接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。
なお、第2実施形態に示す構成と第3実施形態に示す構成を組み合わせることもできる。この場合、第1ヒートシンク18が第1支持部36aと第4支持部36dを有し、ターミナル22,24が第2支持部36bと第3支持部36cを有することとなる。このような構成とすると、半導体素子12,14の反りが第1ヒートシンク18側に凸の場合だけでなく、半導体素子12,14側に凸の場合にも対応することができる。半導体素子12,14側に凸の場合、第3支持部36cが特許請求の範囲に記載の第1支持部として機能し、第4支持部36dが特許請求の範囲に記載の第2支持部として機能する。
(第4実施形態)
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
第2実施形態では、ターミナル22,24に第3支持部36cを設けることで、半導体素子12,14の押さえすぎを抑制する例を示した。また、第3実施形態では、第1ヒートシンク18に第4支持部36dを設けることで、半導体素子12,14の押さえすぎを抑制する例を示した。これに対し、本実施形態では、図18に示すように、はんだ16が、所定のはんだ厚を確保するためのビーズ50を有することで、半導体素子12,14の押さえすぎを抑制する点を特徴とする。
ビーズ50としては、金属やセラミックのボールや柱状体を採用することができる。本実施形態では、Niボールを採用している。
このように、ビーズ50を含むはんだ16を採用すると、第2リフロー工程において、加圧により、ビーズ50が複数個所で第1ヒートシンク18と半導体素子12,14とに接触する、すなわち、Z方向における第2支持部36bとビーズ50の距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。
したがって、本実施形態に示す構成によっても、第2実施形態に示す構成と同等の効果を奏することができる。すなわち、本実施形態では、はんだ16にビーズ50を含ませるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、ビーズ50を有する半導体装置10を、治具46を用いて形成することもできる。
また、ビーズ50が複数個所で第1ヒートシンク18と半導体素子12,14とに接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。
なお、ビーズ50は、はんだ16に限定されるものではない。はんだ16,20の少なくとも一方にビーズ50を含ませることで、上記効果を奏することができる。
(第5実施形態)
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
第1実施形態では、X方向において第1支持部36aを間に挟むように第2支持部36bが設けられる例を示した。これに対し、本実施形態では、XY面内において、第1支持部36aを取り囲むように、第2支持部36bが設けられている点を特徴とする。
図19に示すように、第1実施形態同様、第2支持部36bにより、半導体素子12のエミッタ電極40におけるX方向の両端部分をそれぞれ押さえるようになっている。さらに本実施形態では、第2支持部36bにより、半導体素子12のエミッタ電極40におけるY方向の両端部分をそれぞれ押さえるようになっている。すなわち、4つの第2支持部36bが、Z方向に直交する一方向だけでなく、X方向及びY方向の両方向において、第1支持部36aを間に挟むように設けられている。なお、図19では、半導体素子12側(ターミナル22)のみを示したが、半導体素子14側(ターミナル24)も同様の構造を有している。
これによれば、第1実施形態に記載の構成に較べて、半導体素子12,14に生じた反りを効果的に矯正することができる。また、反りの発生を効果的に抑制することができる。
なお、図19では、XY面内において、4つの第2支持部36bにより第1支持部36aを取り囲む例を示した。しかしながら、第2支持部36bの個数は上記例に限定されるものではなく、4つより多い第2支持部36bを有する構成としても良い。また、図20に示す第1変形例のように、環状の第2支持部36bを採用しても良い。図20では、環状の第2支持部36bが、半導体素子12のエミッタ電極40の外周端部に沿って設けられている。これによれば、半導体素子12,14の反りをより効果的に矯正することができる。また、反りの発生をより効果的に抑制することができる。
本実施形態では、第1実施形態に示した構成において、第1支持部36aを取り囲むように、第2支持部36bが設けられる例を示した。しかしながら、それ以外の実施形態に示した構成とも、上記した第2支持部36bを組み合わせることができる。
(第6実施形態)
本実施形態において、第5実施形態(第1変形例)に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態では、上記した第1変形例同様、第2支持部36bが環状に設けられている。そして、図21及び図22に示すように、ターミナル22,24が、第2リフロー工程において、環状の第2支持部36b外へはんだ20が溢れるのを抑制するために、貫通孔52を有する点を特徴とする。
貫通孔52は、図22に示すように、ターミナル22の対向面22aにおける第2支持部36bよりも内側の領域に、一端が開口している。本実施形態では、XY面内におけるターミナル22の中心位置に開口している。そして、図21に示すように、貫通孔52はZ方向に沿って形成され、ターミナル22の裏面22bに他端が開口している。
また、貫通孔52は、第1リフロー工程において、自重により、はんだ30がはんだ20(半導体素子12)側へ移動せず、第2リフロー工程において、過剰なはんだ20が、貫通孔52を介してはんだ30(第2ヒートシンク32)側へ移動可能な直径を有して形成されている。なお、ターミナル22に設けられた貫通孔52の例を示したが、ターミナル24にも同様の貫通孔52が設けられる。
このように、ターミナル22,24に貫通孔52を設けると、図23に示すように、第2リフロー工程において、溶融したはんだ20が、環状の第2支持部36bによるダムから溢れる前に、はんだ20の一部を、貫通孔52を通じてはんだ30側に逃がすことができる。したがって、例えば、半導体素子12,14の側面に濡れ広がるのを抑制することもできる。
なお、貫通孔52の位置、個数は上記例に限定されるものではない。ターミナル22,24が複数の貫通孔52を有する構成としても良い。
本実施形態では、第1実施形態に示した構成において、貫通孔52が設けられる例を示した。しかしながら、それ以外の実施形態に示した構成とも貫通孔52を組み合わせることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、第1ヒートシンク18が第1支持部36aを有し、ターミナル22,24が第2支持部36bを有する例を示した。しかしながら、半導体素子12,14にターミナル22,24側に凸の反りが生じている場合には、図24に示す第2変形例のように、第1ヒートシンク18が第2支持部36bを有し、ターミナル22,24が第1支持部36aを有する構成とすると良い。
この場合、図25に示すように、第2リフロー工程において、Z方向に加圧すると、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込む。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14に生じていた反りを矯正(低減)することができる。また、リフロー後の冷却時も上記加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、第2リフロー工程後に高温から室温への変化にともなって半導体素子12,14に反りが生じるのを抑制することができる。
上記実施形態では、2つの半導体素子12,14と2つのターミナル22,24を備える例を示した。しかしながら、半導体装置10が備える半導体素子の個数は上記例に限定されるものではない。また、ターミナルの個数も上記例に限定されるものではなく、ターミナルを有さない構成を採用することもできる。
図26に示す第3変形例では、半導体装置10が、1つの半導体素子12と、半導体素子12の一面側に配置された第1ヒートシンク18と、半導体素子12の裏面側に配置された第2ヒートシンク32と、半導体素子12と第1ヒートシンク18とを接続するはんだ16と、半導体素子12と第2ヒートシンク32とを接続するはんだ54と、を備えている。この構成では、第1ヒートシンク18が特許請求の範囲に記載の第1金属部材に相当し、第2ヒートシンク32が第2金属部材に相当する。そして、第1ヒートシンク18が第1支持部36aを有し、第2ヒートシンク32が第2支持部36bを有している。
支持部36による半導体素子12,14を押さえる位置は上記例に限定されるものではない。例えば、エミッタ電極40の外側(保護膜)を押さえる場合には、ターミナル22の対向面22aに、電気絶縁性材料からなる第2支持部36bを設ければ良い。
10・・・半導体装置、12,14・・・半導体素子、16・・・はんだ、18・・・第1ヒートシンク、18a・・・放熱面、18b・・・端子部、20・・・はんだ、22,24・・・ターミナル、22a・・・対向面、22b・・・裏面、26・・・ボンディングワイヤ、28・・・制御端子、30・・・はんだ、32・・・第2ヒートシンク、32a・・・放熱面、32b・・・端子部、32c・・・溝部、34・・・封止樹脂体、34a・・・一面、34b・・・裏面、34c・・・側面、36・・・支持部、36a・・・第1支持部、36b・・・第2支持部、36c・・・第3支持部、36d・・・第4支持部、38・・・突起部、40・・・エミッタ電極、42・・・制御用パッド、44・・・接続体、46・・・治具、46a・・・基台、46b・・・天板、46c・・・スペーサ、48・・・基台、50・・・ビーズ、52・・・貫通孔

Claims (13)

  1. 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
    前記半導体素子の一面側に配置される第1金属部材(18)と、
    前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
    前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
    前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
    前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
    前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
    前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第2支持部(36b)を有する一方は、前記半導体素子(12,14)側の面から前記第2支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第1支持部(36a)と重なる位置に設けられた第3支持部(36c)を有することを特徴とする半導体装置。
  2. 前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第1支持部(36a)を有する一方は、前記半導体素子(12,14)側の面から前記第1支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第2支持部(36b)と重なる位置に設けられた第4支持部(36d)を有することを特徴とする請求項1に記載の半導体装置。
  3. 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
    前記半導体素子の一面側に配置される第1金属部材(18)と、
    前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
    前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
    前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
    前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
    前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
    前記半導体素子(12,14)と前記第1金属部材(18)との間、及び、前記半導体素子と前記第2金属部材(22,24)との間、にそれぞれ介在される前記はんだ(16,20)の少なくとも一方は、所定のはんだ厚を確保するためのビーズ(50)を含むことを特徴とする半導体装置。
  4. 前記第2支持部(36b)は、前記積層方向に直交する面内において、前記第1支持部(36a)を取り囲むように設けられていることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
  5. 前記第2支持部(36b)は環状に設けられていることを特徴とする請求項4に記載の半導体装置。
  6. 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
    前記半導体素子の一面側に配置される第1金属部材(18)と、
    前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
    前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
    前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
    前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
    前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
    前記第2支持部(36b)は、前記積層方向に直交する面内において、前記第1支持部(36a)を取り囲むように設けられていることを特徴とする半導体装置。
  7. 前記第2支持部(36b)は環状に設けられていることを特徴とする請求項6に記載の半導体装置。
  8. 前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
    前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
    前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継していることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。
  9. 前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
    前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
    前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継しており、
    前記第2金属部材は、前記第2金属部材と前記半導体素子とを接続する前記はんだ(20)のリフロー時に、環状の前記第2支持部(36b)外へ前記はんだが溢れるのを抑制するために、前記半導体素子側の面における前記第2支持部よりも内側の領域と前記放熱板側の面とを貫通して設けられた貫通孔(52)を有することを特徴とする請求項5又は請求項7に記載の半導体装置。
  10. 前記第2金属部材(22,24)及び前記放熱板(32)の少なくとも一方は、前記第2金属部材と前記放熱板との間のはんだ厚を確保するために、相手側に向けて突出する突起部(38)を有することを特徴とする請求項8又は請求項9に記載の半導体装置。
  11. 前記放熱板(32)は、リフロー時において前記はんだ(30)との接続領域から溢れた前記はんだを収容するために、前記接続領域を取り囲むように環状に設けられた溝部(32c)を有することを特徴とする請求項8〜10いずれか1項に記載の半導体装置。
  12. 一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
    前記半導体素子の一面側に配置される第1金属部材(18)と、
    前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
    前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、
    前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
    前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
    前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されており、
    前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
    前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
    前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継している半導体装置の製造方法であって、
    前記第1金属部材(18)及び前記第2金属部材(22,24)として、一方が前記第1支持部(36a)を有し、他方が前記第2支持部(36b)を有するものを準備する準備工程と、
    前記半導体素子(12,14)と前記第1金属部材との間のはんだ(16)、及び、前記半導体素子と前記第2金属部材とのはんだ(20)をリフローして、前記第1金属部材、前記半導体素子、及び前記第2金属部材が一体化された接続体(44)を形成する第1リフロー工程と、
    前記第2金属部材が前記放熱板(32)に対向するように、前記放熱板上に前記接続体を配置し、前記第1金属部材側から加圧した状態で、前記第2金属部材と前記放熱板との間のはんだ(30)を含む各はんだをリフローする第2リフロー工程と、を備え、
    前記第2リフロー工程では、加圧により前記第1支持部及び前記第2支持部を前記半導体素子に接触させて前記半導体素子の反りを矯正するとともに、リフロー後の冷却時も加圧を継続することで、前記半導体素子の反りの発生を抑制することを特徴とする半導体装置の製造方法。
  13. 前記第2リフロー工程では、前記加圧により前記放熱板(32)における前記第2金属部材(22,24)と反対の面と前記第1金属部材(18)とに接触し、前記放熱板と前記第1金属部材とを所定距離に保つ治具(46)を用いることを特徴とする請求項12に記載の半導体装置の製造方法。
JP2013234263A 2013-11-12 2013-11-12 半導体装置及びその製造方法 Expired - Fee Related JP6314433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013234263A JP6314433B2 (ja) 2013-11-12 2013-11-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234263A JP6314433B2 (ja) 2013-11-12 2013-11-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015095561A JP2015095561A (ja) 2015-05-18
JP6314433B2 true JP6314433B2 (ja) 2018-04-25

Family

ID=53197768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234263A Expired - Fee Related JP6314433B2 (ja) 2013-11-12 2013-11-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6314433B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533983B (zh) * 2015-05-26 2020-06-05 三菱电机株式会社 压接型半导体装置
JP2017050493A (ja) 2015-09-04 2017-03-09 株式会社東芝 電子機器
JP2018041871A (ja) * 2016-09-08 2018-03-15 本田技研工業株式会社 半導体装置及びその製造方法
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
WO2020114660A1 (en) * 2018-12-07 2020-06-11 Abb Schweiz Ag Hybrid short circuit failure mode preform for power semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119665A (ja) * 1982-01-11 1983-07-16 Hitachi Ltd 半導体装置及びその製法
JPH07183442A (ja) * 1993-12-22 1995-07-21 Mitsui High Tec Inc リ−ドフレ−ムの製造方法
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP4730181B2 (ja) * 2006-04-10 2011-07-20 株式会社デンソー 半導体装置
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2009224560A (ja) * 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP5177017B2 (ja) * 2009-03-02 2013-04-03 日本軽金属株式会社 伝熱板の製造方法
JP5325917B2 (ja) * 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2015095561A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP6314433B2 (ja) 半導体装置及びその製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6269458B2 (ja) 半導体装置及びその製造方法
US10910326B2 (en) Semiconductor package
JP4254527B2 (ja) 半導体装置
JP2018170348A (ja) 半導体装置とその製造方法
JP6350364B2 (ja) 接続構造体
KR101803668B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2013021371A (ja) 半導体装置及び半導体装置の製造方法
JP6155676B2 (ja) 半導体装置及びその製造方法
JP6048238B2 (ja) 電子装置
JP2005167075A (ja) 半導体装置
JP2015138843A (ja) 半導体装置及びその製造方法
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JP2011129818A (ja) 半導体装置及びその製造方法
JP5195282B2 (ja) 半導体装置およびその製造方法
JP2014199955A (ja) 半導体装置及び半導体装置の製造方法
JP4339660B2 (ja) 半導体装置
JP6160542B2 (ja) 半導体装置
JP2012186273A (ja) 半導体装置、金属ブロック体及びその製造方法
JP7156172B2 (ja) 半導体装置
JP5145168B2 (ja) 半導体装置
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP4258391B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R151 Written notification of patent or utility model registration

Ref document number: 6314433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees