JP6304085B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6304085B2 JP6304085B2 JP2015055824A JP2015055824A JP6304085B2 JP 6304085 B2 JP6304085 B2 JP 6304085B2 JP 2015055824 A JP2015055824 A JP 2015055824A JP 2015055824 A JP2015055824 A JP 2015055824A JP 6304085 B2 JP6304085 B2 JP 6304085B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- block
- semiconductor device
- semiconductor chip
- adhesive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 45
- 229910000679 solder Inorganic materials 0.000 claims description 44
- 239000000853 adhesive Substances 0.000 claims description 27
- 230000001070 adhesive effect Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 16
- 239000007788 liquid Substances 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005484 gravity Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
図1は、本実施の形態に係るパワー半導体装置を示す模式図である。図2は、本実施の形態に係るパワー半導体装置の要部を示す断面概略図である。図1及び図2に示すように、本実施の形態に係るパワー半導体装置10は、絶縁層11及び一対の電極12を備えた絶縁基板13を具備する。一対の電極12は、絶縁層11を挟んで配置されている。
上述のパワー半導体装置10において、図2に示すように、半導体チップ16の下面縁部とブロック状電極14の表面とにわたって弧を描いてハンダ15からなる第1フィレット24が形成されている。さらに、ブロック状電極14の側面部と電極12の表面とにわたって弧を描いて余剰なハンダ15からなる第2フィレット25が形成されている。
ブロック状電極14は、上述の通り、半導体チップ16とほぼ同じ平面形状でわずかに大きいことが、第1フィレットを均一に形成し、応力集中を抑制し易くするため、好ましい。
次に、本実施の形態に係るパワー半導体装置10の製造方法について説明する。図6は、本実施の形態に係るパワー半導体装置の製造方法の各工程を示す模式図である。まず、絶縁基板13の電極12の表面上にブロック状電極14を配置し、型枠又は機械治具を用いて、ブロック状電極14の位置決めを行う。次に、図6Aに示すように、超音波圧接機61により、電極12及びブロック状電極14を超音波接合する。
11 絶縁層
12 電極
13 絶縁基板
14 ブロック状電極
15、20 ハンダ
16、16a、16b 半導体チップ
17 保護膜
18 接続ピン
19 配線基板
21、22 外部電極
23 封止樹脂
24 第1フィレット
25 第2フィレット
Claims (15)
- 絶縁層及び電極を備えた絶縁基板と、
前記絶縁基板の前記電極の表面に超音波接合又は固相拡散接合されたブロック状電極と、
前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して接着された半導体チップと、
前記半導体チップに一端部が接合された接続ピンと、
前記接続ピンの他端部に接合された配線基板と、
前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止する封止樹脂と、
を具備し、
前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットが形成され、且つ、
前記ブロック状電極及び前記絶縁基板の前記電極との前記超音波接合又は前記固相拡散接合による接合端に前記接着部材からなる第2のフィレットが形成されている
ことを特徴とする半導体装置。 - 前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことを特徴とする請求項1記載の半導体装置。
- 前記接着部材がハンダであることを特徴とする請求項1又は請求項2記載の半導体装置。
- 前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めしたことを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
- 前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。
- 前記半導体装置がパワー半導体装置であることを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。
- 絶縁層及び電極を備えた絶縁基板の前記電極の表面にブロック状電極を接合する工程と、
前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して半導体チップを接着する工程と、
前記半導体チップと配線基板との間を接続ピンで接続する工程と、
前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止樹脂で封止して半導体装置を得る工程と、
を具備し、
前記半導体チップを前記ブロック状電極に接着する工程において、前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットを形成すると共に、前記ブロック状電極及び前記絶縁基板の前記電極の接合部分に、前記半導体チップを前記ブロック状電極に接着する際に生じる余剰な前記接着部材からなる第2のフィレットを形成することを特徴とする半導体装置の製造方法。 - 前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことを特徴とする請求項7記載の半導体装置の製造方法。
- 前記接着部材がハンダであることを特徴とする請求項7又は請求項8記載の半導体装置の製造方法。
- 前記第2のフィレットが、前記ブロック電極の側面部と前記電極の表面にわたって形成されることを特徴とする請求項7から請求項9のいずれかに記載の半導体装置の製造方法。
- 前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めし、その後前記接着部材を凝固させることで前記ブロック状電極の表面に接着することを特徴とする請求項7から請求項10のいずれかに記載の半導体装置の製造方法。
- 前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることを特徴とする請求項7から請求項11のいずれかに記載の半導体装置の製造方法。
- 前記ブロック状電極を超音波接合により前記絶縁基板の前記電極と接合することを特徴とする請求項7から請求項12のいずれかに記載の半導体装置の製造方法。
- 前記ブロック状電極を固層拡散接合により前記絶縁基板の前記電極と接合することを特徴とする請求項7から請求項12のいずれかに記載の半導体装置の製造方法。
- 前記半導体装置がパワー半導体装置であることを特徴とする請求項7から請求項14のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055824A JP6304085B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055824A JP6304085B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178152A JP2016178152A (ja) | 2016-10-06 |
JP6304085B2 true JP6304085B2 (ja) | 2018-04-04 |
Family
ID=57070163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055824A Active JP6304085B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6304085B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020191367A (ja) * | 2019-05-21 | 2020-11-26 | 株式会社デンソー | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04184943A (ja) * | 1990-11-19 | 1992-07-01 | Mitsubishi Electric Corp | 混成集積回路装置 |
JP3836010B2 (ja) * | 2001-10-19 | 2006-10-18 | 三菱電機株式会社 | 半導体装置 |
JP2010192807A (ja) * | 2009-02-20 | 2010-09-02 | Hitachi Ltd | 半導体装置 |
JP6077773B2 (ja) * | 2012-07-19 | 2017-02-08 | ローム株式会社 | パワーモジュール半導体装置 |
JP6054345B2 (ja) * | 2014-07-28 | 2016-12-27 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-03-19 JP JP2015055824A patent/JP6304085B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016178152A (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5729468B2 (ja) | 半導体装置 | |
JP5044810B2 (ja) | パッケージング構造 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
EP2477223B1 (en) | Method of manufacturing a semiconductor apparatus | |
JP5881829B2 (ja) | クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体 | |
JP5262408B2 (ja) | 位置決め治具および半導体装置の製造方法 | |
US20150279770A1 (en) | Package, semiconductor device, and semiconductor module | |
JP6314433B2 (ja) | 半導体装置及びその製造方法 | |
JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
WO2018126545A1 (zh) | 一种高可靠性电子封装结构、电路板及设备 | |
JP6304085B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9815133B2 (en) | Method for producing a module | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JPWO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001094002A (ja) | Bga実装方法およびその実装構造 | |
JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
JP6201297B2 (ja) | 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法 | |
JP5217013B2 (ja) | 電力変換装置およびその製造方法 | |
KR20140042683A (ko) | 반도체 유닛 및 그의 제조 방법 | |
JP2013149739A (ja) | 電子機器モジュール | |
JP2005191335A (ja) | フィルム基板、半導体装置、およびその製造方法 | |
TW202401730A (zh) | 覆晶接合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6304085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |