JP6304085B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6304085B2
JP6304085B2 JP2015055824A JP2015055824A JP6304085B2 JP 6304085 B2 JP6304085 B2 JP 6304085B2 JP 2015055824 A JP2015055824 A JP 2015055824A JP 2015055824 A JP2015055824 A JP 2015055824A JP 6304085 B2 JP6304085 B2 JP 6304085B2
Authority
JP
Japan
Prior art keywords
electrode
block
semiconductor device
semiconductor chip
adhesive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015055824A
Other languages
English (en)
Other versions
JP2016178152A (ja
Inventor
悠二 早瀬
悠二 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015055824A priority Critical patent/JP6304085B2/ja
Publication of JP2016178152A publication Critical patent/JP2016178152A/ja
Application granted granted Critical
Publication of JP6304085B2 publication Critical patent/JP6304085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
パワー半導体装置の高密度化及び炭化ケイ素系半導体の実用化により、高温環境でも高い信頼性を持つ樹脂封止型のパワー半導体装置の開発が進められている。その中で、従来のパワー半導体装置に用いられた半導体チップのワイヤボンディングに代わって、ピン接続のパッケージが開発された。ピン接続のパッケージは、高温信頼性及び樹脂封止時の変形に対する信頼性が高く、且つ、立体的な配線が可能な点で優れている。
ピン接続のパッケージでは、特に半導体チップの小型化とピン配線位置の固定化に伴い、高精度のチップ位置決めが必要とされる。
特許文献1には、基板に、周囲が溝によって囲まれ、且つ、半導体チップの搭載面積とほぼ同等の大きさのチップ搭載面を設け、チップ搭載面上に液体状態で表面張力を発現するハンダを配置し、ハンダ上に半導体チップを配置した後、ハンダを溶融させその表面張力を利用して半導体チップの位置決めを行い、チップ搭載面に半導体チップを固定することが開示されている。
また、特許文献2には、半導体装置の組み立ての際に、電極部とフレームの先端部とをハンダ接続させる際の熱で溶解したハンダが、表面張力と濡れ上がり現象とによってフレームの先端部を電極部の中央に位置させて保つセルフアライメントを実現することが記載されている。
また、特許文献3には、電気的な接続を目的としないハンダ接続部を利用して電子部品の発する熱を基板に伝導させる構造において、そのハンダを接続するための電子部品の金属層又は基板の金属層の形状が、部品中心或いはそれを含む軸に対して対象に3つ以上の部分に分割され、なお且つそれぞれの部分の、部品の中心から遠い部分が丸みを帯びている構造及びこれを用いた電子回路装置が開示されている。このような構成により、ハンダの表面張力によるセルフアライメント効果を大きくすることができ、初期の部品搭載位置が多少ずれていても、電子部品を正常な位置に搭載することができることが記載されている。
特開2008−182038号公報 特開2010−212729号公報 特開2002−176127号公報
樹脂封止型パワー半導体装置においては、半導体チップの実装位置の高精度化による良品率の向上及び実装の容易化が求められている。また、樹脂封止後のチップ下ハンダのクラック抑制による長期信頼性向上や、チップ周辺樹脂剥離に起因する電気・機械的故障の防止も求められている。
本発明は、このような問題に鑑みてなされたものであり、半導体チップの実装位置を高精度化し、チップ下ハンダのクラックを抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置は、絶縁層及び電極を備えた絶縁基板と、前記絶縁基板の前記電極の表面に超音波接合又は固相拡散接合されたブロック状電極と、前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して接着された半導体チップと、前記半導体チップに一端部が接合された接続ピンと、前記接続ピンの他端部に接合された配線基板と、前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止する封止樹脂と、を具備し、前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットが形成され、且つ、前記ブロック状電極及び前記絶縁基板の前記電極との前記超音波接合又は前記固相拡散接合による接合端に前記接着部材からなる第2のフィレットが形成されていることを特徴とする。
この構成により、チップ実装時に液体の状態の接着部材の表面張力及び重力を利用して、半導体チップの実装位置を高精度で位置決めできると共に、応力集中が絶縁基板の電極及びブロック状電極の接合端に発生することになり、チップ破損及びチップ下ハンダのクラックを抑制できる。
本発明の半導体装置において、前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことが好ましい。
本発明の半導体装置において、前記接着部材がハンダであることが好ましい。
本発明の半導体装置において、前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めしたことが好ましい。
本発明の半導体装置において、前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることが好ましい。
本発明の半導体装置において、前記半導体装置がパワー半導体装置であることが好ましい。
本発明の半導体装置の製造方法は、絶縁層及び電極を備えた絶縁基板の前記電極の表面にブロック状電極を接合する工程と、前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して半導体チップを接着する工程と、前記半導体チップと配線基板との間を接続ピンで接続する工程と、前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止樹脂で封止して半導体装置を得る工程と、を具備し、前記半導体チップを前記ブロック状電極に接着する工程において、前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットを形成すると共に、前記ブロック状電極及び前記絶縁基板の前記電極の接合部分に、前記半導体チップを前記ブロック状電極に接着する際に生じる余剰な前記接着部材からなる第2のフィレットを形成することを特徴とする。
この構成により、チップ実装時に液体の状態の接着部材の表面張力及び重力を利用して、半導体チップの実装位置を高精度で位置決めできると共に、応力集中が絶縁基板の電極及びブロック状電極の接合端に発生することになり、チップ破損及びチップ下ハンダのクラックを抑制できる。
本発明の半導体装置の製造方法において、前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことが好ましい。
本発明の半導体装置の製造方法において、前記接着部材がハンダであることが好ましい。
本発明の半導体装置の製造方法において、前記第2のフィレットが、前記ブロック電極の側面部と前記電極の表面にわたって形成されることが好ましい。
本発明の半導体装置の製造方法において、前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めし、その後前記接着部材を凝固させることで前記ブロック状電極の表面に接着することが好ましい。
本発明の半導体装置の製造方法において、前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることが好ましい。
本発明の半導体装置の製造方法において、前記ブロック状電極を超音波接合により前記絶縁基板の前記電極と接合することが好ましい。
本発明の半導体装置の製造方法において、前記ブロック状電極を固層拡散接合により前記絶縁基板の前記電極と接合することが好ましい。
本発明の半導体装置の製造方法において、前記半導体装置がパワー半導体装置であることが好ましい。
本発明によれば、チップ実装時に液体の状態の接着部材の表面張力及び重力を利用して、半導体チップの実装位置を高精度で位置決めできると共に、応力集中が絶縁基板の電極及びブロック状電極の接合端に発生することになり、チップ破損及びチップ下ハンダのクラックを抑制できる。
本実施の形態に係るパワー半導体装置を示す模式図である。 本実施の形態に係るパワー半導体装置の要部を示す断面概略図である。 本実施の形態に係るパワー半導体装置における半導体チップを示す平面図及び側面図である。 本実施の形態に係るパワー半導体装置におけるブロック状電極を示す平面図及び側面図である。 本実施の形態に係るパワー半導体装置におけるブロック状電極の他の例を示す平面図及び側面図である。 本実施の形態に係るパワー半導体装置の製造方法の各工程を示す模式図である。 従来のパワー半導体装置の製造方法における半導体チップの位置決め工程を示す模式図である。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
(半導体装置の概要)
図1は、本実施の形態に係るパワー半導体装置を示す模式図である。図2は、本実施の形態に係るパワー半導体装置の要部を示す断面概略図である。図1及び図2に示すように、本実施の形態に係るパワー半導体装置10は、絶縁層11及び一対の電極12を備えた絶縁基板13を具備する。一対の電極12は、絶縁層11を挟んで配置されている。
絶縁基板13の一方の電極12の表面にはチップ実装部としてのブロック状電極14が超音波接合により接合されている。ブロック状電極14は、後述の半導体チップ16とほぼ同じ平面形状でわずかに大きいことが好ましい。ブロック状電極14の材質は、例えば、無酸素銅、高純度アルミである。ブロック状電極14及び電極12の接合には超音波接合の他に、固層拡散接合等が用いられても良い。他の接合手段を用いても良いが、接合工程に温度上昇による液化を必要としないものが、チップの接合プロセスを容易にできるため好ましい。
ブロック状電極14の表面に、液体の状態で表面張力を発現する接着部材としてのハンダ15を介して、半導体チップ16が接着されている。ここで、接着部材としては、ハンダの他に、液体の状態で表面張力を発現するものであれば特に限定されず、導電性接着剤等を用いることができる。なお、半導体チップ16のブロック状電極14とは反対側の表面上の一部は保護膜17で覆われている。
半導体チップ16は、接続部材としての複数の接続ピン18を介して、配線基板19に接続されている。接続ピン18の一端部は、半導体チップ16の表面の保護膜17により覆われていない部分に対してほぼ垂直に当接し、半導体チップ16の表面と接続ピン18の一端部とはハンダ20で接着されている。
また、絶縁基板13の一方の電極12の表面上には、外部電極21、22が立設されている。
絶縁基板13、ブロック状電極14、半導体チップ16、接続ピン18及び配線基板19は、封止樹脂23で封止されている。この際、外部電極21、22の絶縁基板13と反対側の端部は、封止樹脂23の外部に突出する。
(フィレット)
上述のパワー半導体装置10において、図2に示すように、半導体チップ16の下面縁部とブロック状電極14の表面とにわたって弧を描いてハンダ15からなる第1フィレット24が形成されている。さらに、ブロック状電極14の側面部と電極12の表面とにわたって弧を描いて余剰なハンダ15からなる第2フィレット25が形成されている。
(ブロック状電極)
ブロック状電極14は、上述の通り、半導体チップ16とほぼ同じ平面形状でわずかに大きいことが、第1フィレットを均一に形成し、応力集中を抑制し易くするため、好ましい。
図3は、本実施の形態に係るパワー半導体装置における半導体チップを示す平面図及び側面図である。図4は、本実施の形態に係るパワー半導体装置におけるブロック状電極を示す平面図及び側面図である。図3に示すように、半導体チップ16の横幅をd、奥行幅をe、厚みをtとした場合、図4に示すように、ブロック状電極14の横幅Dをd+2t以上とし、奥行幅Eをe+2t以上とすることが好ましい。また、ブロック状電極14の角部の曲率Rをt以下とすることが好ましい。また、ブロック状電極14の厚みTをt以上であることが好ましく、2t以上であることがより好ましい。
図5は、本実施の形態に係るパワー半導体装置におけるブロック状電極の他の例を示す平面図及び側面図である。ブロック状電極14の厚み方向の断面形状は、比較的自由に選択することができ、図5A〜図5Cに示すように、台形状(図5A)、鼓状(図5B)、打ち抜き形状(図5C)等であり得る。ブロック状電極14は、半導体チップ16の発熱を絶縁基板13に逃がすヒートスプレッタとしての機能を併せ持つことから、上面の面積よりも下面の面積が広いことが望ましいが、これに限定されるものではない。
ブロック状電極14には、ニッケルメッキ又は錫メッキを施すことが好ましい。
(パワー半導体装置の製造方法)
次に、本実施の形態に係るパワー半導体装置10の製造方法について説明する。図6は、本実施の形態に係るパワー半導体装置の製造方法の各工程を示す模式図である。まず、絶縁基板13の電極12の表面上にブロック状電極14を配置し、型枠又は機械治具を用いて、ブロック状電極14の位置決めを行う。次に、図6Aに示すように、超音波圧接機61により、電極12及びブロック状電極14を超音波接合する。
図6Bに示すように、ブロック状電極14の表面上にシート状ハンダ62を載置し、その上に半導体チップ16を設置する。この際、シート状ハンダ62は、接着後に半導体チップ16とブロック状電極14の間を接着に用いたハンダの所定の厚みで充填するのに十分な体積を有するようにする。次に、この状態の絶縁基板13、ブロック状電極14、シート状ハンダ62及び半導体チップ16を、減圧リフロー炉に投入し、所定の温度及びガス条件で昇温及び減圧し、ハンダを溶融状態にする。これにより、ハンダの表面張力及び重力によるセルフアライメントによって、半導体チップ16がブロック状電極14の中央に保持される。ハンダの十分な溶融が確認された後、減圧リフロー炉内の温度を下げ、ハンダ15を凝固させる。
このハンダの溶融・凝固の工程において、図6Cに示すように、半導体チップ16の下面縁部とブロック状電極14の表面とにわたって弧を描いてハンダ15からなる第1フィレット24が形成される。さらに、ブロック状電極14の側面部と電極12の表面とにわたって弧を描いて余剰なハンダ15からなる第2フィレット25が形成される。
この後、半導体チップ16の表面上に、マスクあるいはディスペンサーを用いてペースト状のハンダ20を塗布し、配線基板19の表面上に立設する複数の接続ピン18の一端部をハンダ20で接着する。その後、絶縁基板13、ブロック状電極14、半導体チップ16、接続ピン18及び配線基板19を封止樹脂23で封止し、パワー半導体装置10を得る。
以上説明したような構成により、本実施の形態に係るパワー半導体装置10においては、ブロック状電極14の表面にシート状ハンダ62を配置し、その上に半導体チップ16を設置して、シート状ハンダ62を溶融させることにより、液体の状態のハンダの表面張力及び自重を利用して、半導体チップ16を高精度で位置決めすることができる。
すなわち、従来のようにブロック状電極14を用いない場合、図7Aに示すように、絶縁基板13の電極12の上にシート状ハンダ71を配置し、その上に半導体チップ16を設置し、カーボン治具72を用いて位置合わせを行うが、半導体チップ16の薄厚化に伴い、位置合わせの精度が低下し、いわゆるチップずれが発生しやすくなる。このような状態で、例えば、図7Bに示すように、2つの隣接する半導体チップ16a、16bにおいて、一方の半導体チップ16aが、本来の実装位置(図中一点破線で示す)から他方の半導体チップ16b側にずれてしまうと、2つの半導体チップ16a、16bの間がハンダ73で連結されてしまう、ハンダ連結が起こることがあり、パワー半導体装置の良品率が低下する。一方、本実施の形態のようにブロック状電極14を用いた場合、上述のようなハンダプロセス時のチップずれを無くすことができ、複数の半導体チップ16間でのハンダ連結を抑止でき、パワー半導体装置10の良品率を向上することができる。
また、本実施の形態によれば、厚さt以下の高精度で半導体チップ16を所定の位置に実装することができるので、高度且つ高価な画像認識技術を用いた自動ワイヤボンディング装置等を用いなくとも、設計通りに半導体チップ16の位置を把握でき、高精度の半導体チップ16の位置決めが要求される接続ピン18を用いた半導体チップ16及び配線基板19間の接続も行うことが可能となり、ピン接続のパッケージにおける実装を容易化できる。
また、絶縁基板の電極の表面上に半導体チップを設置した場合、電極より半導体チップが凸状に突出した構造となるため、樹脂封止後の絶縁基板の電極、封止樹脂及び半導体チップの線膨張係数差による熱変形時に発生する応力に対し、従来のようにブロック状電極14を用いない場合、半導体チップ下のハンダによる接着部に応力が集中することになる。このため、チップ破損及びチップ下ハンダのクラックが発生しやすい。本実施の形態によれば、応力集中は、絶縁基板13の電極12及びブロック状電極14の接合端に発生することになり、チップ破損及びチップ下ハンダのクラックを抑制できる。
本実施の形態においては、ブロック状電極14をニッケルメッキ又は錫メッキすることができるので、絶縁基板13の電極12にメッキを施す必要がなくなるので、電極12と封止樹脂23との接着性が強まり、樹脂剥離を防止することができる。
本実施の形態の構成は、一般的な半導体装置に適用することができるが、特にパワー半導体装置に好適である。すなわち、高温環境でも高い信頼性を持つ樹脂封止型のパワー半導体装置を得るためには、高温信頼性及び樹脂封止時の変形に対する信頼性が高く、且つ、立体的な配線が可能なピン接続を用いることが望ましいが、ピン接続では、チップの小型化(厚薄化)とピン配線位置の固定化に伴う、半導体チップの実装位置の高精度化が求められるからである。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、本発明はこれに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
本発明は、例えば、パワー半導体装置に好適に使用することができる。
10 パワー半導体装置
11 絶縁層
12 電極
13 絶縁基板
14 ブロック状電極
15、20 ハンダ
16、16a、16b 半導体チップ
17 保護膜
18 接続ピン
19 配線基板
21、22 外部電極
23 封止樹脂
24 第1フィレット
25 第2フィレット

Claims (15)

  1. 絶縁層及び電極を備えた絶縁基板と、
    前記絶縁基板の前記電極の表面に超音波接合又は固相拡散接合されたブロック状電極と、
    前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して接着された半導体チップと、
    前記半導体チップに一端部が接合された接続ピンと、
    前記接続ピンの他端部に接合された配線基板と、
    前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止する封止樹脂と、
    を具備し、
    前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットが形成され、且つ、
    前記ブロック状電極及び前記絶縁基板の前記電極との前記超音波接合又は前記固相拡散接合による接合端に前記接着部材からなる第2のフィレットが形成されてい
    ことを特徴とする半導体装置。
  2. 前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことを特徴とする請求項1記載の半導体装置。
  3. 前記接着部材がハンダであることを特徴とする請求項1又は請求項2記載の半導体装置。
  4. 前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めしたことを特徴とする請求項1から請求項のいずれかに記載の半導体装置。
  5. 前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることを特徴とする請求項1から請求項のいずれかに記載の半導体装置。
  6. 前記半導体装置がパワー半導体装置であることを特徴とする請求項1から請求項のいずれかに記載の半導体装置。
  7. 絶縁層及び電極を備えた絶縁基板の前記電極の表面にブロック状電極を接合する工程と、
    前記ブロック状電極の表面に液体の状態で表面張力を発現する接着部材を介して半導体チップを接着する工程と、
    前記半導体チップと配線基板との間を接続ピンで接続する工程と、
    前記絶縁基板、前記ブロック状電極、前記半導体チップ、前記接続ピン及び前記配線基板を封止樹脂で封止して半導体装置を得る工程と、
    を具備し、
    前記半導体チップを前記ブロック状電極に接着する工程において、前記半導体チップ及び前記ブロック状電極の接合部分に前記接着部材からなる第1のフィレットを形成すると共に、前記ブロック状電極及び前記絶縁基板の前記電極の接合部分に、前記半導体チップを前記ブロック状電極に接着する際に生じる余剰な前記接着部材からなる第2のフィレットを形成することを特徴とする半導体装置の製造方法。
  8. 前記ブロック状電極は、前記半導体チップとほぼ同じ平面形状でわずかに大きいことを特徴とする請求項記載の半導体装置の製造方法。
  9. 前記接着部材がハンダであることを特徴とする請求項又は請求項記載の半導体装置の製造方法。
  10. 前記第2のフィレットが、前記ブロック電極の側面部と前記電極の表面にわたって形成されることを特徴とする請求項から請求項のいずれかに記載の半導体装置の製造方法。
  11. 前記半導体チップは、前記接着部材が液体の状態であるときの表面張力を利用して前記ブロック状電極の表面上で位置決めし、その後前記接着部材を凝固させることで前記ブロック状電極の表面に接着することを特徴とする請求項から請求項1のいずれかに記載の半導体装置の製造方法。
  12. 前記ブロック状電極の表面にニッケルメッキ又は錫メッキが施されていることを特徴とする請求項から請求項1のいずれかに記載の半導体装置の製造方法。
  13. 前記ブロック状電極を超音波接合により前記絶縁基板の前記電極と接合することを特徴とする請求項から請求項1のいずれかに記載の半導体装置の製造方法。
  14. 前記ブロック状電極を固層拡散接合により前記絶縁基板の前記電極と接合することを特徴とする請求項から請求項1のいずれかに記載の半導体装置の製造方法。
  15. 前記半導体装置がパワー半導体装置であることを特徴とする請求項から請求項1のいずれかに記載の半導体装置の製造方法。
JP2015055824A 2015-03-19 2015-03-19 半導体装置及び半導体装置の製造方法 Active JP6304085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015055824A JP6304085B2 (ja) 2015-03-19 2015-03-19 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015055824A JP6304085B2 (ja) 2015-03-19 2015-03-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016178152A JP2016178152A (ja) 2016-10-06
JP6304085B2 true JP6304085B2 (ja) 2018-04-04

Family

ID=57070163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015055824A Active JP6304085B2 (ja) 2015-03-19 2015-03-19 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6304085B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191367A (ja) * 2019-05-21 2020-11-26 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184943A (ja) * 1990-11-19 1992-07-01 Mitsubishi Electric Corp 混成集積回路装置
JP3836010B2 (ja) * 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP2010192807A (ja) * 2009-02-20 2010-09-02 Hitachi Ltd 半導体装置
JP6077773B2 (ja) * 2012-07-19 2017-02-08 ローム株式会社 パワーモジュール半導体装置
JP6054345B2 (ja) * 2014-07-28 2016-12-27 株式会社オクテック 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016178152A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
JP5729468B2 (ja) 半導体装置
JP5044810B2 (ja) パッケージング構造
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5387685B2 (ja) 半導体装置の製造方法
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
US20150279770A1 (en) Package, semiconductor device, and semiconductor module
JP6314433B2 (ja) 半導体装置及びその製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
US9815133B2 (en) Method for producing a module
JP2009147123A (ja) 半導体装置及びその製造方法
JPWO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2001094002A (ja) Bga実装方法およびその実装構造
JP3309832B2 (ja) 電子部品の接続構造及び接続方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP5217013B2 (ja) 電力変換装置およびその製造方法
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
JP2013149739A (ja) 電子機器モジュール
JP2005191335A (ja) フィルム基板、半導体装置、およびその製造方法
TW202401730A (zh) 覆晶接合方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6304085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250