TW202401730A - 覆晶接合方法 - Google Patents
覆晶接合方法 Download PDFInfo
- Publication number
- TW202401730A TW202401730A TW111122403A TW111122403A TW202401730A TW 202401730 A TW202401730 A TW 202401730A TW 111122403 A TW111122403 A TW 111122403A TW 111122403 A TW111122403 A TW 111122403A TW 202401730 A TW202401730 A TW 202401730A
- Authority
- TW
- Taiwan
- Prior art keywords
- distance
- substrate
- temperature
- flip
- bonding method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 235000012431 wafers Nutrition 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
一種覆晶接合方法，其包括以下步驟：提供晶片，其包括多個連接端，且於第一溫度下多個連接端之間具有第一距離；提供基板，其包括多個連接墊，且於第一溫度下多個連接端之間具有第二距離；以及將基板加熱至第二溫度，以使晶片的多個連接端對應地接合基板的多個連接墊，其中第二溫度高於第一溫度，且第一距離大於第二距離。
Description
本發明是有關於一種晶片接合方法，且特別是有關於一種覆晶接合方法。
覆晶接合（Flip Chip）是晶片封裝件中一種接合技術。與傳統的打線接合（wire bonding）不同，覆晶接合是將晶片的連接端面向基板，而與基板上的連接墊直接連結。
然而，在覆晶接合的過程中，可能會因為製程中所需的加熱步驟而導致接合的錯結合（misbonding）。因此，如何提升覆晶接合的接合品質，實已成目前亟欲解決的課題。
本發明提供一種覆晶接合方法，其可以提升晶片與基板的接合品質。
本發明的覆晶接合方法包括以下步驟：提供至少一晶片，其中晶片包括多個連接端，且於第一溫度下多個連接端之間具有第一距離；提供至少一基板，其中基板包括多個連接墊，且於第一溫度下多個連接端之間具有第二距離；以及將基板加熱至第二溫度，以使晶片的多個連接端對應地接合基板的多個連接墊，其中第二溫度高於第一溫度，且第一距離大於第二距離。
在本發明的一實施例中，於將基板加熱至第二溫度的步驟中，為將基板整體加熱至第二溫度。
在本發明的一實施例中，晶片各個連接端包括：金屬柱及位於金屬柱上的焊料。
在本發明的一實施例中，基板的熱膨脹係數大於晶片的熱膨脹係數。
在本發明的一實施例中，第一距離與第二距離的差值介於10微米至20微米 。
在本發明的一實施例中，各個晶片的連接端的數量大於兩個，且第一距離為各個晶片中具有最大間距的兩個連接端者；且各個基板的連接墊的數量大於兩個，且第二距離為各個基板中具有最大間距的兩個連接墊者。
在本發明的一實施例中，覆晶接合方法更包括以下步驟：提供模擬基板，其包括多個量測點；量測於第一溫度及第二溫度下多個量測點之間的距離，以獲得量測結果；以及藉由第一距離及量測結果設計第二距離。
在本發明的一實施例中，於提供至少一晶片的步驟中為提供多個晶片；於提供至少一基板的步驟中為提供多個晶片；且於提供多個基板的步驟中，多個基板為置於基板框架內。
在本發明的一實施例中，晶片與基板為一對一方式配置。
基於上述，本發明的覆晶接合方法可以使晶片與基板之間具有較佳的接合品質。
以下將參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層、區域或元件的尺寸可能會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。另外，實施例中所提到的方向用語，例如：上或下，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
請參照圖1A，提供晶片100。晶片100包括多個連接端130，且於第一溫度下多個連接端130之間具有第一距離L1。
在一實施例中，連接端130的數量可以依據設計上的需求加以調整。如圖1A所示，若單一個晶片100的連接端130的數量為大於兩個，且第一距離L1所指為晶片100在其具有最大尺寸方向（如：長度方向）上，具有最大間距的兩個連接端130者。
在一實施例中，連接端130的結構可以包括金屬柱110以及焊料120。焊料120位於金屬柱110上（於圖1A中的下方）。金屬柱110在熱脹冷縮的過程中，可能可以提供較佳的緩衝。
在一實施例中，金屬柱110的熔點大於焊料120的熔點。舉例而言，金屬柱110的材質例如為銅，且焊料120的的材質例如為錫的合金。
請參照圖1B，提供基板200。基板200包括多個連接墊210，且於第一溫度下多個連接端130之間具有第二距離L2。連接墊210位於基板200的一表面上。
在一實施例中，連接墊210的數量或配置方式可以對應於後續將被接合於其上的晶片100而加以調整。如圖1B所示，若單一個基板200的連接墊210的數量為大於兩個，且第二距離L2所指為在對應的晶片100的最大尺寸方向（如：晶片100的長度方向）上，具有最大間距的兩個連接墊210者。
請參照圖2及圖1B，在一實施例中，多個基板200可以被置於基板框架300內。並且，在後續的過程中，於基板框架300內的各個基板200可以與對應的一個晶片100相接合。
在一實施例中，基板200可以包括硬板（如：玻璃板、玻璃纖維板（如：FR4板）；但不限）。在一實施例中，基板200可以為硬質的印刷電路板。
在一實施例中，基板200整體的熱膨脹係數（coefficient of thermal expansion，CTE）大於後續將被接合於其上的晶片100整體的熱膨脹係數。
值得注意的是，於基板200的一表面上，可以具由其他在結構及/或材質上相同或相似於連接墊210的其他元件220。然而，於本文中所指的「連接墊210」為後續適於晶片100接合於其上者。但是，本發明並未限定前述其他元件220是否能與其他未繪示的元件相結合。也就是說，前述其他元件220雖不與晶片100相接合，但仍可與其他未繪示的元件相結合。另外，為清楚表示，於圖式中並未一一標示所有的連接墊210或其他元件220。
在本實施例中，第一距離L1大於第二距離L2。在一實施例中，第二距離L2的設計方式可以詳如後述。
請參照圖1B及圖1C，將基板200加熱至第二溫度，且於第二溫度下多個連接端130之間具有第三距離L3。第三距離L3的定義方式可以相同或相似於前述的第二距離L2。
在本實施例中，由於熱膨脹的關係，因此第三距離L3大於第二距離L2。在一實施例中，第一距離L1與第二距離L2的差值大於或等於10微米（micrometer，µm），例如：介於10微米（micrometer，µm）至20微米。
請參照圖1A、圖1C及圖1D，於將基板200加熱至第二溫度之後，使晶片100的多個連接端130對應地接合基板200的多個連接墊210。在一實施例中，晶片100的連接端130與基板200的連接墊210可以是以一對一的方式接合。
在一實施例中，於將基板200加熱至第二溫度以使晶片100的連接端130對應地接合基板200的連接墊210的步驟中，為將基板200整體加熱至第二溫度。
在一實施例中，為降低晶片100的熱損傷，於使晶片100的連接端130對應地接合基板200的連接墊210的步驟中，基本上不會將晶片100整體加熱至第二溫度。
在一實施例中，連接端130的焊料120於第二溫度的環境下可以至少部分的熔融或軟化；然後，使熔融或軟化的焊料120與對應的連接墊210相接觸；然後，藉由降溫步驟，以使焊料120固化而使晶片100固定且接合於基板200上。
在一實施例中，於定義第二距離L2及/或第三距離L3的方向上，基板200的尺寸大於或等於10公釐（millimeter，mm）。因此，於將晶片100與基板200相結合的過程中，若考量熱脹的影響，則可以提升晶片100與基板200的接合品質。
另外，為了可藉由前述的方式提升晶片100與基板200的接合品質，基板200的第二距離L2的設計方式可以如下所述。
請參照圖3及圖4，可以提供模擬基板400。模擬基板400的材質可以相同或相似於基板200。模擬基板400的一表面上可以包括多個量測點410。量測點410的數量及/或位置可以依據量測上的需求而加以調整。舉例而言，可以參考晶片100的連接端130的數量及/或位置，以設計對應的量測點410。
分別於第一溫度及第二溫度下，量測兩個量測點410之間的距離L4，以獲得對應的量測結果。舉例而言，由於模擬基板400的材質可以相同或相似於基板200，因此，可以藉由量測點410之間在不同溫度下的距離變化，而可以獲得基板200的熱膨脹係數。並且，可以藉由前述的熱膨脹係數，而調整基板200的第二距離L2設計，而使基板200在第二溫度下的第三距離L3相同或相似於晶片100的第一距離L1。舉例而言，第二距離L2可以為第一距離L2除兩個量測點410之間的距離L4在第二溫度及第一溫度下的膨脹比例。
基於上述，如圖3所示，在一實施例中，覆晶接合方法可以包括以下步驟。
步驟S11：提供模擬基板，其包括多個量測點。
步驟S12：量測於第一溫度及第二溫度下多個量測點之間的距離，以獲得量測結果。
步驟S21：提供晶片，其包括多個連接端，且於第一溫度下多個連接端之間具有第一距離。
步驟S30：藉由第一距離及量測結果設計基板，其中基板包括多個連接墊，且於第一溫度下多個連接端之間具有第二距離，其中第一距離大於第二距離。
步驟S40：將基板加熱至第二溫度，以使晶片的多個連接端對應地接合基板的多個連接墊，其中第二溫度高於第一溫度。
綜上所述，本發明的覆晶接合方法可以使晶片與基板之間具有較佳的接合品質。
100:晶片
110:金屬柱
120:焊料
130:連接端
200:基板
210:連接墊
220:元件
300:基板框架
400:模擬基板
410:量測點
L1:第一距離
L2:第二距離
L3:第三距離
L4:距離
S11、S12、S21、S30、S40:步驟
圖1A至圖1D是依照本發明的一實施例的一種覆晶接合方法的側視示意圖。
圖2是依照本發明的一實施例的一種覆晶接合方法的上視示意圖。
圖3是依照本發明的一實施例的一種覆晶接合方法的部分流程示意圖。
圖4是依照本發明的一實施例的一種覆晶接合方法的側視示意圖。
S11、S12、S21、S30、S40:步驟
Claims (9)
- 一種覆晶接合方法，包括： 提供至少一晶片，其中所述晶片包括多個連接端，且於第一溫度下多個所述連接端之間具有第一距離； 提供至少一基板，其中所述基板包括多個連接墊，且於所述第一溫度下多個所述連接端之間具有第二距離；以及 將所述基板加熱至第二溫度，以使所述晶片的多個所述連接端對應地接合所述基板的多個所述連接墊，其中： 所述第二溫度高於所述第一溫度，且 所述第一距離大於所述第二距離。
- 如請求項1所述的覆晶接合方法，其中於將所述基板加熱至所述第二溫度的步驟中，為將所述基板整體加熱至所述第二溫度。
- 如請求項1所述的覆晶接合方法，其中所述晶片各個所述連接端包括：金屬柱及位於所述金屬柱上的焊料。
- 如請求項1所述的覆晶接合方法，其中所述基板的熱膨脹係數大於所述晶片的熱膨脹係數。
- 如請求項1所述的覆晶接合方法，其中所述第一距離與所述第二距離的差值介於10微米至20微米。
- 如請求項1所述的覆晶接合方法，其中： 各個所述晶片的所述連接端的數量大於兩個，且所述第一距離為各個所述晶片中具有最大間距的兩個所述連接端者；且 各個所述基板的所述連接墊的數量大於兩個，且所述第二距離為各個所述基板中具有最大間距的兩個所述連接墊者。
- 如請求項1所述的覆晶接合方法，更包括： 提供模擬基板，其包括多個量測點； 量測於所述第一溫度及所述第二溫度下多個所述量測點之間的距離，以獲得量測結果；以及 藉由所述第一距離及所述量測結果設計所述第二距離。
- 如請求項1所述的覆晶接合方法，其中： 於提供至少一所述晶片的步驟中為提供多個所述晶片； 於提供至少一所述基板的步驟中為提供多個所述晶片；且 於提供多個所述基板的步驟中，多個所述基板為置於基板框架內。
- 如請求項8所述的覆晶接合方法，其中所述晶片與所述基板為一對一方式配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122403A TWI813341B (zh) | 2022-06-16 | 2022-06-16 | 覆晶接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122403A TWI813341B (zh) | 2022-06-16 | 2022-06-16 | 覆晶接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI813341B TWI813341B (zh) | 2023-08-21 |
| TW202401730A true TW202401730A (zh) | 2024-01-01 |
Family
ID=88585825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111122403A TWI813341B (zh) | 2022-06-16 | 2022-06-16 | 覆晶接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI813341B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW582077B (en) * | 2002-12-18 | 2004-04-01 | Advanced Semiconductor Eng | Flip-chip substrate and the flip-chip bonding process thereof |
| TWI503932B (zh) * | 2012-11-01 | 2015-10-11 | 矽品精密工業股份有限公司 | 設置於膠層上的半導體封裝件及其製法 |
-
2022
- 2022-06-16 TW TW111122403A patent/TWI813341B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI813341B (zh) | 2023-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US5952712A (en) | Packaged semiconductor device and method of manufacturing the same | |
| JPH06216303A (ja) | リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH1013007A (ja) | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| TW200408319A (en) | Warpage-preventing circuit board and method for fabricating the same | |
| JP6064705B2 (ja) | 半導体装置の製造方法および半導体実装基板 | |
| JP3296130B2 (ja) | 電子部品の半田付け方法 | |
| TWI813341B (zh) | 覆晶接合方法 | |
| JP2006210566A (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JP6304085B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2011119505A (ja) | 半導体装置の実装方法 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006013533A (ja) | 半導体装置 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JP2006237632A (ja) | 半導体装置 | |
| JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 |