JP2001094002A - Bga実装方法およびその実装構造 - Google Patents

Bga実装方法およびその実装構造

Info

Publication number
JP2001094002A
JP2001094002A JP26715099A JP26715099A JP2001094002A JP 2001094002 A JP2001094002 A JP 2001094002A JP 26715099 A JP26715099 A JP 26715099A JP 26715099 A JP26715099 A JP 26715099A JP 2001094002 A JP2001094002 A JP 2001094002A
Authority
JP
Japan
Prior art keywords
mounting
bga
spacer
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26715099A
Other languages
English (en)
Other versions
JP3425903B2 (ja
Inventor
Kenta Ogawa
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26715099A priority Critical patent/JP3425903B2/ja
Publication of JP2001094002A publication Critical patent/JP2001094002A/ja
Application granted granted Critical
Publication of JP3425903B2 publication Critical patent/JP3425903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01038Strontium [Sr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、基板に半田印刷した後に、スペー
サを搭載し、さらにBGA部品を搭載することにより、
実装高さを精度良く管理して、半田付けの実装信頼性を
向上させたBGA実装方法およびその実装構造の提供を
目的とする。 【解決手段】 BGA実装方法およびその実装構造にお
いて、基板2に半田ペースト3を印刷し、BGA部品1
の実装高さを確保するスペーサ4を搭載し、さらにBG
A部品1を搭載してリフロー加熱することにより、実装
高さが確保された状態で半田付けすることができ、熱ス
トレスなどによる悪影響が低減されるので、実装信頼性
を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、BGA(ボール・
グリッド・アレイ型電子部品)実装方法およびその実装
構造に関し、特に、BGA部品の実装工程において、ス
ペーサを搭載するBGA実装方法およびその実装構造に
関する。
【0002】
【従来の技術】従来、ボール・グリッド・アレイ型電子
部品(本明細書においては、BGA部品とも称す。)
は、特にスペーサなどが設けられずに、図3に示すよう
に、実装工程において半田ペースト3の塗布された基板
2に搭載され、リフロー工程において半田付けされてい
る。
【0003】このBGA部品の接続信頼性に係る要因の
一つとして、半田付け後におけるBGA部品1の下面と
基板2との距離(適宜、実装高さと略称する。)が挙げ
られる。この実装高さは、複数の要因、例えば、半田ボ
ール径,ランド径,SR径,BGA部品1の自重及び半
田ボール数などの相互作用の結果として定まるものであ
り、この実装高さがばらつくと、接続信頼性などに悪影
響を及ぼすと考えられていた。
【0004】しかし、従来のBGA実装においては、実
装高さより優先順位の高い接続信頼性に係る要因につい
て研究する必要があったことや、実際の生産工程におい
て、この実装高さを精度良く管理することは困難であっ
たことなどの理由から、特に実装高さの制御は行なわれ
ていなかった。
【0005】ところが、近年のBGA部品の小型化や多
ピン化、狭ピッチ化に伴い、実装高さのばらつきの問題
が顕在化するようになってきた。具体的には、ボール径
が小さくなってきたことや、チップの線膨張係数が直接
的に接続信頼性に影響する構造のCSP(チップ・サイ
ズ・パッケージ)などが開発され、耐温度サイクル接続
信頼性を確保しなければならないため、実装高さを制御
することが必要となってきた。さらに、マルチチップ化
されたBGA部品では、重心が偏心するために、BGA
部品が傾いて実装される場合もでてきた。
【0006】このように、半田ボールがつぶれて実装高
さが短くなると、BGA部品と基板の温度の上昇や下降
に伴い、線膨張係数の差により発生するストレスが大き
くなり、半田ボールの接合部にクラックが発生し結果的
には破断するといった問題があった。つまり、BGA部
品のボディを構成するシリコンチップやセラミック基
板、あるいはテープ材などと、BGA部品が実装される
基板のエポキシ材との熱膨張係数の差が大きければ、大
きいストレスが半田ボールに作用し、特に半田ボールの
接合部がこのストレスに耐えられないからである。ま
た、BGA部品の実装高さが短くなると、BGA部品の
下面と基板上面との隙間(適宜、スタンドオフと略称す
る。)が狭くなり、線膨張係数の差によるせん断応力の
半田ボール内における分布密度が高くなり(半田ボール
に作用するせん断応力が大きくなり)、同時にボールの
弾性変形による応力緩和効果が期待できなくなるからで
ある。
【0007】また、BGA部品の実装高さがばらつく
と、ラベルシールやヒートシンクなどの取り付けが困難
になるといった問題が発生する。さらにまた、BGA部
品が自重による沈み込みや、部分的なスタンドオフの減
少などにより、リフロー工程において溶融した半田ボー
ルが水平方向に広がり、隣接した半田ボールとショート
するといった問題を引き起こす場合もあった。
【0008】
【発明が解決しようとする課題】上記課題に関連する技
術として、特開平9−298253号にて開示された、
BGA部品または基板に実装高さを規定するストッパを
突設した半導体装置およびその実装構造体が提案されて
いる。この技術は、BGA部品が、ストッパにより実装
高さを一定に維持した状態で、半田接合されるので、接
続強度不足を解消しようとする技術であるものの、BG
A部品の半田接合は、基板の種類,半田ペーストの種
類,印刷方法,印刷形状,印刷高さなどの様々な条件を
考慮したうえで決定されるものなので、例えば、各社ご
とに異なる高さのストッパのBGA部品を生産すること
は、実際上極めて困難であり上記課題を解決することが
できない場合がある。
【0009】また、上記課題に関連する技術として、特
開平10−112478号にて開示された、接着剤を用
いてBGA部品と基板の実装高さを規定する半導体装置
およびその実装方法が提案されている。この技術は、B
GA部品が、接着剤により実装高さを一定に維持した状
態で半田接合し、接続強度不足を解消しようとする技術
であるものの、基板と接着されるので交換ができず、ま
た、接着剤の厚さを精度良く管理することは実際上困難
な場合があり、上記課題を解決することはできない。
【0010】本発明は、上記の問題を解決すべくなされ
たものであり、特に、基板に半田印刷した後に、スペー
サを搭載し、さらにBGA部品を搭載することにより、
実装高さを精度良く管理して、半田付けの実装信頼性を
向上させたBGA実装方法およびその実装構造の提供を
目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項1記載のBGA実装方法は、
基板に半田ペーストを印刷する印刷工程と、この基板と
ボール・グリッド・アレイ型電子部品(以下、BGA部
品という。)との間に挟まれ、このBGA部品の前記基
板に対する実装高さを確保するスペーサを、前記基板に
搭載する第一マウント工程と、前記基板にBGA部品を
搭載する第二マウント工程と、前記半田ペーストを溶融
して半田付けするリフロー工程とを少なくとも含む方法
としてある。
【0012】このようにすることにより、実装高さを高
めに設定できるので、熱応力によるせん断歪みを小さく
でき、半田ボールの接合部にクラックが発生する危険性
を低減することができ、半田付けの実装信頼性を向上さ
せることができる。また、BGA部品を実装する企業に
とっては、自社の半田付けの技術(ノウハウなどを含
む。)に基づいて最適のスペーサを選定することができ
るので好都合であり、一方、BGA部品を生産する企業
にとっては、客先ごとのスペーサを設けたBGA部品を
生産する必要がなくなり、生産管理が容易となる。
【0013】請求項2記載の発明は、上記請求項1に記
載のBGA実装方法において、前記印刷工程と前記第一
マウント工程との間に、前記基板上の前記スペーサが搭
載される位置に、耐熱グリースまたは接着剤を塗布する
工程を含む方法としてある。
【0014】このようにすると、載置したスペーサが搬
送中の振動などで、基板上を移動してしまうといったこ
とを有効に防止することができる。
【0015】請求項3記載の発明は、上記請求項1また
は2に記載のBGA実装方法において、前記リフロー工
程後に、前記スペーサを取り外す工程を含む方法として
ある。
【0016】このように、BGA部品を半田付けした後
に、スペーサを取り外すと、半田ボールの半田付け性を
検査する際の検査性を向上させることができるととも
に、スペーサを取り外すことによって、製品の軽量化を
行なうことができる。
【0017】請求項4記載の発明は、上記請求項1〜3
のいずれかに記載のBGA実装方法において、前記第一
マウント工程において、前記スペーサを、実装ラインの
電子部品搭載装置によって搭載する工程を含む方法とし
てある。
【0018】このように、電子部品搭載装置を用いてス
ペーサを搭載することによって、他の部品とともに実装
することができ、結果的に生産効率を向上させることが
できる。
【0019】本発明における請求項5記載の発明は、基
板上にBGA部品が半田付けされているBGA実装構造
において、前記基板上に塗布された耐熱グリースまたは
接着剤上に搭載され、かつ、前記基板と前記BGA部品
との間に取り外し可能に設けられるとともに、前記BG
A部品の実装高さを確保するスペーサを備え、このスペ
ーサは、線膨張係数が前記BGA部品の半田ボールより
大きく、かつ、形状が球状である構成としてある。
【0020】このように、スペーサの形状が球状なの
で、構造が単純であり廉価な実装構造とすることがで
き、また、材料が半田ボールより線膨張係数が大きいこ
とにより、スペーサは、半田ボールが凝固した後は半田
ボールより多く縮むので、半田ボールにストレスを加え
るといった悪影響を与えることがない。
【0021】請求項6記載の発明は、上記請求項5に記
載のBGA実装構造において、前記スペーサによって、
同じ実装高さとなるように実装された複数のBGA部品
上に、一体化されたヒートシンクが取り付けられた構成
としてある。
【0022】このように、本発明は、BGA部品の実装
高さをスペーサにより、一定の高さに合わせることがで
きるので、例えば、BGA部品にヒートシンクを取り付
ける場合に、隣接したBGA部品に対して、接合面が平
板状の一体化されたヒートシンクを用いて取り付けるこ
とができるので、ヒートシンクが共用化され、結果的に
廉価な構造のBGA実装構造とすることができる。
【0023】
【発明の実施の形態】以下、本発明の各実施形態に係る
BGA実装方法およびその実装構造について、図面を参
照して説明する。先ず、本発明の第一実施形態に係るB
GA実装方法およびその実装構造について説明する。図
1は、第一実施形態に係るBGA実装方法の各工程にお
ける概略断面図を示している。同図において、の印刷
工程,の第一マウント工程,の第二マウント工程及
びのリフロー工程におけるBGA実装構造を示してあ
る。
【0024】先ず、印刷工程において、基板2は、SM
Tライン(一般に、印刷機、接着剤塗布機、チップ部品
搭載機、異型部品搭載機、リフロー炉からなる。)の印
刷機において、半田ペーストが印刷される。ここで、半
田ペーストは、一般的に使用されるSn−Pb共晶半田
を用いるが、これに限定するものではなく、低温および
高温半田や鉛フリーの半田であっても良い。なお、この
印刷によって、搭載するBGA部品1に対するパッドの
他に、他の部品に対するパッドにも半田印刷が行われ
る。
【0025】次に、第一マウント工程において、スペー
サ4は、搭載後に搬送や他の部品を搭載する振動で移動
するのを防ぐため、予め、仮固定用の耐熱グリース7を
基板上のBGA部品1の四隅に当たる位置にディスペン
サ塗布してから、その耐熱グリース7上に搭載される。
このように、仮固定用の耐熱グリース7を用いることに
よって、BGA部品1を半田付けした後で、スペーサ4
を容易に取り外すことができる。なお、耐熱グリース7
の代わりに、剥離可能な熱硬化樹脂を用いることもでき
る。
【0026】また、スペーサ4は、球状の形状としてあ
り、このようにすることにより、部品搭載機によって搭
載される際に、耐熱グリース7の塗布が厚くても、基板
2に点接触しやすいので、塗布厚に影響されにくいとい
った効果がある。ここで、このスペーサは、BGA部品
1の半田ボール11より線膨張係数が大きい材料として
ある。具体的には、スペーサ4の材料としては、線膨張
係数がSn−Pb共晶はんだの約27より若干大きく、
かつリフロー工程で溶融しない、金属的に安定な材料で
ある必要があり、例えば、Pb(鉛:線膨張係数約2
9)が好適である。
【0027】スペーサ4のサイズに関しては、シミュレ
ーションや実験などで最適高さを求める必要があるが、
スペーサ4を用いない場合の実装高さ以上でないと意味
をなさないため、この値が下限となる。また、スペーサ
4のサイズがBGA部品1のボール高さと半田ペースト
3の印刷高さの和より大きいとオープンになるため、こ
の値が上限となる。具体的には、ボール11高さ0.3
8mm、ペースト3印刷高さ0.15mmの場合、スペ
ーサ4高さ0.45mmで接合信頼性、実装歩留共に良
好な結果が得られた。
【0028】次に、第二マウント工程において、BGA
部品1は、チップ部品搭載機または異型部品搭載機によ
って、基板2上に搭載される。この搭載された状態で
は、BGA部品1の半田ボール11は、半田ペースト3
と接触する必要があるが、スペーサ4とBGA部品1の
下面は必ずしも接触していなくともよい。
【0029】次に、リフロー工程において、基板2はリ
フロー炉に搬入され、半田付けが行われる。ここで、一
般的に、リフロー工程では150℃付近で予備加熱さ
れ、その後、230℃付近のピーク温度で本加熱し、半
田付けが行われる。約230℃まで加熱されると、BG
A部品1の半田ボール11も溶融し液体状態となり、B
GA部品1は、自重及び半田ボール11の表面張力で、
スペーサ4に接触するまで下降する。
【0030】そして、本加熱後、ピーク温度から室温に
温度降下する際、Sn−Pb共晶半田は183℃付近で
凝固し、接合ボール12(半田ボール11と半田ペース
ト3が溶融混合した後、凝固したボール)となる。さら
に、室温まで温度が降下する際に、スペーサ4の線膨張
係数が半田より小さいと接合ボール12の収縮をスペー
サ4が妨げる形になり、接合ボール12は基板2やBG
A部品1との接合面で常に引っ張り応力を受けることと
なり、この応力は半田付けの実装信頼性を低下させる。
ここで、スペーサ4の線膨張係数は結合ボール12の線
膨張係数より大きく、常温にまで冷却されるとスペーサ
4の方が縮み量が大きいので、BGA部品1の下面とス
ペーサ4の間に隙間が生じて、接合ボール12には、引
っ張り応力は生じない。
【0031】上述したBGA実装方法により実装された
BGA実装構造は、リフロー工程の断面図が示すよう
に、BGA部品1が基板2方向に接近しようとするのを
スペーサ4が、支持することによって、接合ボール12
が基板2に垂直方向に長い樽状の形状を有する。なお、
スペーサ4は、例えば、吸い込み式回収装置によって、
基板2から取り除かれる。ここで、スペーサ4は、BG
A部品1との間に、隙間を有していることから、容易に
回収することができる。
【0032】このようなBGA実装構造とすることによ
り、具体的には、接合ボール12が垂直方向に長いため
に、BGA部品1の本体と基板との線膨張係数の差に基
づく応力やストレスを緩和することができ、実装信頼性
を向上させることができる。また、スタンドオフ寸法が
長くなることにより、BGA部品1の放熱性の改善,洗
浄工程がある場合には、洗浄性の向上及び側面から外観
検査する場合の検査性の改善を行なうことができる。
【0033】また、BGA部品1の高さや姿勢を精度良
くコントロールできるため、実装スペースの制限やヒー
トシンク取り付けへの対応が容易になる。さらにまた、
半田供給量、製品重量、レジスト位置ずれ、搭載位置ず
れ、基板、製品の反りなどの要因に関係なくスタンドオ
フを一定にすることによって、ブリッジの発生が抑えら
れ、半田付け品質を改善することができる。
【0034】このように、本発明の第一実施形態におけ
るBGA実装方法およびその実装構造によれば、実装工
程において、スペーサ4を実装しその上にBGA1を搭
載することができ、結果的に、実装信頼性を向上させる
などの効果を得ることができる。なお、半田ペーストや
半田印刷による条件は、基板の種類や、搭載する他の部
品の半田印刷条件などから総合的に決定されるので、同
じBGA部品であっても異なるスペーサ4を用いなけれ
ばならない場合が考えられる。このような場合に、本発
明は、実装直前でスペーサ4を変更することも可能で、
実際に使用する上で、極めて効果的である。
【0035】次に、本発明の第二実施形態に係るBGA
実装構造について、図面を参照して説明する。図2は、
第二実施形態に係るBGA実装構造の概略断面図を示し
ている。同図において、1はBGA部品であり、基板2
上に塗布された接着剤8上に、球状のスペーサ4が搭載
され、BGA1が搭載されリフロー加熱された後に、ス
ペーサ4の上部とBGA部品1の下面とを接着剤8で固
定し、スペーサ4を補強部材として使用する構造として
ある。
【0036】また、隣接するBGA部品1の上面高さを
同じ高さに制御し、これらの上面に一つのヒートシンク
5をシリコン系接着剤または接着シートによって接合し
た構造としてある。なお、その他の構造および作用につ
いては、第一実施形態におけるBGA実装方法およびそ
の実装構造と同様としてある。
【0037】このように、第二実施形態におけるBGA
実装構造は、スペーサ4を基板2とBGA部品1に接着
させることにより、接合ボール12の接合強度を補強す
る効果が得られ、温度サイクルなどに対する半田付けの
接合強度の信頼性を向上させることができる。なお、ス
ペーサ4の接合については、接着剤8に限定するもので
はなく、基板4とBGA部品1の下面にダミー電極を設
けて、半田接合させることや、ろう材を用いることも可
能である。
【0038】また、隣接するBGA部品1の上面高さが
同じになるように、BGA部品1を半田付けすることに
より、複数のBGA部品1の上面に、一体化されたヒー
トシンク5を取り付けることができる。このようにする
ことにより、ヒートシンク5の取り付け工数の削減およ
び部品費の原価低減を行なうことができる。また複数の
部品間でヒートシンク5を共用するため、部品間の温度
差が小さくなるので、実装回路としての温度特性が改善
され、システム全体としての特性の向上が期待できる。
なお、BGA部品1の高さが精度良く実装されるので、
ヒートシンク5などの取り付け作業性や取り付け精度が
改善される。
【0039】上述したように、BGA実装方法およびそ
の実装構造について説明したが、本発明は、様々な変更
例を含むものである。例えば、半田ボールの材料やスペ
ーサの材料は必ずしも上記に限定するものではない。つ
まり、スペーサは、材料の熱膨張係数が、半田ボールの
材料のそれより同等または大きければ、同様な効果が期
待できる。具体的には、Sn−Pb半田ボールに対して
は、Zn,Pb−Sn逆半田,In,Cdなどのスペー
サを用いることができ、また、Sn系Pbフリーボール
に対しては、上記スペーサ材料に加え熱膨張率25付近
の材料も有効である。
【0040】他に、他金属を主成分とする合金、熱硬化
性樹脂、多層構造を有する複合材料などであっても用い
ることができる。また、熱硬化性樹脂などの高分子材料
の場合は、スペーサが絶縁性を有する場合には、ショー
トの心配がないといったメリットがある。
【0041】また、スペーサの形状は、球状に限定する
ものではなく直方体などにすることも可能である。この
ようにすることにより、スペーサを容易にチップマウン
タなどでそのまま搭載することができる。
【0042】また、スペーサの配置は、BGA部品の四
隅以外に配置する構造とすることもでき、BGA部品の
ボール位置や基板の配線状態を考慮して任意の位置に決
定することができる。なお、例えば、基板の反りが大き
い場合には、スペーサを片側にのみ配して意図的にBG
A部品を傾斜させることにより、基板の反りによる悪影
響を効果的に低減することもできる。
【0043】
【発明の効果】以上説明したように、本発明によれば、
BGA実装方法およびその実装構造は、基板に半田ペー
ストを印刷した後に、実装条件に適合したスペーサを搭
載することにより、生産現場のフレキシビリティを損な
うことなく、BGA部品の接合部を熱応力や熱ストレス
から効果的に保護することができるので、半田付けの実
装信頼性を向上させることができる。また、BGA部品
の実装高さを確保することによって、洗浄性,外観検査
性,放熱性及び半田付け性を改善することができる。
【図面の簡単な説明】
【図1】図1は、第一実施形態に係るBGA実装方法の
各工程における概略断面図を示している。
【図2】図2は、第二実施形態に係るBGA実装構造の
概略断面図を示している。
【図3】図3は、従来例におけるBGA実装方法および
その実装構造を示す概略断面図を示している。
【符号の説明】
1 BGA部品 2 基板 3 半田ペースト 4 スペーサ 5 ヒートシンク 7 耐熱グリース 8 接着剤 11 半田ボール 12 接合ボール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板に半田ペーストを印刷する印刷工程
    と、 この基板とボール・グリッド・アレイ型電子部品(以
    下、BGA部品という。)との間に挟まれ、このBGA
    部品の前記基板に対する実装高さを確保するスペーサ
    を、前記基板に搭載する第一マウント工程と、 前記基板にBGA部品を搭載する第二マウント工程と、 前記半田ペーストを溶融して半田付けするリフロー工程
    と を少なくとも含むことを特徴とするBGA実装方法。
  2. 【請求項2】 上記請求項1に記載のBGA実装方法に
    おいて、 前記印刷工程と前記第一マウント工程との間に、 前記基板上の前記スペーサが搭載される位置に、耐熱グ
    リースまたは接着剤を塗布する工程を含むことを特徴と
    するBGA実装方法。
  3. 【請求項3】 上記請求項1または2に記載のBGA実
    装方法において、 前記リフロー工程後に、前記スペーサを取り外す工程を
    含むことを特徴とするBGA実装方法。
  4. 【請求項4】 上記請求項1〜3のいずれかに記載のB
    GA実装方法において、 前記第一マウント工程において、前記スペーサを、実装
    ラインの電子部品搭載装置によって搭載する工程を含む
    ことを特徴とするBGA実装方法。
  5. 【請求項5】 基板上にBGA部品が半田付けされてい
    るBGA実装構造において、 前記基板上に塗布された耐熱グリースまたは接着剤上に
    搭載され、かつ、前記基板と前記BGA部品との間に取
    り外し可能に設けられるとともに、前記BGA部品の実
    装高さを確保するスペーサを備え、 このスペーサは、線膨張係数が前記BGA部品の半田ボ
    ールより大きく、かつ、形状が球状であることを特徴と
    するBGA実装構造。
  6. 【請求項6】 上記請求項5に記載のBGA実装構造に
    おいて、 前記スペーサによって、同じ実装高さとなるように実装
    された複数のBGA部品上に、一体化されたヒートシン
    クが取り付けられたことを特徴とするBGA実装構造。
JP26715099A 1999-09-21 1999-09-21 Bga実装方法およびその実装構造 Expired - Fee Related JP3425903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26715099A JP3425903B2 (ja) 1999-09-21 1999-09-21 Bga実装方法およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26715099A JP3425903B2 (ja) 1999-09-21 1999-09-21 Bga実装方法およびその実装構造

Publications (2)

Publication Number Publication Date
JP2001094002A true JP2001094002A (ja) 2001-04-06
JP3425903B2 JP3425903B2 (ja) 2003-07-14

Family

ID=17440793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26715099A Expired - Fee Related JP3425903B2 (ja) 1999-09-21 1999-09-21 Bga実装方法およびその実装構造

Country Status (1)

Country Link
JP (1) JP3425903B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137668A1 (de) * 2001-08-01 2002-10-17 Infineon Technologies Ag Baugruppe mit Halbleiterkomponenten und Stützkörpern
KR20030095036A (ko) * 2002-06-11 2003-12-18 주식회사 칩팩코리아 플립 칩 패키지의 솔더 범프 연결방법
JP2006278943A (ja) * 2005-03-30 2006-10-12 Mitsubishi Electric Corp 高周波回路基板
JP2007318183A (ja) * 2007-09-03 2007-12-06 Fujitsu Ltd 積層型半導体装置
JP2010016013A (ja) * 2008-06-30 2010-01-21 Sharp Corp 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
EP2413678A1 (en) 2010-07-30 2012-02-01 Fujitsu Limited Printed circuit board unit, method for manufacturing printed circuit board unit, and electronic apparatus
US8193457B2 (en) 2009-09-08 2012-06-05 Compal Electronics, Inc. Stack structure of circuit board
JP2012250336A (ja) * 2011-06-07 2012-12-20 Mitsubishi Heavy Ind Ltd 砥石工具及びその製造方法
CN105081497A (zh) * 2015-07-17 2015-11-25 伟创力电子技术(苏州)有限公司 一种基于smt工艺批量生产bga植球的制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137668A1 (de) * 2001-08-01 2002-10-17 Infineon Technologies Ag Baugruppe mit Halbleiterkomponenten und Stützkörpern
KR20030095036A (ko) * 2002-06-11 2003-12-18 주식회사 칩팩코리아 플립 칩 패키지의 솔더 범프 연결방법
JP2006278943A (ja) * 2005-03-30 2006-10-12 Mitsubishi Electric Corp 高周波回路基板
JP4602139B2 (ja) * 2005-03-30 2010-12-22 三菱電機株式会社 高周波回路基板
JP2007318183A (ja) * 2007-09-03 2007-12-06 Fujitsu Ltd 積層型半導体装置
JP2010016013A (ja) * 2008-06-30 2010-01-21 Sharp Corp 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
US8193457B2 (en) 2009-09-08 2012-06-05 Compal Electronics, Inc. Stack structure of circuit board
TWI395518B (zh) * 2009-09-08 2013-05-01 Compal Electronics Inc 電路板疊合結構
EP2413678A1 (en) 2010-07-30 2012-02-01 Fujitsu Limited Printed circuit board unit, method for manufacturing printed circuit board unit, and electronic apparatus
KR101225379B1 (ko) 2010-07-30 2013-01-22 후지쯔 가부시끼가이샤 회로 기판 유닛, 회로 기판 유닛의 제조 방법 및 전자 장치
US20120024593A1 (en) * 2010-07-30 2012-02-02 Fujitsu Limited Printed circuit board unit, method for manufacturing printed circuit board unit, and electric apparatus
JP2012250336A (ja) * 2011-06-07 2012-12-20 Mitsubishi Heavy Ind Ltd 砥石工具及びその製造方法
CN105081497A (zh) * 2015-07-17 2015-11-25 伟创力电子技术(苏州)有限公司 一种基于smt工艺批量生产bga植球的制备方法

Also Published As

Publication number Publication date
JP3425903B2 (ja) 2003-07-14

Similar Documents

Publication Publication Date Title
US5859470A (en) Interconnection of a carrier substrate and a semiconductor device
US6667557B2 (en) Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections
AU661867B2 (en) Plated compliant lead
US6657124B2 (en) Advanced electronic package
CN100501982C (zh) 带半导体部件的布线基板
US7598124B2 (en) System and method to increase die stand-off height
JPH0216762A (ja) 電子デバイス・パツケージ
JP4720438B2 (ja) フリップチップ接続方法
US20070007323A1 (en) Standoff structures for surface mount components
JP2015038927A (ja) 電子装置及び電子装置の製造方法
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
JP3425903B2 (ja) Bga実装方法およびその実装構造
JP2000260894A (ja) 半導体装置及び半導体装置の製造方法
JP3521341B2 (ja) 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH11265967A (ja) Lsi実装基板の構造及びその製造方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP3309832B2 (ja) 電子部品の接続構造及び接続方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3383518B2 (ja) 半田バンプを有する配線基板の製造方法
JP3487411B2 (ja) 突起電極の形成方法
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2002057242A (ja) エリアアレイ型半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees