JP5577221B2 - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置 Download PDFInfo
- Publication number
- JP5577221B2 JP5577221B2 JP2010252939A JP2010252939A JP5577221B2 JP 5577221 B2 JP5577221 B2 JP 5577221B2 JP 2010252939 A JP2010252939 A JP 2010252939A JP 2010252939 A JP2010252939 A JP 2010252939A JP 5577221 B2 JP5577221 B2 JP 5577221B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- recess
- solder
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
この種の半導体装置では、その信頼性を確保できるように、ダイパッド103と半導体チップ102との間に介在するはんだ104の厚みを十分に確保することが必要とされている。
また、リフロー時にはんだ104が濡れ広がってもはんだ104の厚さを確保できるように、ダイパッド103の上面103aに塗布するはんだ104の量をさらに増やすと、濡れ広がったはんだ104がダイパッド103の側面103bに到達する場合がある(図9参照)。この場合には、半導体チップ102及びダイパッド103を封止するモールド樹脂とダイパッド103との密着性が低下する等、半導体装置の信頼性低下を招く虞がある。
なお、特許文献1では、半導体チップ102の配置領域の周囲に、ダイパッド103の上面103aから突出する平面視矩形枠状のダム部を設けることが考えられている。しかしながら、このような構成であっても、ダイパッド103の上面103a上にはんだ104及び半導体チップ102が順次積層されてしまうため、半導体装置の小型化・薄型化が阻害されてしまう、という問題が残る。
また、はんだがダイパッドの凹部内に収容されていることで、ダイパッド上に半導体チップを重ねた構成の厚さ寸法を小さく抑えることができ、半導体装置の小型化・薄型化を図ることもできる。
さらに、上記構成では、凹部に収容されたはんだの一部が外方に露出するため、前述したリフロー時に、はんだ内部や、はんだと半導体チップとの間に介在する空気(ボイド)を、容易に外方に逃がすことができる。
また、上記構成では、リフローの際に、溶融したはんだ上に浮上する半導体チップが回転してしまうことを抑制できる。すなわち、はんだの溶融に伴って半導体チップの向きがずれてしまうことを抑制できる。
さらに、上記構成では、リフローの際に溶融したはんだ上に浮上する半導体チップが凹部の角部に向けて移動しても、平面視した半導体チップの角部は逃がし溝内に入り込むことができるため、凹部の角部に当接すること自体を防止できる。したがって、半導体チップの角部にクラックが発生することを確実に防止できる。
さらに、後述するように凹部の平面視形状が半導体チップの配置領域よりも大きく形成されている場合には、リフロー時に半導体チップが溶融したはんだ上に浮上するため、平面視した凹部の周縁に接触することがある。ここで、凹部に傾斜面が形成されていれば、リフロー時に半導体チップが凹部周縁に接触した際に半導体チップにかかる応力を緩和することもできる。
以上のことから、半導体装置の信頼性をさらに向上させることができる。
この構成では、凹部内のはんだのうち凹部の傾斜面とダイパッドの上面との角部近傍に位置する部分に生じる応力を特に緩和でき、その結果として、角部近傍に位置するはんだにクラックが生じることを特に防止することができる。
以下、図1,2を参照して本発明の第一実施形態について説明する。
図1,2に示すように、この実施形態に係る半導体装置は、半導体チップ2を搭載する板状のダイパッド3を備えるリードフレームによって製造されるものであり、はんだ4によりダイパッド3の上面3a側に半導体チップ2を接合して構成されている。
なお、リードフレームは、導電性を有する板材にプレス加工やエッチング加工等を施すことで、ダイパッド3の他に、ボンディングワイヤ等の接続子によって半導体チップ2に電気接続される周知のリード等を備え得るものであるが、本実施形態では、ダイパッド3を除くリードフレームの他の構成の記載を省略する。また、半導体装置は、半導体チップ2、ダイパッド3及びはんだ4の他に、例えば、前述した周知のリード及び接続子や、これら半導体チップ2、ダイパッド3、リード、接続子を封止する周知のモールド樹脂等を備えていてもよいが、本実施形態では、半導体チップ2、ダイパッド3及びはんだ4を除く半導体装置の他の構成の記載を省略する。
そして、本実施形態のリードフレームをなすダイパッド3には、その平坦な上面3aから窪む凹部11が形成されている。この凹部11は、ダイパッド3の上面3aのうち半導体チップ2を配置する領域(配置領域)に形成されており、この凹部11内に半導体チップ2接合用のはんだ4が収容されるようになっている。
さらに、本実施形態の凹部11は、ダイパッド3の上面3aよりも低く位置して当該上面3aに平行する平坦な底面11aと、底面11aの周縁からダイパッド3の上面3aに向けて垂直に立ち上がる内側面11bとによって画成されている。すなわち、本実施形態の凹部11は、ダイパッド3の上面3aに開口する凹部11の開口部面積と底面11aの面積とが等しい断面視矩形状に形成されている。
したがって、本実施形態のリードフレームによれば、半導体チップ2をダイパッド3に接合した状態において、ダイパッド3と半導体チップ2との間に介在するはんだ4の厚みを十分に確保することができる。すなわち、半導体装置の信頼性向上を図ることができる。
また、はんだ4がダイパッド3の凹部11内に収容されていることで、ダイパッド3上に半導体チップ2を重ねた構成の厚さ寸法を小さく抑えることができ、半導体装置の小型化・薄型化を図ることもできる。
また、凹部11の平面視形状が半導体チップ2の配置領域よりも大きく形成されていることで、リフロー時には、半導体チップ2が溶融したはんだ4上に浮上することになる。これに対し、本実施形態のリードフレームでは、凹部11の平面視形状が、半導体チップ2の平面視形状に相似する多角形状に形成されると共に、平面視した凹部11の内接円C1が半導体チップ2の外接円C2よりも小さく設定されているため、半導体チップ2が溶融したはんだ4上に浮上しても、はんだ4上において回転してしまうことを抑制できる。すなわち、はんだ4の溶融に伴って半導体チップ2の向きがずれてしまうことを抑制できる。なお、半導体チップ2の回転を抑制できることは、半導体チップ2をダイパッド3に接合した後に、半導体チップ2の上面に形成された複数の電極パッドに対して、ボンディングワイヤ等の接続子を個別に接合する構成に対して特に有効である。
次に、本発明の第二実施形態について図3を参照して説明する。なお、ここでは、第一実施形態との相違点のみについて説明し、第一実施形態のリードフレーム及び半導体装置と同一の構成要素や製造方法については同一符号を付す等して、その説明を省略する。
図3に示すように、この実施形態に係るリードフレームをなすダイパッド3の凹部12は、第一実施形態と同様に、ダイパッド3の上面3aから窪んで形成されている。この凹部12は、ダイパッド3の上面3aよりも低く位置して当該上面3aに平行する平坦な底面12aと、底面12aの周縁からダイパッド3の上面3aに向かうにしたがって半導体チップ2の配置領域から離れるように延びる平らな傾斜面(内側面)12bとによって構成されている。すなわち、本実施形態の凹部12は、ダイパッド3の上面3aに開口する凹部12の開口部面積が底面12aの面積よりも大きい断面視台形状に形成されている。
また、平面視した凹部12の大きさも、第一実施形態と同様に、半導体チップ2の配置領域全体を含むように、配置領域よりも大きく形成されている。具体的に説明すれば、平面視した凹部12の開口部及び底面12aの大きさは、共に半導体チップ2の配置領域よりも大きく設定されている。
さらに、平面視した凹部12の開口部の大きさは、第一実施形態と同様に、平面視した凹部12の開口部の内接円C1が半導体チップ2の外接円C2よりも小さくなるように設定されている。なお、平面視した凹部12の底面12aの大きさは、開口部の場合と同様に、平面視した凹部12の底面12aの内接円C1が半導体チップ2の外接円C2よりも小さくなるように設定されていてもよいが、これに限ることは無い。
また、このリードフレームによれば、凹部12に収容されたはんだ4にかかる応力を緩和することができる。詳細に説明すれば、リフローにより半導体チップ2をダイパッド3に接合する際には、凹部12内のはんだ4が膨張収縮するが、はんだ4が収縮する際には凹部12内のはんだ4に応力が生じることがある。また、凹部12を有するリードフレームによって製造された半導体装置に対し、熱サイクル試験や熱疲労試験を実施する等して、半導体装置を加熱冷却した際には、リードフレームとはんだ4との材質の違いに基づく両者間の熱膨張係数の差によって、凹部12内のはんだ4に応力が生じることがある。
さらに、本実施形態のリードフレームによれば、リフロー時に溶融したはんだ4上に浮上する半導体チップ2が移動して、平面視した凹部12の周縁に接触したとしても、凹部12の周縁が傾斜面12bとなっていることで、半導体チップ2が凹部12周縁に接触した際に半導体チップ2にかかる応力を緩和することもできる。
以上のことから、本実施形態の構成では、半導体装置の信頼性をさらに向上させることができる。
次に、本発明の第三実施形態について図4を参照して説明する。なお、ここでは、第二実施形態との相違点のみについて説明し、第二実施形態のリードフレーム及び半導体装置と同一の構成要素や製造方法については同一符号を付す等して、その説明を省略する。
図4に示すように、この実施形態に係るリードフレームをなすダイパッド3の凹部13は、第二実施形態と同様に、ダイパッド3の上面3aよりも低く位置して当該上面3aに平行する平坦な底面13aと、底面13aの周縁からダイパッド3の上面3aに向かうにしたがって半導体チップ2の配置領域から離れるように延びる傾斜面(内側面)13bとによって構成されている。なお、この凹部13の開口部及び底面13aの平面視形状及び大きさは、いずれも第二実施形態の凹部12と同様となっている。
そして、本実施形態では、傾斜面13bが凹部13の内側に膨出するように湾曲して、傾斜面13bとダイパッド3の上面3aとが滑らかに連なっている。すなわち、傾斜面13bとダイパッド3の上面3aとの角部が丸みを帯びている。なお、図示例において、傾斜面13bと底面13aとの角部は丸みを帯びていないが、例えば丸みを帯びていてもよい。
次に、本発明の第四実施形態について図5を参照して説明する。なお、ここでは、第一〜第三実施形態との相違点のみについて説明し、第一〜第三実施形態のリードフレーム及び半導体装置と同一の構成要素や製造方法については同一符号を付す等して、その説明を省略する。
図5に示すように、この実施形態に係るリードフレームをなすダイパッド3の凹部14は、第一〜第三実施形態と同様に、ダイパッド3の上面3aから窪んで形成されている。なお、この凹部14の断面視形状は、第一実施形態の凹部11のように矩形状に形成されてもよいし、第二、第三実施形態の凹部12,13のように台形状に形成されてもよい。
そして、本実施形態の凹部14では、その平面視形状が、第一〜第三実施形態と同様に半導体チップ2の平面視形状に相似する矩形状に形成されているものの、平面視した凹部14の角部14cが丸みを帯びている。なお、平面視した凹部14の大きさは、第一〜第三実施形態の凹部11〜13と同様である。
また、このリードフレームによれば、リフローの際に溶融したはんだ4上に浮上する半導体チップ2が移動して、平面視した半導体チップ2の角部が凹部14の角部14cに当接した際に、半導体チップ2の角部にかかる応力を特に緩和することができる。したがって、半導体チップ2の角部にクラックが発生することを防止できる。
次に、本発明の第五実施形態について図6を参照して説明する。なお、ここでは、第一〜第三実施形態との相違点のみについて説明し、第一〜第三実施形態のリードフレーム及び半導体装置と同一の構成要素や製造方法については同一符号を付す等して、その説明を省略する。
図6に示すように、この実施形態に係るリードフレームをなすダイパッド3の凹部15は、第一〜第三実施形態と同様に、ダイパッド3の上面3aから窪んで形成されている。なお、この凹部15の断面視形状は、第一実施形態の凹部11のように矩形状に形成されてもよいし、第二、第三実施形態の凹部12,13のように台形状に形成されてもよい。
そして、本実施形態の凹部15では、その平面視形状が、第一〜第三実施形態と同様に半導体チップ2の平面視形状に相似する矩形状に形成されているものの、平面視した凹部15の角部には、凹部15の内側面15bからダイパッド3の上面3aに沿う方向に窪む逃がし溝21が形成されている。この逃がし溝21は、ダイパッド3の上面3aから外方に露出している。なお、図示例では、逃がし溝21が平面視円形状に形成されているが、例えば多角形状等の任意の平面視形状に形成されていてよい。
以上のように形成された凹部15の平面視での大きさは、第一〜第三実施形態の凹部11〜13と同様である。
さらに、このリードフレームによれば、リフローの際に溶融したはんだ4上に浮上する半導体チップ2が凹部15の角部に向けて移動しても、平面視した半導体チップ2の角部は逃がし溝21内に入り込むことができるため、凹部15の角部に当接すること自体を防止できる。したがって、半導体チップ2の角部にクラックが発生することを確実に防止できる。
例えば、第二、第三実施形態では、凹部12,13の底面12a,13aの大きさが、半導体チップ2の配置領域よりも大きく設定されるとしたが、例えば配置領域よりも小さく設定されてもよい。すなわち、平面視した半導体チップ2の周縁は、例えば傾斜面12b,13b上に位置していても構わない。
なお、図示例の環状溝22は、断面V字状とされているが、矩形状や円弧状等の任意の断面形状とされてよい。また、図示例の凹部16は、第二実施形態と同様に傾斜面(内側面)16bを有する断面視形状となっているが、例えば第一、第三実施形態と同様の断面視形状となっていてもよい。
また、平面視した凹部11〜16の大きさは、半導体チップ2の配置領域よりも大きく設定されることに限らず、少なくとも半導体チップ2が凹部11〜16に収容されたはんだ4と接合できるように設定されればよい。したがって、平面視した凹部11〜16の大きさは、例えば半導体チップ2の配置領域に対して同等あるいは小さく設定されてもよい。
この場合、ダイパッド3に形成される凹部の平面視形状は、半導体チップの平面視形状とは無関係の任意の形状に設定されてもよいが、半導体チップの平面視形状に相似していることがより好ましい。
3 ダイパッド
3a 上面
4 はんだ
11,12,13,14,15,16 凹部
11a,12a,13a,16a 底面
11b,15b 内側面
12b,13b,16b 傾斜面(内側面)
14c 角部
21 逃がし溝
22 環状溝
C1 内接円
C2 外接円
Claims (6)
- はんだにより半導体チップを接合する板状のダイパッドを備えるリードフレームであって、
当該ダイパッドの平坦な上面のうち前記半導体チップの配置領域に、前記上面から窪んで前記はんだを収容する凹部が形成され、
前記ダイパッドの上面側から見た前記凹部の平面視形状が、前記半導体チップの配置領域全体を含むように、前記配置領域よりも大きく形成され、
前記半導体チップ及び前記凹部が、互いに相似する平面視多角形状に形成され、
平面視した前記凹部の内接円が前記半導体チップの外接円よりも小さく設定され、
平面視した前記凹部の角部に、当該凹部の内側面から前記ダイパッドの上面に沿う方向に窪むと共に、前記ダイパッドの上面から外方に露出する逃がし溝が形成されていることを特徴とするリードフレーム。 - 前記凹部が、前記ダイパッドの上面よりも低く位置して当該上面に平行する平坦な底面と、当該底面の周縁から前記ダイパッドの上面に向かうにしたがって前記配置領域から離れるように延びる傾斜面とによって構成されていることを特徴とする請求項1に記載のリードフレーム。
- 前記傾斜面が前記凹部の内側に膨出するように湾曲して、前記傾斜面と前記ダイパッドの上面とが滑らかに連なっていることを特徴とする請求項2に記載のリードフレーム。
- 前記凹部の底面の周縁領域に、前記底面から窪む環状溝が形成されていることを特徴とする請求項1から請求項3のいずれか1項に記載のリードフレーム。
- 前記凹部が、コイニング加工によって形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載のリードフレーム。
- 請求項1から請求項5のいずれか1項に記載のリードフレームを用いて製造される半導体装置であって、
半導体チップが、前記ダイパッドの凹部に収容されたはんだを介して、前記ダイパッドの上面側に接合されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252939A JP5577221B2 (ja) | 2010-11-11 | 2010-11-11 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252939A JP5577221B2 (ja) | 2010-11-11 | 2010-11-11 | リードフレーム及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104709A JP2012104709A (ja) | 2012-05-31 |
JP5577221B2 true JP5577221B2 (ja) | 2014-08-20 |
Family
ID=46394749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010252939A Active JP5577221B2 (ja) | 2010-11-11 | 2010-11-11 | リードフレーム及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5577221B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101922783B1 (ko) * | 2013-11-29 | 2018-11-27 | 가부시키가이샤 고베 세이코쇼 | 베이스판, 및 베이스판을 구비한 반도체 장치 |
JP6430843B2 (ja) | 2015-01-30 | 2018-11-28 | 株式会社ジェイデバイス | 半導体装置 |
JP7064325B2 (ja) * | 2017-12-18 | 2022-05-10 | スタンレー電気株式会社 | 半導体発光装置、および、それを用いた半導体発光装置の製造方法 |
JP7199823B2 (ja) * | 2018-04-12 | 2023-01-06 | 新電元工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP7074621B2 (ja) * | 2018-09-05 | 2022-05-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20230197575A1 (en) * | 2021-12-20 | 2023-06-22 | Texas Instruments Incorporated | Die attach adhesive-ready lead frame design |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56137454U (ja) * | 1979-10-29 | 1981-10-17 | ||
JPS60178636A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体装置 |
JPH0456335U (ja) * | 1990-09-25 | 1992-05-14 | ||
JPH06112398A (ja) * | 1992-09-29 | 1994-04-22 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH10247701A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
JP2001358278A (ja) * | 2000-06-12 | 2001-12-26 | Nec Corp | 半導体装置 |
JP2007096042A (ja) * | 2005-09-29 | 2007-04-12 | Rohm Co Ltd | 半導体装置 |
JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP4967610B2 (ja) * | 2006-11-09 | 2012-07-04 | 株式会社デンソー | 半導体装置 |
JP2008311390A (ja) * | 2007-06-14 | 2008-12-25 | Denso Corp | 半導体装置 |
-
2010
- 2010-11-11 JP JP2010252939A patent/JP5577221B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012104709A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5577221B2 (ja) | リードフレーム及び半導体装置 | |
WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
JP2010245384A (ja) | 切断前支持基板、半導体装置および半導体装置の製造方法 | |
JP6127293B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
TWI497666B (zh) | 先進四方扁平無引腳封裝的表面黏著技術製程及其使用的模板 | |
JP6314433B2 (ja) | 半導体装置及びその製造方法 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP2010192848A (ja) | 半導体パッケージ及びその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP2005286087A (ja) | 半導体装置 | |
JP4637720B2 (ja) | 半導体装置およびその製造方法 | |
JP2020188127A (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP5525793B2 (ja) | 半導体装置 | |
JP2006210941A (ja) | 半導体装置 | |
JP4737995B2 (ja) | 半導体装置 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP5124329B2 (ja) | 半導体装置 | |
JP2012227320A (ja) | 半導体装置 | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP2013012567A (ja) | 半導体装置 | |
JP5674537B2 (ja) | 電気部品モジュール | |
JP2010040846A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5271982B2 (ja) | 半導体装置 | |
JP4476977B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5577221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |