JP2010192848A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2010192848A JP2010192848A JP2009038319A JP2009038319A JP2010192848A JP 2010192848 A JP2010192848 A JP 2010192848A JP 2009038319 A JP2009038319 A JP 2009038319A JP 2009038319 A JP2009038319 A JP 2009038319A JP 2010192848 A JP2010192848 A JP 2010192848A
- Authority
- JP
- Japan
- Prior art keywords
- resin mold
- stage
- lead
- frame
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】ステージ部5の裏面5bとその厚さ方向に重なる樹脂モールド部9の積層部分Sよりも外側に位置する樹脂モールド部9の外郭部分Oに、ステージ部5の表面5aの上方に位置する樹脂モールド部9の上面9aから突出する突起部11を形成する。また、突起部11を含む樹脂モールド部9の外郭部分Oの厚さ寸法が、ステージ部5及び樹脂モールド部9の積層部分Sを足し合わせた厚さ寸法よりも大きくなるように設定する。
【選択図】図3
Description
また、半導体パッケージをその厚さ方向に複数積層した状態でめっきを施す場合には、上側の半導体パッケージのステージ部が下側の樹脂モールド部に接触しないように、上下のリードフレーム間に別途スペーサを設置する必要があるが、この設置作業は面倒であり、結果として、半導体パッケージの製造効率が低下する虞がある。
本発明の半導体パッケージは、半導体チップと、該半導体チップを表面に配した板状のステージ部と、前記半導体チップの周囲に配されて前記半導体チップに電気接続される複数のリードと、前記ステージ部の裏面が外方に露出するように前記半導体チップ、前記ステージ部及び前記リードを封止する樹脂モールド部とを備え、前記樹脂モールド部のうち、前記ステージ部の裏面と当該ステージ部の厚さ方向に重なる前記樹脂モールド部の積層部分よりも外側に位置する前記樹脂モールド部の外郭部分には、前記ステージ部の表面側及び裏面側の少なくとも一方から前記ステージ部の厚さ方向に突出する突起部が形成され、前記突起部を含む前記樹脂モールド部の外郭部分の厚さ寸法が、前記樹脂モールド部の積層部分の厚さ寸法及び前記ステージ部の厚さ寸法を足し合わせた厚さ寸法よりも大きいことを特徴とする。
また、めっきを施した後に複数の半導体パッケージを積層した状態では、上側の半導体パッケージのステージ部の裏面に形成されためっきが、下側の半導体パッケージの樹脂モールド部の上部に付着することを防止できる。
図1〜3に示すように、各半導体パッケージ1は、半導体チップ3と、半導体チップ3を表面5aに配した板状のステージ部5と、半導体チップ3の周囲に配されて半導体チップ3に電気接続される複数のインナーリード(リード)7と、これら半導体チップ3、ステージ部5及び複数のインナーリード7を封止する樹脂モールド部9とを備えている。
リードフレーム21は、平面視略矩形に形成されたステージ部5と、ステージ部5の周囲に配される複数のリード23と、複数のリード23を相互に連結するフレーム枠部25と、ステージ部5及びフレーム枠部25を相互に連結する複数の連結リード27とを備えて構成されている。フレーム枠部25は、ステージ部5を囲繞する平面視略矩形の内縁を有しており、金属性薄板20においては、相互に隣り合う2つのリードフレーム21に共通する部位として形成されている。
なお、各リード23の先端部は半導体パッケージ1におけるインナーリード7をなしており、ステージ部5側に位置する各連結リード27の先端部も、半導体パッケージ1の構成に含まれる。
このリードフレーム21のほぼ全体は、元の金属性薄板20と同じ厚さ寸法に設定されており、ダムバー29とステージ部5との間に配される連結リード27の先端部だけが、金属性薄板20よりも薄く形成されている。具体的には、半導体チップ3が配されるステージ部5の表面5aとは反対側に面する連結リード27の先端部の裏面にハーフエッチング加工が施され、連結リード27の先端部の裏面は、ステージ部5の裏面5bよりも低く位置している。なお、図4においては、ハーフエッチング加工が施された連結リード27の裏面がハッチング領域によって示されている。
ステージ部5の厚さ方向に面する樹脂モールド部9の平坦な下面9bには、ステージ部5の裏面5b及びインナーリード7の裏面が外方に露出しており、樹脂モールド部9の下面9bと共に同一平面を形成している。なお、連結リード27の先端部の裏面はステージ部5の裏面よりも低く形成されているため、樹脂モールド部9の下面9bには露出しない。
この突起部11は、ステージ部5の裏面5bとステージ部5の厚さ方向に重なる樹脂モールド部9の積層部分Sよりも外側に位置する樹脂モールド部9の外郭部分Oに形成されている。さらに詳述すれば、突起部11は、外郭部分Oのうち複数のインナーリード7とステージ部5の厚さ方向に重なる樹脂モールド部9の部分よりも内側に位置するように形成されている。すなわち、突起部11は、樹脂モールド部9の下面9bに露出するリードフレーム21の部分とその厚さ方向に重ならない位置に形成されている。
これにより、突起部11の形成部分における樹脂モールド部9の外郭部分Oの厚さ寸法T1は、ステージ部5及び樹脂モールド部9の積層部分Sを足し合わせた厚さ寸法T2よりも大きくなっている。
はじめに、金属性薄板20に前述したリードフレーム21を複数形成する(フレーム準備工程)、次いで、ステージ部5の表面5aに半導体チップ3を固定して、半導体チップ3と複数のリード23の先端部(インナーリード7)とを個別のボンディングワイヤ31により電気接続する(チップ搭載工程)。
その後、ステージ部5の裏面5b及びリード23の裏面を外方に露出させるように、ステージ部5、半導体チップ3、並びに、リード23及び連結リード27の先端部を封止する樹脂モールド部9を形成する(モールド工程)。この工程においては、突起部11を含む樹脂モールド部9の外形に対応する金型内にリードフレーム21を配置し、この金型内に溶融樹脂を射出することで、樹脂モールド部9を形成することができる。
このモールド工程後の状態においては、図1〜3に示すように、金属性薄板20によって連結された半導体パッケージ1が構成されることになる。
最後に、樹脂モールド部9とダムバー29との間に位置する複数のリード23及び連結リード27を切断する切断工程を実施することで、個別に切り分けられた半導体パッケージ1の製造が完了する。なお、切断工程を経た半導体パッケージ1においては、リード23及び連結リード27の切断面が、樹脂モールド部9の側部から外方に露出することになる。
また、めっき工程後において、複数の半導体パッケージ1の積層状態を保持しておけば、上側の半導体パッケージ1を構成するステージ部5の裏面5b及びインナーリード7の裏面に形成されためっきが、下側の半導体パッケージ1の樹脂モールド部9の上面9aに付着することも防止できる。すなわち、めっき工程後の半導体パッケージ1を積層しても、めっきがステージ部5の裏面5b及びインナーリード7の裏面から剥がれることを防止できる。
これらの場合には、平面視環状に形成された突起部11の先端がその周方向にわたって同一平面内に配されていることで(例えば突起部11の高さ寸法がその周方向にわたって同一となるように設定されていることで)、複数の半導体パッケージ1を安定した状態で積層することができる。また、切断工程後にめっき工程を実施する場合には、樹脂モールド部9の側部から外方に露出するリード23及び連結リード27の切断面にもめっきを施すこともできる。
具体的に、図6においては、突起部13が樹脂モールド部9の上面9aの4つの角部に1つずつ形成されており、図7においては、突起部13が互いに対角に位置する樹脂モールド部9の上面9aの2つの角部に1つずつ形成されている。そして、図6,7における複数の突起部13は、ステージ部5の裏面5bの中心を通ってステージ部5の厚さ方向に延びる中心軸線L1を中心として互いに軸対称となる位置に配されている。また、図8においては、突起部13が樹脂モールド部9の上面9aの1つの角部に1つだけ形成されている。これらドット状の突起部13は、いずれも連結リード27とステージ部5の厚さ方向に重なる位置に配されている。
なお、これらドット状の突起部13は、例えばモールド工程において使用される金型に設けられて、樹脂モールド部9の成形後の型抜きに使用するエジェクタピンを利用して形成されてもよい。また、例えば突起部13の先端を平坦面に形成したり、突起部13の先端面に金型の識別番号を示すキャビティーナンバーが形成されていてもよい。
この場合には、上記実施形態と同様の効果を奏するだけではなく、ステージ部5を接合させる回路基板に突起部11,13を挿入できる穴を形成しておくことで、回路基板に対する半導体パッケージ1,2,4,6の位置決めも容易に行うこともできる。
Claims (5)
- 半導体チップと、該半導体チップを表面に配した板状のステージ部と、前記半導体チップの周囲に配されて前記半導体チップに電気接続される複数のリードと、前記ステージ部の裏面が外方に露出するように前記半導体チップ、前記ステージ部及び前記リードを封止する樹脂モールド部とを備え、
前記樹脂モールド部のうち、前記ステージ部の裏面と当該ステージ部の厚さ方向に重なる前記樹脂モールド部の積層部分よりも外側に位置する前記樹脂モールド部の外郭部分には、前記ステージ部の表面側及び裏面側の少なくとも一方から前記ステージ部の厚さ方向に突出する突起部が形成され、
前記突起部を含む前記樹脂モールド部の外郭部分の厚さ寸法が、前記樹脂モールド部の積層部分の厚さ寸法及び前記ステージ部の厚さ寸法を足し合わせた厚さ寸法よりも大きいことを特徴とする半導体パッケージ。 - 前記突起部が、前記樹脂モールド部の積層部分を囲む平面視環状に形成されていることを特徴とする請求項1に記載の半導体パッケージ。
- 前記突起部が、前記ステージ部の裏面の中心を通って前記厚さ方向に延びる中心軸線を中心として互いに軸対称となる位置に複数形成されていることを特徴とする請求項1に記載の半導体パッケージ。
- 板状のステージ部と、当該ステージ部の周囲に配される複数のリードと、前記ステージ部を囲繞して前記複数のリードを相互に連結するフレーム枠部と、当該フレーム枠部及び前記ステージ部を相互に連結する連結リードとを備えるリードフレームを金属性薄板に形成するフレーム準備工程と、
前記ステージ部の表面に半導体チップを固定し、該半導体チップを前記リードに電気接続するチップ搭載工程と、
前記ステージ部の裏面を外方に露出させるように、前記ステージ部、前記半導体チップ及び前記リードを封止する樹脂モールド部を形成するモールド工程と、
前記樹脂モールド部から外方に露出する前記ステージ部及び前記リードにめっきを施すめっき工程とを備え、
前記モールド工程において、前記樹脂モールド部のうち、前記ステージ部の裏面と当該ステージ部の厚さ方向に重なる前記樹脂モールド部の積層部分よりも外側に位置する前記樹脂モールド部の外郭部分には、前記ステージ部の表面側及び裏面側の少なくとも一方から前記ステージ部の厚さ方向に突出する突起部が形成され、かつ、前記突起部を含む前記樹脂モールド部の外郭部分の厚さ寸法が、前記樹脂モールド部の積層部分の厚さ寸法及び前記ステージ部の厚さ寸法を足し合わせた厚さ寸法よりも大きくなるように設定されることを特徴とする半導体パッケージの製造方法。 - 前記フレーム準備工程において複数の前記リードフレームを用意すると共に、複数のリードフレームに対して前記チップ搭載工程及び前記モールド工程を実施し、
前記めっき工程の前に、複数の前記ステージ部がその厚さ方向に重なり合うように複数の前記リードフレームを積層し、一方のリードフレームに形成された前記樹脂モールド部の上面側あるいは下面側から突出する前記突起部を、他方のリードフレームに形成された前記樹脂モールド部の外郭部分の下面あるいは上面に当接させることで、上側の樹脂モールド部の下面に露出する前記ステージ部と、下側の樹脂モールド部の上面との間に隙間を形成することを特徴とする請求項4に記載の半導体パッケージの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009038319A JP5136458B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体パッケージ及びその製造方法 |
CN201010121385.9A CN101814463B (zh) | 2009-02-20 | 2010-02-11 | 半导体封装结构及其制造方法 |
US12/707,598 US20100213586A1 (en) | 2009-02-20 | 2010-02-17 | Semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009038319A JP5136458B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192848A true JP2010192848A (ja) | 2010-09-02 |
JP5136458B2 JP5136458B2 (ja) | 2013-02-06 |
Family
ID=42621668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009038319A Expired - Fee Related JP5136458B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体パッケージ及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100213586A1 (ja) |
JP (1) | JP5136458B2 (ja) |
CN (1) | CN101814463B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017107965A (ja) * | 2015-12-09 | 2017-06-15 | 日亜化学工業株式会社 | パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置 |
JP2019050324A (ja) * | 2017-09-12 | 2019-03-28 | 富士電機株式会社 | 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8951841B2 (en) * | 2012-03-20 | 2015-02-10 | Infineon Technologies Ag | Clip frame semiconductor packages and methods of formation thereof |
CN104952857B (zh) * | 2015-06-30 | 2017-12-26 | 通富微电子股份有限公司 | 一种无载体的半导体叠层封装结构 |
WO2018202615A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Resin encapsulated power semiconductor module with exposed terminal areas |
JP2021174954A (ja) * | 2020-04-30 | 2021-11-01 | Tdk株式会社 | 電子部品、電子部品の製造方法、電子部品パッケージ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513607A (ja) * | 1991-07-09 | 1993-01-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH06151648A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | 半導体装置 |
JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
JPH11145339A (ja) * | 1997-11-04 | 1999-05-28 | Seiko Epson Corp | 半導体装置および実装基板 |
JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2001267482A (ja) * | 2000-03-21 | 2001-09-28 | Mitsui High Tec Inc | リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447035A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Manufacture of optical semiconductor device |
JPS6482657A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Integrated circuit containing photodetector |
US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
US5760465A (en) * | 1996-02-01 | 1998-06-02 | International Business Machines Corporation | Electronic package with strain relief means |
TW414924B (en) * | 1998-05-29 | 2000-12-11 | Rohm Co Ltd | Semiconductor device of resin package |
US6667541B1 (en) * | 1998-10-21 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Terminal land frame and method for manufacturing the same |
JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
JP2001077232A (ja) * | 1999-09-06 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6320251B1 (en) * | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
US6404046B1 (en) * | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
US6518659B1 (en) * | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
US6667544B1 (en) * | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
JP3650001B2 (ja) * | 2000-07-05 | 2005-05-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP4669166B2 (ja) * | 2000-08-31 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体装置 |
JP2002118222A (ja) * | 2000-10-10 | 2002-04-19 | Rohm Co Ltd | 半導体装置 |
JP4761662B2 (ja) * | 2001-07-17 | 2011-08-31 | 三洋電機株式会社 | 回路装置の製造方法 |
US20080067641A1 (en) * | 2006-09-15 | 2008-03-20 | En-Min Jow | Package semiconductor and fabrication method thereof |
US7923846B2 (en) * | 2007-11-16 | 2011-04-12 | Stats Chippac Ltd. | Integrated circuit package-in-package system with wire-in-film encapsulant |
US7964450B2 (en) * | 2008-05-23 | 2011-06-21 | Stats Chippac, Ltd. | Wirebondless wafer level package with plated bumps and interconnects |
US8455988B2 (en) * | 2008-07-07 | 2013-06-04 | Stats Chippac Ltd. | Integrated circuit package system with bumped lead and nonbumped lead |
-
2009
- 2009-02-20 JP JP2009038319A patent/JP5136458B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-11 CN CN201010121385.9A patent/CN101814463B/zh not_active Expired - Fee Related
- 2010-02-17 US US12/707,598 patent/US20100213586A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513607A (ja) * | 1991-07-09 | 1993-01-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH06151648A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | 半導体装置 |
JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
JPH11145339A (ja) * | 1997-11-04 | 1999-05-28 | Seiko Epson Corp | 半導体装置および実装基板 |
JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2001267482A (ja) * | 2000-03-21 | 2001-09-28 | Mitsui High Tec Inc | リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017107965A (ja) * | 2015-12-09 | 2017-06-15 | 日亜化学工業株式会社 | パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置 |
JP2019050324A (ja) * | 2017-09-12 | 2019-03-28 | 富士電機株式会社 | 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 |
JP7024269B2 (ja) | 2017-09-12 | 2022-02-24 | 富士電機株式会社 | 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101814463B (zh) | 2014-10-15 |
CN101814463A (zh) | 2010-08-25 |
US20100213586A1 (en) | 2010-08-26 |
JP5136458B2 (ja) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338838B2 (en) | Resin-encapsulation semiconductor device and method for fabricating the same | |
JP5136458B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
JP2010192847A (ja) | リードフレーム及びこれを用いた半導体パッケージの製造方法 | |
JP6677616B2 (ja) | 半導体装置の製造方法 | |
JP2006100636A (ja) | 半導体装置の製造方法 | |
JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
JP2007088160A (ja) | 半導体デバイスの製造方法、半導体デバイス、及び電子機器 | |
JP5529494B2 (ja) | リードフレーム | |
JP4111199B2 (ja) | 半導体パッケージ、及びこれを回路基板に実装する方法 | |
JP2017174875A (ja) | 回路基板及び半導体モジュール、回路基板の製造方法 | |
JP2011040640A (ja) | 半導体装置の製造方法 | |
JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
JP6695166B2 (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JPH09186273A (ja) | 半導体パッケージおよびその製造方法 | |
JP2013012567A (ja) | 半導体装置 | |
JP2010118712A (ja) | Qfnパッケージの製造方法 | |
JP2010040846A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011176030A (ja) | 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |