JP7024269B2 - 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 - Google Patents

半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 Download PDF

Info

Publication number
JP7024269B2
JP7024269B2 JP2017174553A JP2017174553A JP7024269B2 JP 7024269 B2 JP7024269 B2 JP 7024269B2 JP 2017174553 A JP2017174553 A JP 2017174553A JP 2017174553 A JP2017174553 A JP 2017174553A JP 7024269 B2 JP7024269 B2 JP 7024269B2
Authority
JP
Japan
Prior art keywords
semiconductor device
housing
convex portion
thickness direction
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174553A
Other languages
English (en)
Other versions
JP2019050324A (ja
Inventor
忠彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017174553A priority Critical patent/JP7024269B2/ja
Priority to US16/048,344 priority patent/US10615088B2/en
Publication of JP2019050324A publication Critical patent/JP2019050324A/ja
Application granted granted Critical
Publication of JP7024269B2 publication Critical patent/JP7024269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法に関する。
従来、パッケージ体の底面に配置されたリード端子に突起部を設けていた（例えば、特許文献１及び２参照）。また、樹脂ケースの表面にリード嵌入溝を設けていた（例えば、特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００５－１１８５４号公報
［特許文献２］ 実開昭５８－１６８１４１号公報
［特許文献３］ 実開平５－８９２９号公報
通常、半導体装置の筐体の表面には、装置の識別情報が刻印、印字または貼り付けられる。筐体の表面に傷または汚れが付くと、識別情報を認識することが困難になる場合がある。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は筐体を有してよい。筐体は、第１の面と、凹部と、第２の面と、凸部とを備えてよい。凹部は、第１の面に設けられてよい。第２の面は、第１の面に対向してよい。凸部は、第２の面に接して設けられてよい。筐体の厚さ方向において、凹部と凸部とは互いに対応する位置に設けられてよい。筐体の厚さ方向は、第１の面から第２の面に向かう方向であってよい。
凸部の第２長さは、凹部の第１長さよりも大きくてよい。凸部の第２長さは、第２の面から厚さ方向における凸部の端部までの長さであってよい。凹部の第１長さは、第１の面から厚さ方向における第１の面とは反対側の凹部の端部までの長さであってよい。
半導体装置は、放熱部材を含んでよい。放熱部材は、第１の面または第２の面において外部に露出してよい。
筐体は、識別情報を有してよい。識別情報は、第１の面および第２の面の少なくとも一方に設けられてよい。
凸部の第２長さは、放熱部材の突出長さと、凹部の第１長さとを足した長さよりも大きくてよい。凸部の第２長さは、第２の面から厚さ方向における凸部の端部までの長さであってよい。放熱部材の突出長さは、第１の面または第２の面から突出する突出長さであってよい。凹部の第１長さは、第１の面から厚さ方向における第１の面とは反対側の凹部の端部までの長さであってよい。
半導体装置は、外部接続端子をさらに備えてよい。外部接続端子は、２の面から突出してよい。第２長さと、第２の面から厚さ方向における第２の面とは反対側の外部接続端子の端部までの突出長さとの差は、第１長さよりも大きくてよい。
放熱部材は、放熱部材が外部に露出する第１の面または第２の面に設けられた識別情報に代えて、識別情報を有してよい。識別情報は、放熱部材における端面であって外部に露出する端面に設けられてよい。
厚さ方向と平行な方向において筐体を見た場合に、凹部の外形は凸部の外形よりも大きくてよい。
筐体は、２つの凹部と、２つの凸部とを有してよい。
筐体は、３つの凹部と、３つの凸部とを有してよい。３つの凹部は、全てが同じ直線上に設けられていなくてよい。３つの凸部は、全てが同じ直線上に設けられていなくてよい。
厚さ方向と平行な方向において筐体を見た場合に、第１の面および第２の面の外側の外形は矩形形状であってよい。筐体は、４つの凹部と、４つの凸部とを有してよい。４つの凹部は、第１の面における角部に各々設けられてよい。４つの凸部は、第２の面における角部に各々設けられてよい。
凹部は、厚さ方向と平行な方向において第１の面を見た場合に互いに形状が異なってよい。凸部は、厚さ方向と平行な方向において第２の面を見た場合に互いに形状が異なってよい。厚さ方向において複数の筐体が重ねられた場合に、凸部は厚さ方向において対応する位置に設けられた凹部に嵌合する形状であってよい。
第１の面および第２の面は矩形形状であってよい。筐体は、第１の面の対向する二辺の各々に沿って延伸して設けられた凹部と、第２の面の対向する二辺の各々に沿って延伸して設けられた凸部とを有してよい。
筐体は、第１の面における三辺の各々に沿って延伸して設けられた凹部と、第２の面における三辺の各々に沿って延伸して設けられた凸部とを有してよい。
筐体は、第１の面における四辺の各々に沿って延伸して設けられた凹部と、第２の面における四辺の各々に沿って延伸して設けられた凸部とを有してよい。
筐体は、第１の面において環状に設けられた凹部と、第２の面において環状に設けられた凸部とを有してよい。
筐体は、枠部材と、封止樹脂部材とを含んでよい。封止樹脂部材は、厚さ方向において枠部材を見た場合に枠部材の内側に設けられてよい。封止樹脂部材の表面は、第１の面および第２の面の一部であってよい。凹部および凸部は、枠部材に設けられてよい。
筐体は、枠部材と、封止樹脂部材とを含んでよい。封止樹脂部材は、厚さ方向において枠部材を見た場合に枠部材の内側に設けられてよい。第１の面および第２の面は、封止樹脂部材の表面であってよい。凹部および凸部は、封止樹脂部材に設けられてよい。
筐体において、第１の面と、第２の面と、側面とが、各々同じ樹脂材料であってよい。筐体の側面は、厚さ方向において第１の面と第２の面との間に位置してよい。半導体装置は、放熱部材を含んでよい。放熱部材は、第１の面または第２の面において外部に露出してよい。
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、筐体および放熱部材を有してよい。筐体は、各々が樹脂部材の表面である、第１の面および第２の面を有してよい。第２の面は、第１の面に対向してよい。放熱部材は、第１の面において筐体から外部に露出してよい。筐体が第２の面に接して設けられた凸部を有する場合に、放熱部材は放熱部材の端面に設けられた凹部を有してよい。これに代えて、筐体が第２の面に設けられた凹部を有する場合には、放熱部材は放熱部材の端面に接して設けられた凸部を有してよい。なお、第１の面から第２の面に向かう筐体の厚さ方向において、凹部と凸部とは互いに対応する位置に設けられてよい。
本発明の第３の態様においては、上述の半導体装置を厚さ方向において複数個積み重ねた積層体を提供する。
本発明の第４の態様においては、半導体装置の積層体の搬送方法を提供する。半導体装置の積層体の搬送方法は、半導体装置の積層体を形成する段階と、積層体を搬送用箱の内部に固定する段階と、搬送用箱を搬送する段階とを備えてよい。半導体装置の積層体を形成する段階において、上述の半導体装置を厚さ方向において複数個積み重ねてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における半導体装置１００の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 図１の（Ａ）において封止樹脂部材２６を除いた状態を示す。 図２のＡ‐Ａ断面を示す。 複数個の半導体装置１００をＺ方向において積み重ねた積層体２５０を搬送用箱４００に収納した状態を示す。 半導体装置１００の積層体２５０の搬送方法を示す。 ラック６００の各スペース６１０に半導体装置８００を収納した比較例を示す。 スティック型のケース７００に複数の半導体装置８００を収納した比較例を示す。 ロボットアーム５００を用いて、通路５１０上において半導体装置１００を移動させる本実施形態の様子を示す。 凹部２２の外形と凸部２４の外形とを説明する図である。 リードフレーム３０の他の例を示す。 放熱部材４０が第２の面１４において外部に露出する例を示す。 凹部２２及び凸部２４の第１の変形例を示す。 凹部２２及び凸部２４の第２の変形例を示す。 凹部２２及び凸部２４の第３の変形例を示す。 凹部２２及び凸部２４の第４の変形例を示す。 凹部２２及び凸部２４の第５の変形例を示す。 凹部２２及び凸部２４の第６の変形例を示す。 凹部２２及び凸部２４の第７の変形例を示す。 第２実施形態における半導体装置１１０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第３実施形態における半導体装置１２０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第４実施形態における半導体装置１３０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第４実施形態の変形例における半導体装置１４０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 半導体装置１４０を冷却器３００上に載置した様子を示す。 第５実施形態における半導体装置１５０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第５実施形態の変形例における半導体装置１６０の（Ａ）上面図、（Ｂ）側面図及び（Ｃ）下面図を示す。 第６実施形態における半導体装置１７０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第７実施形態における半導体装置１８０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第８実施形態における半導体装置１９０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第９実施形態における半導体装置２００の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 第１０実施形態における半導体装置２１０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。 図３０の（Ｃ）側面図における筐体１０の内部を示す。 半導体装置２１０の分解斜視図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における半導体装置１００の（ａ）上面図、（ｂ）側面図、及び（ｃ）下面図を示す。本明細書において、Ｘ軸方向とＹ軸方向とは互いに直交する方向であり、Ｚ軸方向はＸ‐Ｙ平面に垂直な方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、いわゆる右手系を成す。なお、本明細書においては、Ｚ軸方向と平行な方向を筐体１０の厚さ方向と称する場合がある。本明細書において、＋Ｚ方向を「上」と称し、－Ｚ方向を「下」と称する場合があるが、「上」及び「下」の用語は重力方向における上下方向に限定されない。これらの用語は、Ｚ軸における相対的な方向を指すに過ぎない。
半導体装置１００は、筐体１０の内部に半導体チップを有する半導体パッケージであってよい。半導体装置１００は、モーター駆動用インバータ及びＤＣ／ＤＣコンバータ等の電力変換回路における半導体モジュールとして用いられてよい。半導体装置１００は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及びＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワーデバイスと、当該パワーデバイスの駆動回路及び自己保護機能と、を有するＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）であってもよい。また、半導体装置１００は、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及びＩＧＢＴ等のディスクリート（ｄｉｓｃｒｅｔｅ）半導体チップであってもよい。
本例の半導体装置１００は、筐体１０と、複数のリードフレーム３０と、放熱部材４０とを有する。筐体１０は、直方体形状を有してよい。筐体１０は、パッケージ体とも呼ばれる。本例の筐体１０は、枠部材２０及び封止樹脂部材２６を含む。筐体１０の全体は樹脂で形成されてよく、枠部材２０も樹脂で形成されてよい。つまり、筐体１０の材料は、樹脂であってよい。例えば、枠部材２０は、ポリフェニレンスルファイド（ＰＰＳ）樹脂またはポリブチレンテレフタレート（ＰＢＴ）樹脂で形成される。また、例えば、封止樹脂部材２６は、エポキシ樹脂で形成される。なお、枠部材２０及び封止樹脂部材２６は同じ樹脂材料で形成されてもよい。
筐体１０は、第１の面１２と、Ｚ軸方向において第１の面１２に対向する第２の面１４とを有してよい。本例において、第１の面１２及び第２の面１４は、Ｘ‐Ｙ面に平行な面である。また、第１の面１２及び第２の面１４は、筐体１０の下面及び上面でもある。より具体的には、本例の第１の面１２は、凹部２２が無いと仮定した場合における筐体１０の－Ｚ方向の端面である。また、本例の第２の面１４は、凸部２４が無いと仮定した場合における筐体１０の＋Ｚ方向の端面であり、枠部材２０及び封止樹脂部材２６が面一に設けられた面である。
図１の（ａ）及び（ｃ）に示す様に、Ｚ軸方向と平行な方向において筐体１０を見た場合に、第１の面１２及び第２の面１４の外側の外形は矩形形状である。本例の（ａ）及び（ｃ）に示す筐体１０の形状は略正方形であるが、他の例においては長方形であってもよい。本例の筐体１０は、第１の面１２における角部に各々設けられた４つの凹部２２と、第２の面１４における角部に各々設けられた４つの凸部２４とを含む。
本例においては、複数の筐体１０をＺ軸方向に積み重ねた場合に、凸部２４は凹部２２に嵌合することができる。なお、本例においては、いずれの３つ以上の凹部２２も同一直線上に設けられていない。これにより、本例においては、２組または３組の凹部２２及び凸部２４を設ける場合に比べて、複数の筐体１０をより安定して積み重ねることができる。また、本例においては、複数の筐体１０をＺ軸方向に積み重ねた場合に、一の筐体１０が他の筐体１０に対してＺ軸周りに回転することにより本来あるべき位置からずれること（θずれ）、を抑制することができる。また、凹部２２及び凸部２４は、半導体装置１００を他の部材及び基板等に載置する場合の位置決めに利用することもできる。
筐体１０の厚さ方向において枠部材２０を見た場合に、封止樹脂部材２６は枠部材２０の内側に設けられてよい。本例においては、図１の（Ａ）に示す様に第２の面１４から第１の面１２に向かう方向、及び、図１の（Ｃ）に示す様に第１の面１２から第２の面１４に向かう方向において筐体１０を見た場合に、封止樹脂部材２６は枠部材２０の内側に設けられる。
本例において、枠部材２０は、凹部２２及び凸部２４を有する。凹部２２は第１の面１２に設けられてよい。図１の（Ｂ）に示す様に、本例の凹部２２は、枠部材２０の一部に設けられた、第１の面１２よりも上方に凹んだ部分である。本例において、第１の面１２から＋Ｚ方向における凹部２２の端部２３までの長さを、第１長さＬ１とする。本例において、端部２３は、筐体１０の厚さ方向における第１の面１２とは反対側における凹部２２の端部である。
凸部２４は第２の面１４に接して設けられてよい。本例の凸部２４、第２の面１４上に位置する。なお、図１の（Ｂ）においては凸部２４にドットのハッチングを付し、枠部材２０にはハッチングを付さないが、本例の凸部２４は枠部材２０の一部である。なお、他の例においては、凸部２４を枠部材２０とは異なる材料により形成してもよい。当該他の例において、枠部材２０を構成する樹脂材料よりも硬度の高いガラスで凸部２４を形成してよい。本例において、第２の面１４から＋Ｚ方向における凸部２４の端部２５までの長さを、第２長さＬ２とする。本例において、端部２５は、筐体１０の厚さ方向における第２の面１４とは反対側における凹部２２の端部である。
本例において、枠部材２０の下面であって凹部２２を除く部分は、第１の面１２の一部である。また、枠部材２０の上面であって凸部２４を除く部分は、第２の面１４の一部である。なお、図１の（Ｂ）に示す様に、封止樹脂部材２６の表面は、第１の面１２及び第２の面１４の一部である。
放熱部材４０は、筐体１０の第１の面１２において外部に露出してよい。本例の放熱部材４０は、第１の面１２から外部に突出する。本例において、第１の面１２から筐体１０の外部に位置する放熱部材４０の端面４１までの長さを、放熱部材４０の突出長さｈとする。なお、本例の突出長さｈは正の値であるが、他の例において突出長さｈはゼロであってもよい。つまり、放熱部材４０の端面４１は、第１の面１２と面一であってもよい。本明細書において、放熱部材４０が第１の面１２において外部に露出するとは、突出長さｈが、正の値である場合とゼロである場合とを含む。
図１の（Ａ）に示す様に、本例の半導体装置１００は、筐体１０の第２の面１４に識別情報１５を有する。識別情報１５は、個々の半導体装置１００を特定可能な情報であってよい。識別情報１５は、例示列挙すると、英文字、数字及びバーコード等の１次元コード、データマトリックス及びＱＲコード（登録商標）等の２次元コード、並びに、これらの組合せにより表示されてよい。また、筐体１０にインクを直接設ける印字及び印刷、筐体１０の表面をレーザーにより選択的に切削すること、筐体１０の表面に刻印を設けること、筐体１０に選択的に焼き色を付けること、並びに、識別情報１５を有するシール等を筐体１０に貼り付けること等の手段により、筐体１０に識別情報１５を設けてよい。
識別情報１５は、機器により光学的に読み取り可能な情報であってよい。識別情報１５から読み取った情報を電子的に取り扱うことにより、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）の仕組みを通じて、生産段階から消費段階まで各半導体装置１００を追跡することが可能となる。本例においては、後述の凹部２２及び凸部２４を設けることにより、識別情報１５を適切に保護することができる。これにより、半導体装置１００のトレーサビリティ（Ｔｒａｃｅａｂｉｌｉｔｙ）を担保することができる。
図１の（Ｃ）に示す様に、本例の半導体装置１００は、放熱部材４０の端面４１に識別情報１３を有する。識別情報１３は、識別情報１５と同じ表示方法により、即ち、英文字、数字及びコード等により表示されてよく、識別情報１５と同じ手段により設けられてよい。勿論、識別情報１５もトレーサビリティに利用されてよい。本例においても、後述の凹部２２及び凸部２４を設けることにより、識別情報１３を適切に保護することができる。それゆえ、第２の面１４及び端面４１のいずれにおいても半導体装置１００のトレーサビリティを担保することができる。
凹部２２及び凸部２４は、筐体１０の厚さ方向において互いに対応する位置に設けられてよい。また、第１の筐体１０の第１の面１２と、第２の筐体の第２の面１４とを重ねた場合に、凸部２４は凹部２２に嵌合してよい。本例において、第２長さＬ２は、長さｈと第１長さＬ１とを足した長さ（ｈ＋Ｌ１）よりも大きい（即ち、ｈ＋Ｌ１＜Ｌ２）。これにより、複数の半導体装置１００をＺ軸方向に積み重ねた場合に、第１の半導体装置１００の放熱部材４０の端面４１と、第２の半導体装置１００の第２の面１４とが接触することを防ぐことができる。つまり、Ｚ軸方向に隣接する放熱部材４０の端面４１と、筐体１０の第２の面１４とのクリアランスを確保しつつ、複数の筐体１０をＺ軸方向に積み重ねることができる。
本例では、放熱部材４０の端面４１と、筐体１０の第２の面１４とが接触することを防ぐことができるので、識別情報１３及び１５の両方に傷または汚れが付くことを防ぐことができる。それゆえ、識別情報を認識することが困難になるという事態を解消することができる。加えて、半導体装置１００の外観不良を低減することができる。
本例においては、特に、複数の半導体装置１００をまとめて搬送する場合に、筐体１０を積み重ねても識別情報１３及び１５の両方に傷または汚れが付くことを防ぐことができる。従来においては、識別情報を認識することが困難になった結果、半導体装置１００の性能には何ら問題が無い場合であっても半導体装置１００を廃棄する場合があった。しかしながら、本例においては、傷または汚れが付くことを防ぐことにより、性能に問題は無い半導体装置１００を廃棄するという事態を回避することができる。
なお、所定のＺ軸方向長さの範囲に複数の半導体装置１００を積み重ねる場合、クリアランス（Ｌ２－Ｌ１－ｈ）が小さい程、より多くの半導体装置１００を積み重ねることができる（但し、Ｌ２－Ｌ１－ｈは、ゼロよりも大きい）。これにより、複数の半導体装置１００の輸送効率を向上させることができる。クリアランス（Ｌ２－Ｌ１－ｈ）は、ゼロより大きく筐体１０のＺ軸方向の厚さ以下であってよい。一例において、筐体１０のＺ軸方向の厚さは５ｍｍであり、第１長さＬ１は０．５ｍｍであり、第２長さＬ２は１ｍｍであり、突出長さｈは０．１ｍｍである。
複数のリードフレーム３０の各々は、筐体１０の側面１６から外部に突出してよい。本例においては、筐体１０における４つの側面１６のうち、＋Ｘ方向の端部に位置する側面１６‐１から１つのリードフレーム３０‐１が＋Ｘ方向に突出し、－Ｘ方向の端部に位置する他の側面１６‐３から３つのリードフレーム３０‐２、３０‐３及び３０‐４が－Ｘ方向に突出する。なお、リードフレーム３０の数は４つに限定されない。なお、他の例において、リードフレーム３０は、第１の面１２または第２の面１４から突出してもよい。
図２は、図１の（Ａ）において封止樹脂部材２６を除いた状態を示す。半導体装置１００は、枠部材２０の内側に、半導体チップ５０、ワイヤ５４、５６及び５８、金属パターン層４８、並びに、絶縁層４６を有してよい。本例の半導体装置１００は、２つの半導体チップ５０‐１及び５０‐２を有する。半導体チップ５０は、例えばＲＣ‐ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ‐ＩＧＢＴ）半導体チップである。
リードフレーム３０‐１は、半導体装置１００におけるコレクタ用の接続部品であってよい。リードフレーム３０‐１は、半導体チップ５０のコレクタ電極に電気的に接続してよい。本例のリードフレーム３０‐１は、領域３２‐１において、ワイヤ５６‐１から５６‐４と電気的に接続する。領域３２‐１は、リードフレーム３０‐１の一部であり、且つ、枠部材２０の内側に位置する領域である。ワイヤ５６‐１から５６‐４は、領域３２‐１と金属パターン層４８とを電気的に接続する。
半導体チップ５０は、金属パターン層４８上に設けられる。半導体チップ５０は、下面側にコレクタ電極を有してよい。コレクタ電極は、半田層等を介して金属パターン層４８と電気的に接続してよい。また、金属パターン層４８は、放熱部材４０上に位置する絶縁層４６上に設けられてよい。絶縁層４６は、金属パターン層４８と放熱部材４０との電気的絶縁を担保してよい。
半導体チップ５０は、上面側にエミッタ電極５５とゲート電極５７とを有してよい。エミッタ電極５５‐１はワイヤ５４‐１を介して、エミッタ電極５５‐２はワイヤ５４‐２を介して、それぞれリードフレーム３０‐３の領域３２‐３と電気的に接続してよい。リードフレーム３０‐３は、半導体装置１００におけるエミッタ用の接続部品であってよい。本例の領域３２‐３は、リードフレーム３０‐３の一部であり、且つ、枠部材２０の内側に位置する領域である。
ゲート電極５７‐１は、ワイヤ５８‐１を介してリードフレーム３０‐４の領域３２‐４と電気的に接続してよい。リードフレーム３０‐４は、半導体装置１００におけるゲート用の接続部品であってよい。本例の領域３２‐４は、リードフレーム３０‐４の一部であり、且つ、枠部材２０の内側に位置する領域である。リードフレーム３０‐２も、半導体装置１００におけるゲート用の接続部品であってよい。例えば、リードフレーム３０‐４及び３０‐２により、半導体チップ５０‐１及び５０‐２をオン及びオフする。ゲート電極５７‐２は、リードフレーム３０‐２の一部であり、且つ、枠部材２０の内側に位置する領域である領域３２‐２と、ワイヤ５８‐２を介して電気的に接続してよい。
図３は、図２のＡ‐Ａ断面を示す。Ａ‐Ａ断面は、Ｘ‐Ｚ平面に平行であり、リードフレーム３０‐１及び３０‐３を通る。本例の半導体チップ５０は、半田層５２を介して、放熱部材４０、絶縁層４６及び金属パターン層４８の積層体の上方に載置される。金属パターン層４８の材料は、銅（Ｃｕ）であってよい。絶縁層４６は、ＢＮ（窒化ホウ素）などの高放熱性を有する材料で形成されたフィラーが配合された樹脂絶縁層であってよい。放熱部材４０の材料は、アルミニウム（Ａｌ）や銅（Ｃｕ）であってよい。
本例の放熱部材４０は、半導体チップ５０の熱を半導体装置１００の外に逃がす機能を有する。放熱部材４０は、内部に冷媒が流れる冷却器上に配置されてよい。半導体チップ５０の熱を冷却することにより、半導体装置１００における温度上昇に伴う、抵抗成分の増加による損失増加と熱暴走破壊とを未然に防ぐことができる。なお、他の例においては、絶縁層４６及び金属パターン層４８に代えて、セラミックス絶縁層の両面を銅で直接挟んだＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板を用いてもよい。また、ＤＣＢ基板を用いた場合に、放熱部材４０上にＤＣＢ基板を設けてよいし、放熱部材４０を省略してＤＣＢ基板を冷却器上に設けてもよい。
さらなら他の例においては、半導体装置１００に絶縁層４６を設けずに、リードフレーム３０を半導体チップ５０の下部まで延伸させてもよい。これにより、リードフレーム３０が金属パターン層４８と放熱部材４０とを兼ねることができる。即ち、延伸したリードフレーム３０の一面に半導体チップ５０を搭載し、且つ、半導体チップ５０を搭載した一面とは反対の面を、上述の放熱部材４０の端面４１に相当する放熱面としてもよい。
半導体装置１００の製法を簡単に説明すると以下の様になる。まず、枠部材２０を作成する。次に、枠部材２０にリードフレーム３０を取り付ける。なお、枠部材２０とリードフレーム３０とを予め一体形成しておいてもよい。次に、放熱部材４０、絶縁層４６及び金属パターン層４８の積層体を枠部材２０に嵌め込む。次に、半田層５２を介して半導体チップ５０を金属パターン層４８に接着する。次に、ワイヤ５４、５６及び５８により、半導体チップ５０とリードフレーム３０とを接続する。最後に、枠部材２０に封止樹脂部材２６を流し込む。なお、他の例においては、枠部材２０及び封止樹脂部材２６に代えて、筐体１０をトランスファーモールドにより形成してもよい。
凹部２２は、枠部材２０を成型加工するときに用いられる、樹脂材料を金型に注入するための注入口（即ち、ゲート部）に対応してもよい。また、凸部２４又は凹部２２は、金型に樹脂材料を流し込んだ後、金型から枠部材２０を押し出すためのイジェクター部として機能してもよい。例えば、金型に設けられたイジェクターピンが、凸部２４又は凹部２２を金型から外に押し出す。これにより、金型から枠部材２０を取り出してよい。本例では、ゲート部及びイジェクター部に加えて、追加の凹部及び凸部を金型に設けなくてもよい点が有利である。
図４は、複数個の半導体装置１００をＺ方向において積み重ねた積層体２５０を搬送用箱４００に収納した状態を示す。Ｚ方向において隣接する筐体１０の第２の面１４と放熱部材４０の端面４１とのクリアランスは、Ｌ２－Ｌ１－ｈである。＋Ｚ方向の端部に位置する半導体装置１００の凸部は、搬送用箱４００の上板４２０に接触してよい。また、－Ｚ方向の端部に位置する半導体装置１００の端面４１は、搬送用箱４００の下板４１０に接触してよい。搬送用箱４００の材料は、段ボール箱の材料として使用されるボール紙、又は、ポリプロピレン等のプラスチック、あるいはステンレスなどの金属であってよい。
搬送用箱４００は、搬送用箱４００の内部において積層体２５０が動かないように、積層体２５０を固定してよい。例えば、上板４２０を－Ｚ方向に加圧し且つ下板４１０を＋Ｚ方向に加圧することにより、Ｚ軸方向において積層体２５０を固定する。例えば、下板４１０及び上板４２０を側板４３０により固定することにより、下板４１０及び上板４２０に対する加圧を実現する。なお、下板４１０、上板４２０及び側板４３０を囲む様に固定部材を設置することにより、加圧を実現してもよい。
また、Ｙ軸方向に対向する筐体１０の側面１６と搬送用箱４００の側板とを接触させることにより、Ｙ軸方向において積層体２５０を固定してもよい。これに加えて、凹部２２に接触する凸部４１４を下板４１０に設け、且つ、Ｘ及びＹ方向の少なくとも一方において凸部２４に接触する凸部４２４を上板４２０に設けることにより、積層体２５０がＸ‐Ｙ平面方向に移動しないことを担保してもよい。凸部４１４及び凸部４２４は、筐体１０の凹部２２及び凸部２４の数に対応して設けてもよい。
図５は、半導体装置１００の積層体２５０の搬送方法を示す。本例の搬送方法は、積層体２５０を形成する段階Ｓ３００と、積層体２５０を搬送用箱４００の内部に固定する段階Ｓ３１０と、搬送用箱４００を搬送する段階Ｓ３２０とを備える。段階Ｓ３００において、前述のように、半導体装置１００をＺ軸方向において複数個積み重ねてよい。段階Ｓ３１０において、前述のように、搬送用箱４００の内部に積層体２５０を固定してよい。段階Ｓ３２０において、ベルトコンベア、車両、船舶又は航空機により搬送用箱４００を搬送してよく、人が搬送用箱４００を手に持って搬送してもよい。
図６は、ラック６００の各スペース６１０に半導体装置８００を収納した比較例を示す。ラック６００は、複数の半導体装置８００を搬送するための専用ラックである。ラック６００の内部に複数の仕切り板６２０を設けることにより、ラック６００の内部は複数のスペース６１０に分離されている。半導体装置８００は、凹部２２または凸部２４を有しない比較例における半導体装置である。比較例に係る半導体装置８００も、筐体の上面又は放熱部材８４０の下面に識別情報を有する。当該比較例においては、スペース６１０内において半導体装置８００が移動することにより下面及び上面が擦れるので、下面及び上面に設けられた識別情報に傷又は汚れが付く可能性がある。しかも、全ての半導体装置８００において傷又は汚れが付く可能性がある。
これに対して、第１実施形態（上述の図４）においては、専用のラック６００ではなく汎用の箱により、複数個積み重ねた半導体装置１００を搬送することができる。それゆえ、図６の比較例に比べて搬送に要するコストを低減することができる。加えて、上述の図４の例においては、図６の比較例に比べて、識別情報に傷又は汚れが付く可能性を著しく低減することができる。
図７は、スティック型のケース７００に複数の半導体装置８００を収納した比較例を示す。ケース７００は、複数の半導体装置８００を搬送するための専用ケースである。ケース７００は、Ｙ軸方向の長さがＸ及びＺ軸方向の長さよりも長い。ケース７００は、半導体装置８００の下部を支持する線状突起部７１０‐１及び７１０‐２と、半導体装置８００の上部を押える線状突起部７２０‐１及び７２０‐２とを有する。また、ケース７００は、線状突起部７１０‐１及び７１０‐２の間に設けられ、線状突起部７１０よりも突出長さが小さい線状幅広突起部７１４を有する。複数の半導体装置８００は、ケース７００内部においてＹ軸方向において一列に並んで収納される。
これに対して、半導体装置１００を積み重ねた第１実施形態（上述の図４）においては、専用のケース７００ではなく汎用の箱により複数の半導体装置１００を搬送することができる。それゆれ、図７の比較例に比べて搬送に要するコストを低減することができる。加えて、図７の比較例においては、線状突起部７１０及び７２０と半導体装置８００の表面とが擦れることにより識別情報に傷又は汚れが付く可能性がある。しかしながら、上述の図４の例においては、識別情報に傷又は汚れが付く可能性を著しく低減することができる。
図８は、ロボットアーム５００を用いて、通路５１０上において半導体装置１００を移動させる本実施形態の様子を示す。本例の半導体装置１００は、凸部２４が通路５１０に接するように、通路５１０上に置かれてよい。ロボットアーム５００は、１つ以上の半導体装置１００をまとめて＋Ｙ方向に押し出すことにより複数の半導体装置１００を＋Ｙ方向に移動させてよい。ロボットアーム５００は、複数の半導体装置１００を含む各グループを順次＋Ｙ方向に移動させてよい。本例においても、第２の面１４は通路５１０と直接接しないので、第２の面１４に設けられた識別情報１５に傷又は汚れが付くことを防ぐことができる。このように、凸部２４は、半導体装置１００を個別に搬送する場合においても有利である。
図９は、凹部２２の外形と凸部２４の外形とを説明する図である。Ｚ軸方向において筐体１０を見た場合に、凹部２２の外形は凸部２４の外形よりも大きくてよい。例えば、Ｚ軸方向に積み重ねた２つの筐体１０の側面１６のＸ軸方向位置を揃えた状態において、凹部２２のＸ軸方向長さは、凸部２４のＸ軸方向長さよりもΔだけ大きい。また、同様にＹ軸方向位置を揃えた状態において、凹部２２のＹ軸方向長さは、凸部２４のＹ軸方向長さよりもΔだけ大きくてもよい。Ｘ及びＹ軸方向の少なくとも一方に遊びΔを設けることにより、凹部２２及び凸部２４の嵌合が容易になる。これにより、複数の半導体装置１００を積み重ねる作業時間を短縮することができる。
図１０は、リードフレーム３０の他の例を示す。本例のリードフレーム３０は、第１領域３４と、第２領域３６と、屈曲部３５とを有する。本例において、第１領域３４は、筐体１０の側面１６からＸ軸方向と平行に突出する。また、第２領域３６は、第１領域３４の筐体１０の側面１６とは反対側の端部からＺ軸方向に対して所定の角度φだけ傾いてＺ軸方向に突出する。屈曲部３５は、第１領域３４と第２領域３６との接続部分に位置する。
本例において、Ｚ軸方向に平行な直線と第２領域３６とは角度φを成す。角度φは、複数の半導体装置１００を積み重ねた場合に、Ｚ軸方向において隣接するリードフレーム３０の第２領域３６同士が接触しない（干渉しない）角度であってよい。角度φは、鋭角であってよい。角度φは、例えば、０度より大きく９０度より小さい。リードフレーム３０の厚さを考慮した上で、リードフレーム３０同士の接触を防ぐべく、角度φは７度以上であってよい。
図１１は、放熱部材４０が第２の面１４において外部に露出する例を示す。本例において、第２の面１４から筐体１０の外部に位置する放熱部材４０の端面４１までの長さが、放熱部材４０の突出長さｈである。なお、本例の突出長さｈは正の値であるが、他の例において突出長さｈはゼロであってもよい。つまり、放熱部材４０の端面４１は、第２の面１４と面一であってもよい。本例においても、クリアランス（Ｌ２－Ｌ１－ｈ）が正の値であってよい。
本例においては、第１の面１２に識別情報１３が設けられ、端面４１に識別情報１５が設けられる。本例においても、半導体装置１００をＺ軸方向に複数個積み重ねた場合に、第１の面１２の識別情報１３及び端面４１の識別情報１５の両方又は一方に傷または汚れが付くことを防ぐことができる。また、図８の例の様に、凸部２４が通路５１０に接するように半導体装置１００が通路５１０に置かれた場合に、第２の面１４に設けられた識別情報１５に傷又は汚れが付くことを防ぐこともできる。
図１２は、凹部２２及び凸部２４の第１の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第１の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、２つ以上の凹部２２と、Ｚ軸方向において凹部２２に対応する２つ以上の凸部２４とを有してよい。なお、凹部２２及び凸部２４の数は、互いに独立した凹部２２及び凸部２４の数を意味してよい。例えば、２つの凹部２２とは、互いに離間した２つの凹部２２を意味する。また、２つの凸部２４とは、互いに離間した２つの凸部２４を意味してよい。
本例の筐体１０は、Ｘ‐Ｙ平面において対角線上に設けられた、２つの凹部２２‐１及び２２‐３と、２つの凸部２４‐１及び２４‐３とを有する。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
ただし、他の例においては、本例とは別の対角線上に、一組の凹部２２と一組の凸部２４を設けてもよい。さらなる他の例においては、一組の凸部２４は、矩形形状の第２の面１４の中心に対して点対称に設けられてもよい。この場合に、一組の凸部２４は、第２の面１４の辺に接するように設けられてよい。また、一組の凹部２２は、Ｚ軸方向において凸部２４に対応する位置に設けられてよい。
図１３は、凹部２２及び凸部２４の第２の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第２の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、全てが同じ直線上に設けられていない３つの凹部２２と、全てが同じ直線上に設けられていない３つの凸部２４とを含んでよい。本例の筐体１０は、３つの凹部２２‐１、２２‐３及び２２‐４と、３つの凸部２４‐１、２４‐３及び２４‐４とを有する。なお、筐体１０は、凹部２２‐１、２２‐２、２２‐３及び２２‐４のうちの任意の３つと、Ｚ軸方向において当該に任意の３つに対応する３つの凸部２４とを有してもよい。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
さらに、本例においては、Ｚ軸方向に複数の半導体装置１００を積み重ねた場合に、半導体装置１００のＸ及びＹ軸方向の向きを同じ向きに揃えることができる。例えば、第１段目の半導体装置１００においてはリードフレーム３０‐１が＋Ｘ方向に突出して配置され、第２段目の半導体装置１００においてはリードフレーム３０‐１が－Ｘ方向に突出して配置される、という事態を防ぐことができる。このように半導体装置１００の向きを揃えることにより、例えば、積み重ねた状態から半導体装置１００を１つずつ取り出して、他の部材及び基板等に取り付ける作業が容易になり得る。
図１４は、凹部２２及び凸部２４の第３の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第３の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。本例の筐体１０は、図１の例と同様に、４つの凹部２２と４つの凸部２４とを有する。ただし、Ｚ軸方向と平行な方向において第２の面１４を見た場合に、本例の凸部２４は互いに形状が異なる。
図１４の（Ａ）に示す様に、本例の凸部２４‐１は、半径Ｒ１の円柱の一部である。より詳細には、本例の凸部２４‐１は、半径Ｒ１の円柱をＸ－Ｙ平面において４分の１に分割した部分を含む。また、本例の凸部２４‐２は四角柱であり、本例の凸部２４‐３は三角柱である。さらに、本例の凸部２４‐４は、半径Ｒ１よりも大きな半径Ｒ２の円柱の一部である。より詳細には、本例の凸部２４‐４は、半径Ｒ２の円柱をＸ－Ｙ平面において４分の１に分割した部分を含む。なお、円柱の一部の各々は、筐体１０の側面１６の角部の形状に対応した形状を有してよく、円を４分の１に分割した完全な４分の１の形状でなくてよい。
また、Ｚ軸方向と平行な方向において第１の面１２を見た場合に、凹部２２も互いに形状が異なる。図１４の（Ｃ）に示す様に、本例の凹部２２は、凸部２４に対応する形状である。Ｚ軸方向において複数の筐体１０が重ねられた場合に、凸部２４は、Ｚ軸向において対応する位置に設けられた凹部２２に嵌合する形状である。
本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。さらに、Ｚ軸方向に積み重ねた場合に、半導体装置１００のＸ及びＹ軸方向の向きを揃えることもできる。なお、本例の特徴を図１２及び図１３の例に適用してもよい。
図１５は、凹部２２及び凸部２４の第４の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第４の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、矩形形状である第１の面１２の対向する二辺の各々に沿って延伸して設けられた凹部２２‐ａと、矩形形状である第２の面１４の対向する二辺の各々に沿って延伸して設けられた凸部２４‐ｂとを有してよい。本例の筐体１０は、凹部２２‐ａ１及び２２‐ａ３と、凸部２４‐ｂ１及び２４‐ｂ３とを有する。ただし、筐体１０は、凹部２２‐ａ２及び２２‐ａ４と、凸部２４‐ｂ２及び２４‐ｂ４とを有してもよい。
本例の凹部２２及び凸部２４は各辺全体に渡って延伸するが、他の例の凹部２２及び凸部２４は各辺の一部に設けられてもよい。Ｙ軸方向に延伸する凹部２２‐ａ１のＹ軸方向長さが、凹部２２‐ａ１のＸ軸方向長さに比べて長い場合に、凹部２２‐ａ１は一辺の一部に設けられるとしてよい。同様に、Ｙ軸方向に延伸する凸部２４‐ｂ１のＹ軸方向長さが、凸部２４‐ｂ１のＸ軸方向長さに比べて長い場合に、凸部２４‐ｂ１は一辺の一部に設けられるとしてよい。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図１６は、凹部２２及び凸部２４の第５の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第５の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、第１の面１２における三辺の各々に沿って延伸して設けられた凹部２２‐ａと、第２の面１４における三辺の各々に沿って延伸して設けられた凸部２４‐ｂとを有してよい。本例の筐体１０は、凹部２２‐ａ１、２２‐ａ２及び２２‐ａ３と、凸部２４‐ｂ１、２４‐ｂ２及び２４‐ｂ３と、を有する。なお、筐体１０は、凹部２２‐ａ１、２２‐ａ２、２２‐ａ３及び２２‐ａ４のうちの任意の３つと、Ｚ軸方向において当該任意の３つの凹部２２‐ａに対応する３つの凸部２４‐ｂとを有してもよい。
本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。さらに、Ｚ軸方向に積み重ねた場合に、半導体装置１００のＸ及びＹ軸方向の向きを揃えることができる。
図１７は、凹部２２及び凸部２４の第６の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第６の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、第１の面１２において環状に設けられた凹部２２‐ａと、第２の面１４において環状に設けられた凸部２４‐ｂとを有してよい。なお、環状とは、例示的に列挙すれば、角部が直角の矩形の環状、角部が曲率を有する矩形の環状、及び、円形の環状を含む。
環状に設けられた凹部２２‐ａ及び２４‐ｂは、Ｘ‐Ｙ平面方向において幅を有してよい。この場合に、幅の内側部分は角部が曲率を有する矩形の環状とし、幅の外側部分は角部が直角の矩形の環状としてもよい。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図１８は、凹部２２及び凸部２４の第７の変形例を示す。（Ａ）から（Ｃ）は、それぞれ、第７の変形例における半導体装置１００の上面図、側面図、及び下面図を示す。筐体１０は、第１の面１２における四辺の各々に沿って延伸して設けられた凹部２２‐ａと、第２の面１４における四辺の各々に沿って延伸して設けられた凸部２４‐ｂとを有してよい。なお、本例においては、四辺各々の一部に凹部２２‐ａが設けられ、四辺各々の一部に凸部２４‐ｂが設けられる。
本例の凹部２２‐ａ１は、第１の面１２の一辺に全体に渡って延伸せず、当該一辺の一部に設けられる。本例においては、凹部２２‐ａ１のＹ軸方向長さが、凹部２２‐ａ１のＸ軸方向長さに比べて長い。他の辺においても同様の関係が成り立つ。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
また、少なくとも１組の対向する二辺に設けられる凹部２２（凸部２４）は、必ずしも、第１の面１２（第２の面１４）の中心に対して点対称に配置されなくてもよい。また、少なくとも１組の対向する二辺に設けられる凹部２２（凸部２４）の延伸長さを異ならせてもよい。これにより、半導体装置１００を積み重ねる場合に、半導体装置１００のＸ及びＹ軸方向の向きを揃えることができる。
図１９は、第２実施形態における半導体装置１１０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の半導体装置１００は、第１実施形態に示した筐体１０の側面１６から突出するリードフレーム３０に代えて、第２の面１４から突出するリードフレーム６０を有する。なお、本例のリードフレーム６０は、外部接続端子の一例である。
本例のリードフレーム６０は、第１領域６２と、第２領域６４と、屈曲部６３とを有する。本例において、第１領域６２は、第２の面１４から＋Ｚ方向へ突出する。また、第２領域６４は、第１領域６２の第２の面１４側とは反対側の端部からＸ軸方向に突出する。屈曲部６３は、第１領域６２と第２領域６４との接続部分に位置する。
本例において、第２の面１４からリードフレーム６０のＺ軸方向の端部６６までの突出長さを、長さＬＰとする。なお、端部６６は、Ｚ軸方向における第２の面１４とは反対側におけるリードフレーム６０の端部である。つまり、本例の長さＬＰは、第２の面１４から第２領域６４のＺ軸方向の最大高さ位置までの長さである。
本例において、凸部２４の第２長さＬ２と、長さＬＰとの差（Ｌ２－ＬＰ）は、凹部２２の第１長さＬ１よりも大きい（即ち、Ｌ１＜Ｌ２－ＬＰ）。本例の半導体装置１１０は、第１の面１２からの突出長さｈが正の値である放熱部材４０を有する。それゆえ、本例においては、｛（Ｌ２－ＬＰ）－（Ｌ１＋ｈ）｝が正の値である。なお、放熱部材４０の突出長さｈがゼロである他の例においては、（Ｌ２－ＬＰ－Ｌ１）が正の値であってよい。これにより、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図２０は、第３実施形態における半導体装置１２０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。第３実施形態においては、放熱部材４０の突出長さｈがゼロである。また、本例の半導体装置１２０は、第１実施形態のリードフレーム３０を有する。本例において、第２長さＬ２は第１長さＬ１よりも大きい。つまり、本例では、（Ｌ２－Ｌ１）が正の値である。これにより、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図２１は、第４実施形態における半導体装置１３０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の筐体１０は、第２の面１４に接して設けられた凸部４４を有する。また、本例の放熱部材４０は第１の面１２において筐体１０から外部に露出し、且つ、放熱部材４０は端面４１に設けられた凹部４２を有する。なお、本例においても、Ｚ軸方向において、凹部４２と凸部４４とは互いに対応する位置に設けられる。
本例の凹部４２は、識別情報１３に干渉しない位置に配置される。凹部４２は、識別情報１３の周りの任意の位置に設けられてよい。同様に、本例の凸部４４は、識別情報１５に干渉しない位置に配置されてよい。凸部４４も、識別情報１５の周りに設けられてよい。本例においては、（Ｌ２－Ｌ１－ｈ）が正の値であれば、クリアランスを形成することができる。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図２２は、第４実施形態の変形例における半導体装置１４０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例は、凹部４２が第２の面１４に設けられ、凸部４４が放熱部材４０の端面４１に接して設けられる。係る点において、第４実施形態が変形されている。本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。なお、本例の第２長さＬ２は、放熱部材４０の端面４１から凸部４４の端部２５までの長さであるとする。本例においても、（Ｌ２－Ｌ１－ｈ）が正の値であれば、クリアランスを形成することができる。
図２３は、半導体装置１４０を冷却器３００上に載置した様子を示す。冷却器３００は、Ｙ軸方向に延伸する複数のフィン３１０を有する。各フィン３１０はＸ軸方向において互いに離間してよい。冷却液３２０は、隣接する２つのフィン３１０の間において＋Ｙ方向に流れてよい。半導体チップ５０から出る熱は、フィン３１０及び冷却液３２０と熱交換することにより冷却されてよい。
本例の冷却器３００は、半導体装置１４０の凸部４４と嵌合する凹部３３０を有する。凹部３３０は、冷却器３００に対する半導体装置１４０の位置決めに利用されてよい。本例においては、凸部４４及び凹部３３０を用いて予め冷却器３００と半導体装置１４０との相対位置を決定するので、冷却器３００上に半導体装置１４０を載置する作業を短時間で行うことができる。なお、放熱部材４０が凹部４２を有する場合に、冷却器３００が凹部４２に嵌合する凸部を有してもよい。
図２４は、第５実施形態における半導体装置１５０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の半導体装置１５０は、放熱部材４０を有しない。半導体装置１５０は、例えば、ディスクリート半導体チップである。本例において、筐体１０における第１の面１２及び第２の面１４は、封止樹脂部材２６の表面である。
凹部２２及び凸部２４は、封止樹脂部材２６に設けられてよい。本例の凸部２４は、第１の面１２に接する封止樹脂部材２６の一部である。ただし、凸部２４は、樹脂材料よりも硬度の高いガラスで形成されてもよい。凸部２４を封止樹脂部材２６で形成する場合に比べて、凸部２４を封止樹脂部材２６とは異なる材料で形成する方が、筐体１０の形成がより簡略化できる場合がある。
本例の凹部２２は、識別情報１３に干渉しない位置に配置される。凹部２２は、識別情報１３の周りの任意の位置に設けられてよい。同様に、本例の凸部２４は、識別情報１５に干渉しない位置に配置される。凸部２４も、識別情報１５の周りに設けられてよい。本例においても、第２長さＬ２は、第１長さＬ１よりも大きくてよい。これにより、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
なお、第１実施形態のように、凹部２２を第１の面１２の４ヶ所の各々に設けてもよく、凸部２４を第２の面１４の４ヶ所の各々に設けてもよい。また、図９から図１８に示した特徴を、本例に適用してよいのは勿論である。
上述のように、本例の半導体装置１５０は放熱部材４０を有しない。但し、第１から第４実施形態の様に放熱部材４０を設ける場合には、放熱部材４０は第１の面１２又は第２の面１４から外部に露出してよい。例えば、放熱部材４０が第１の面１２において外部に露出する場合に、第１の面１２に設けられた識別情報１３に代えて、放熱部材４０の端面４１に識別情報１３を設ける。これに代えて、放熱部材４０が第２の面１４において外部に露出する場合に、第２の面１４に設けられた識別情報１５に代えて、放熱部材４０の端面４１に識別情報１５を設けてよい。
図２５は、第５実施形態の変形例における半導体装置１６０の（Ａ）上面図、（Ｂ）側面図及び（Ｃ）下面図を示す。本例においては、第１の面１２に接して凸部２４が設けられ、第２の面１４に凹部２２が設けられる。係る点が、第５実施形態と異なる。その他の点は、第５実施形態と同じである。
図２６は、第６実施形態における半導体装置１７０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の筐体１０は、枠部材２０及び封止樹脂部材２６を有しない。本例の筐体１０は、金型にエポキシ樹脂等の樹脂を流し込みモールド成形する、いわゆるトランスファーモールド（ｔｒａｎｓｆｅｒ ｍｏｌｄｉｎｇ）により形成される。それゆえ、本例の筐体１０は、第１の面１２、第２の面１４及び側面１６が、各々同じ樹脂材料である。なお、側面１６は、Ｚ軸方向において第１の面１２と第２の面１４との間に位置する。
本例の凹部２２は、トランスファーモールドにおいて樹脂材料を金型に注入するためのゲート部に対応してよい。それゆえ、凹部２２の端部２３が第１の面１２等と同じ樹脂材料であるということは、筐体１０がトランスファーモールドにより形成されたことを示す特徴であると見なしてよい。
なお、凹部２２及び凸部２４は、金型にモールド樹脂を流し込んだ後、金型から筐体１０を押し出すためのイジェクター部として機能してよい。例えば、金型に設けられたイジェクターピンが、凹部２２又は凸部２４を金型から外に押し出す。これにより、金型から筐体１０を取り出してよい。本例では、ゲート部及びイジェクター部に加えて、追加の凹部及び凸部を金型に設けなくてもよい点が有利である。
本例の半導体装置１７０は、第１の面１２において外部に露出する放熱部材４０を含む。また、凹部２２は第１の面１２における４ヵ所の角部に各々設けられ、凸部２４は第２の面１４における４ヵ所の角部に各々設けられる。本例においても、クリアランス（Ｌ２－Ｌ１－ｈ）が正の値であってよい。これにより、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。なお、本例の変形例として、図１１に示す例の様に、放熱部材４０は、第２の面１４において外部に露出してもよい。
図２７は、第７実施形態における半導体装置１８０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例においては、放熱部材４０の突出長さｈがゼロである。係る点が、第６実施形態と異なる。本例においては、（Ｌ２－Ｌ１）が正の値であれば、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。
図２８は、第８実施形態における半導体装置１９０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。第４実施形態（図２１）と同様に、本例の凹部４２は、放熱部材４０の端面４１に設けられる。また、本例の凸部４４は、Ｚ軸方向において凹部４２に対応する位置であって、第２の面１４に接して設けられる。係る点が、第６実施形態と異なる。なお、本例の変形例として、第４実施形態の変形例（図２２）と同様に、端面４１に接して凸部４４を設け、第２の面１４に凹部４２を設けてもよい。
図２９は、第９実施形態における半導体装置２００の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の半導体装置２００は、第５実施形態（図２４）と同様に、放熱部材４０を有しない。係る点が、第６実施形態と異なる。
図３０は、第１０実施形態における半導体装置２１０の（Ａ）上面図、（Ｂ）側面図、及び（Ｃ）下面図を示す。本例の半導体装置２１０は、第１の面１２において外部に露出するリードフレーム８０と、第２の面１４において外部に露出するリードフレーム９０と、を有する。外部に露出するリードフレーム８０及び９０を介して、半導体装置２１０は冷却されてよい。
本例の筐体１０は、第６実施形態（図２６）と同様に、トランスファーモールドにより形成された樹脂体であってよい。それゆえ、本例においても、凹部２２及び凸部２４に起因する上述した有利な効果を享受することができる。本例の半導体装置２１０は、側面１６‐１から突出するリードフレーム７０‐１から７０‐４を有する。リードフレーム７０‐１から７０‐４は、半導体装置２１０におけるゲート用の接続部品であってよい。また、リードフレーム８０は、半導体装置２１０におけるエミッタ（及びカソード）用の接続部品である。リードフレーム９０は、半導体装置２１０におけるコレクタ（及びアノード）用の接続部品である。
リードフレーム８０は、側面１６‐３から突出する第１領域８２と、第１の面１２において外部に露出する第２領域８４とを含む。また、リードフレーム９０は、側面１６‐３から突出する第１領域９２と、第２の面１４において外部に露出する第２領域９４とを含む。本例においては、第２領域８４及び第２領域９４が、第１実施形態等における放熱部材４０として機能する。つまり、本例の半導体装置２１０は、第１の面１２及び第２の面１４の両面から冷却され得る。ただし、第２領域８４及び冷却器３００の間、並びに、第２領域９４及び冷却器３００の間には絶縁基板が設けられてよい。
図３１は、図３０の（Ｂ）側面図における筐体１０の内部を示す。半導体チップ５０のコレクタ電極は、半田層７８‐１を介して、リードフレーム８０の第２領域８４に電気的に接続してよい。半導体チップ５０のエミッタ電極は、半田層７８‐２、導電性スペーサ７６及び半田層７８‐３を介して、リードフレーム９０の第２領域９４に電気的に接続してよい。また、半導体チップ５０のゲート電極はワイヤ５９を介してリードフレーム７０‐１から７０‐４に接続してよい。
図３２は、半導体装置２１０の分解斜視図である。ただし、理解を容易にするため、半導体装置２１０におけるモールド樹脂及び半田層７８は省略する。本例の半導体装置２１０は、Ｙ軸方向に並んで設けられたＩＧＢＴチップである半導体チップ５０‐１と、ＦＷＤチップである半導体チップ５０‐２とを有する。半導体チップ５０‐１及び５０‐２の下面は、リードフレーム８０の第２領域８４に共に電気的に接続される。また、半導体チップ５０‐１及び５０‐２の上面は、導電性スペーサ７６等を介して、リードフレーム９０の第２領域９４に共に電気的に接続される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・筐体、１２・・第１の面、１３・・識別情報、１４・・第２の面、１５・・識別情報、１６・・側面、２０・・枠部材、２２・・凹部、２３・・端部、２４・・凸部、２５・・端部、２６・・封止樹脂部材、３０・・リードフレーム、３２・・領域、３４・・第１領域、３５・・屈曲部、３６・・第２領域、４０・・放熱部材、４１・・端面、４２・・凹部、４４・・凸部、４６・・絶縁層、４８・・金属パターン層、５０・・半導体チップ、５２・・半田層、５４・・ワイヤ、５５・・エミッタ電極、５６・・ワイヤ、５７・・ゲート電極、５８・・ワイヤ、５９・・ワイヤ、６０・・リードフレーム、６２・・第１領域、６３・・屈曲部、６４・・第２領域、６６・・端部、７０・・リードフレーム、７６・・導電性スペーサ、７８・・半田層、８０・・リードフレーム、８２・・第１領域、８４・・第２領域、９０・・リードフレーム、９２・・第１領域、９４・・第２領域、１００、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、１９０、２００、２１０・・半導体装置、２５０・・積層体、３００・・冷却器、３１０・・フィン、３２０・・冷却液、３３０・・凹部、４００・・搬送用箱、４１０・・下板、４１４・・凸部、４２０・・上板、４２４・・凸部、４３０・・側板、５００・・ロボットアーム、５１０・・通路、６００・・ラック、６１０・・スペース、６２０・・仕切り板、７００・・ケース、７１０・・線状突起部、７１４・・線状幅広突起部、７２０・・線状突起部、８００・・半導体装置、８４０・・放熱部材

Claims (19)

  1. 筐体を有する半導体装置であって、
    前記筐体は、
    第１の面と、
    前記第１の面に設けられた凹部と、
    前記第１の面に対向する第２の面と、
    前記第２の面に接して設けられた凸部と
    を備え、
    前記第１の面から前記第２の面に向かう前記筐体の厚さ方向において、前記凹部と前記凸部とは互いに対応する位置に設けられ、
    前記第１の面において外部に突出する放熱部材を含み、
    前記放熱部材は、前記凹部よりも前記第１の面の中心側に設けられる、半導体装置。
  2. 前記第２の面から前記厚さ方向における前記凸部の端部までにおける前記凸部の第２長さは、前記第１の面から前記厚さ方向における前記第１の面とは反対側の前記凹部の端部までにおける前記凹部の第１長さよりも大きい
    請求項１に記載の半導体装置。
  3. 前記筐体は、前記第２の面に設けられた識別情報を有する
    請求項１または２に記載の半導体装置。
  4. 前記第２の面から前記厚さ方向における前記凸部の端部までにおける凸部の第２長さは、前記第１の面または前記第２の面から突出する前記放熱部材の突出長さと、前記第１の面から前記厚さ方向における前記第１の面とは反対側の前記凹部の端部までにおける凹部の第１長さとを足した長さよりも大きい
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記放熱部材は、前記放熱部材における端面であって外部に露出する前記端面に設けられた識別情報を有する
    請求項３に記載の半導体装置。
  6. 前記第２の面から突出する外部接続端子をさらに備え、
    前記第２の面から前記厚さ方向における前記凸部の端部までにおける凸部の第２長さと、前記第２の面から前記厚さ方向における前記第２の面とは反対側の前記外部接続端子の端部までの突出長さとの差は、前記第１の面から前記厚さ方向における前記第１の面とは反対側の前記凹部の端部までにおける凹部の第１長さよりも大きい
    請求項４または５に記載の半導体装置。
  7. 前記厚さ方向と平行な方向において前記筐体を見た場合に、前記凹部の外形は前記凸部の外形よりも大きい
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記筐体は、２つの前記凹部と、２つの前記凸部とを有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記筐体は、
    全てが同じ直線上に設けられていない３つの前記凹部と、
    全てが同じ直線上に設けられていない３つの前記凸部と
    を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記厚さ方向と平行な方向において前記筐体を見た場合に、前記第１の面および前記第２の面の外側の外形は矩形形状であり、
    前記筐体は、
    前記第１の面における角部に各々設けられた４つの前記凹部と、
    前記第２の面における角部に各々設けられた４つの前記凸部と
    を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  11. 前記凹部は、前記厚さ方向と平行な方向において前記第１の面を見た場合に互いに形状が異なり、
    前記凸部は、前記厚さ方向と平行な方向において前記第２の面を見た場合に互いに形状が異なり、
    前記厚さ方向において複数の前記筐体が重ねられた場合に、前記凸部は前記厚さ方向において対応する位置に設けられた前記凹部に嵌合する形状である
    請求項１０に記載の半導体装置。
  12. 前記第１の面および前記第２の面は矩形形状であり、
    前記筐体は、
    前記第１の面の対向する二辺の各々に沿って延伸して設けられた前記凹部と、
    前記第２の面の対向する二辺の各々に沿って延伸して設けられた前記凸部と
    を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  13. 前記筐体は、
    前記第１の面における三辺の各々に沿って延伸して設けられた前記凹部と、
    前記第２の面における三辺の各々に沿って延伸して設けられた前記凸部と
    を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  14. 前記筐体は、
    前記第１の面における四辺の各々に沿って延伸して設けられた前記凹部と、
    前記第２の面における四辺の各々に沿って延伸して設けられた前記凸部と
    を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  15. 前記筐体は、
    前記第１の面において環状に設けられた前記凹部と、
    前記第２の面において環状に設けられた前記凸部と
    を有する
    請求項１４に記載の半導体装置。
  16. 前記筐体は、
    枠部材と、
    前記厚さ方向において前記枠部材を見た場合に前記枠部材の内側に設けられた、封止樹脂部材と
    を含み、
    前記封止樹脂部材の表面は、前記第１の面および前記第２の面の一部であり、
    前記凹部および前記凸部は、前記枠部材に設けられる
    請求項１から１５のいずれか一項に記載の半導体装置。
  17. 前記筐体において、前記第１の面と、前記第２の面と、前記厚さ方向において前記第１の面と前記第２の面との間に位置する側面とが、各々同じ樹脂材料であり、
    請求項１から１６のいずれか一項に記載の半導体装置。
  18. 請求項１から１７のいずれか一項に記載の半導体装置を前記厚さ方向において複数個積み重ねた積層体。
  19. 請求項１から１７のいずれか一項に記載の半導体装置を前記厚さ方向において複数個積み重ねることにより、半導体装置の積層体を形成する段階と、
    前記積層体を搬送用箱の内部に固定する段階と、
    前記搬送用箱を搬送する段階と
    を備える、半導体装置の積層体の搬送方法。
JP2017174553A 2017-09-12 2017-09-12 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法 Active JP7024269B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017174553A JP7024269B2 (ja) 2017-09-12 2017-09-12 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
US16/048,344 US10615088B2 (en) 2017-09-12 2018-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174553A JP7024269B2 (ja) 2017-09-12 2017-09-12 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Publications (2)

Publication Number Publication Date
JP2019050324A JP2019050324A (ja) 2019-03-28
JP7024269B2 true JP7024269B2 (ja) 2022-02-24

Family

ID=65631504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174553A Active JP7024269B2 (ja) 2017-09-12 2017-09-12 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Country Status (2)

Country Link
US (1) US10615088B2 (ja)
JP (1) JP7024269B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
JP7129944B2 (ja) * 2019-05-08 2022-09-02 三菱電機株式会社 半導体装置
DE102019113082A1 (de) 2019-05-17 2020-11-19 Infineon Technologies Ag Halbleiter-gehäuse und verfahren zum bilden eines halbleiter-gehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200415A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2010192848A (ja) 2009-02-20 2010-09-02 Yamaha Corp 半導体パッケージ及びその製造方法
JP2015115557A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168141U (ja) 1982-05-06 1983-11-09 京セラ株式会社 リ−ドレスパツケ−ジ
JPS6046051A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2569932Y2 (ja) * 1991-05-31 1998-04-28 京セラ株式会社 半導体パッケージ
JPH058929U (ja) 1991-07-15 1993-02-05 株式会社指月電機製作所 電気部品の外装構造
JPH06302730A (ja) * 1993-04-19 1994-10-28 Shinko Electric Ind Co Ltd 放熱板と半導体装置
JPH08139117A (ja) * 1994-11-04 1996-05-31 Toshiba Corp 半導体装置の外囲器の形成方法
JP2005011854A (ja) 2003-06-16 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US20090026470A1 (en) * 2007-07-23 2009-01-29 Novalite Optronics Corp. Super thin side-view light-emitting diode (led) package and fabrication method thereof
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP2013025540A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
DE102012215705B4 (de) * 2012-09-05 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102015108700A1 (de) * 2015-06-02 2016-12-08 Infineon Technologies Austria Ag Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102015109073B4 (de) * 2015-06-09 2023-08-10 Infineon Technologies Ag Elektronische Vorrichtungen mit erhöhten Kriechstrecken
US10461010B2 (en) * 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200415A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2010192848A (ja) 2009-02-20 2010-09-02 Yamaha Corp 半導体パッケージ及びその製造方法
JP2015115557A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019050324A (ja) 2019-03-28
US10615088B2 (en) 2020-04-07
US20190080972A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP7024269B2 (ja) 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
EP2750212B1 (en) Light emitting device package, light emitting device using that package, and illumination device using the light emitting devices
US6949816B2 (en) Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
US20170271240A1 (en) Power semiconductor module and cooler
US9006784B2 (en) Semiconductor device and manufacturing method thereof
KR101015294B1 (ko) 반도체 패키지용 방열 플레이트 및 반도체 장치
US20160254217A1 (en) Package module of power conversion circuit and manufacturing method thereof
US7531844B2 (en) Light emitting element
US10074598B2 (en) Semiconductor device and manufacturing method thereof
JP6539727B2 (ja) 分配機能タイバーを有するギャングクリップ
JP2014113025A (ja) 半導体電力変換装置およびその製造方法
JP6677616B2 (ja) 半導体装置の製造方法
US20150115478A1 (en) Semiconductor module
EP2728618B1 (en) Semiconductor module
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
KR20090127294A (ko) 발광 장치
US9893641B2 (en) Three-phase inverter module
JP2008300627A (ja) 半導体装置
CN115799210A (zh) 陶瓷覆铜板及功率模块的制备方法
JP7367418B2 (ja) 半導体モジュールおよび車両
JP5987634B2 (ja) パワー半導体モジュール
JPH1145964A (ja) 半導体装置、その製造方法
US20240021496A1 (en) Semiconductor device
US8041196B2 (en) Heat radiating plate storage tray
US20220084901A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220124

R150 Certificate of patent or registration of utility model

Ref document number: 7024269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150