JP2005011854A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005011854A JP2005011854A JP2003171268A JP2003171268A JP2005011854A JP 2005011854 A JP2005011854 A JP 2005011854A JP 2003171268 A JP2003171268 A JP 2003171268A JP 2003171268 A JP2003171268 A JP 2003171268A JP 2005011854 A JP2005011854 A JP 2005011854A
- Authority
- JP
- Japan
- Prior art keywords
- package body
- semiconductor device
- recess
- leg
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】パッケージ体の底表面に形成されたリード端子表面の損傷を防止して、セット機器への実装の際の電気的接合不良を抑制することが可能であり、しかもパッケージ体が小型で、かつ安定的に支持実装を可能とする。
【解決手段】複数のリード端子１が配置され凹部を有するパッケージ体２と、パッケージ体の凹部に固定された半導体素子３とを備え、凹部内に位置するリード端子の一部である内部端子部と半導体素子とが接続され、パッケージ体の底面にリード端子の一部が配置されて外部端子部１ａを形成する。少なくとも一部の複数の外部端子部の表面、またはパッケージ体の底面に、脚状突起部６が選択的に配置される。
【選択図】 図１
【解決手段】複数のリード端子１が配置され凹部を有するパッケージ体２と、パッケージ体の凹部に固定された半導体素子３とを備え、凹部内に位置するリード端子の一部である内部端子部と半導体素子とが接続され、パッケージ体の底面にリード端子の一部が配置されて外部端子部１ａを形成する。少なくとも一部の複数の外部端子部の表面、またはパッケージ体の底面に、脚状突起部６が選択的に配置される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、セット機器のプリント基板などに表面実装型として実装される半導体装置の構造、およびその製造方法に関するものである。
【０００２】
【従来の技術】
図５および図６を参照して、従来例の半導体装置について説明する。この半導体装置は、主としてセラミック系表面実装型で固体撮像素子を用いた例である。図５（ａ）は半導体装置の一部を断面で示した正面図、図５（ｂ）は下面図である。図６（ａ）は、図５の半導体装置の要部を拡大して示した図、図６（ｂ）は実装した状態を示す図である。
【０００３】
複数のリード端子１を配した容器状のパッケージ体２の凹部中央に、半導体素子３が接着剤３ａなどにより固着されている。半導体素子３とリード端子１の内部端子部は、ワイヤー４を介して配線接合されている。パッケージ体２の上面は、シール剤５ａを介してリッド５が固定され、凹部が気密封止されている。リード端子１の一部は、パッケージ体２の接合面である底面に配置されて、外部端子部１ａを形成し、プリント基板などに実装する際の接続端子として用いられる。
【０００４】
従来この種の半導体装置では、リード端子１の外部端子部１ａが、生産過程で種々の設備、治具、梱包用具などの物体と繰り返し接触することにより発生する外部摩擦などにより、表面が損傷して半田付け不具合を起こし易い欠点があり、外部端子部１ａの表面を、外部摩擦から保護する必要があった。例えば特許文献１に記載の半導体装置では、その目的のためと推定されるが、パッケージ体２の底面に、図５（ａ）あるいは図６（ａ）に示すように、突起６１が設けられている。突起６１は、半田接合には支障のない高さに設定される。突起６１の存在により、リード端子１の外部端子部１ａは、物体７から所定距離離間し、接触による損傷から保護される。
【０００５】
このようにリード端子１の外部端子部１ａの面を突起６１で保護するように組立完成された半導体装置は、図６（ｂ）に示すように、パッケージ体２の底表面に配した所定のリード端子１とプリント基板８上の半田付け用端子８ａとが、半田８ｂによる接合を介して電気的接続をするように実装される。
【０００６】
【特許文献１】
実開平１−１７９４４６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、パッケージ体２の底表面に配した突起６１が大き過ぎると、軽薄短小が不可欠なこの種半導体には致命的欠陥となる。反対に突起６１が小さ過ぎる場合は、突起６１が支点になり、パッケージ体２の接合が不安定になり傾く欠点があった。後者の場合は、半導体装置の組立精度不良や実装精度不良の原因となるもので、致命的欠陥になる。特に、固体撮像素子の場合は、パッケージ体底面形状は平坦ないしは凹モードに設計され、傾き規制は不可欠となっている。
【０００８】
本発明は上記従来の問題点を解決するもので、パッケージ体の底表面に形成されたリード端子表面の損傷を防止して、セット機器への実装の際の電気的接合不良を抑制することが可能であり、しかもパッケージ体が小型で、かつ安定的に支持実装可能な半導体装置の構造、およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、複数のリード端子が配置され凹部を有するパッケージ体と、前記パッケージ体の凹部に固定された半導体素子とを備え、前記凹部内に位置する前記リード端子の一部である内部端子部と前記半導体素子とが接続され、前記パッケージ体の底面に前記リード端子の一部が配置されて外部端子部を形成した構成において、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、脚状突起部が選択的に配置されたことを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、上記構成の半導体装置を製造する方法であって、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、印刷・焼成加工処理を用いたメタライズ層形成により、脚状突起部を選択的に形成することを特徴とする。
【００１１】
本発明の半導体装置の他の製造方法は、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、スポットレーザー照射加工処理を用いた溶融塊形成により、脚状突起部を選択的に形成することを特徴とする。
【００１２】
【発明の実施の形態】
本発明の半導体装置は、上記構成を有することにより、脚状突起部が治具などの物体と接触をした際にガード作用をするため、パッケージ体底面に設けたリード端子の外部端子部表面は、物体と非接触を保つことが可能である。したがって、外部端子部表面は正常状態を保持し、表面損傷による接合不具合を防止することが可能である。しかも脚状突起部は、パッケージ体の底面外周部に微細な形状で形成可能であるため、小型でありながら安定な保持を確保する効果も得られる。
【００１３】
脚状突起部は、少なくとも３箇所配置されていることが好ましい。また、脚状突起部は、突起部高さが、外部端子部面の全高さより１μｍ以上大きい寸法を有することが好ましい。
【００１４】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。
【００１５】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図である。図２（ａ）は、同半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図である。
【００１６】
この半導体装置の構造は、ほぼ図５に示した従来例と同様であり、複数のリード端子１を配した容器状のパッケージ体２の凹部中央に、半導体素子３が接着剤３ａなどにより固着されている。半導体素子３とリード端子１の一部は、ワイヤー４を介して配線接合されている。パッケージ体２の上面には、シール剤５ａを介してリッド５が固定され、凹部が気密封止されている。リード端子１の一部は、パッケージ体２の接合面である底面に配置されて、外部端子部１ａを形成し、プリント基板などに実装する際の接続端子として用いられる。
【００１７】
パッケージ体２は、例えばセラミック材で形成される。一例としては、電気絶縁性を有する主成分がアルミナ（Ａｌ２Ｏ３）の焼結体材料である。本実施の形態では、アルミナ基板を３枚積層した構造が示されている。半導体素子３は、例えば、シリコン基板上に固体撮像型の薄膜回路が形成されたものを用いることができる。ワイヤー４としては、径が２０〜３０μｍの金細線、接着剤３ａおよびシール剤５ａとしては、主成分がエポキシ系の樹脂材料を用いることができる。リッド５としては、板厚み数百μｍの、透過性に優れたガラス材料を用いることができる。
【００１８】
リード端子１は、例えば主成分がタングステンなどのメタライズ層であり、所定の幾何学パターンで印刷され、焼成加工後に金メッキ処理などが施される。リード端子１の総厚みは、数μｍ程度である。メタライズ層は導電性で、内部と外部の端子を３次元的に連結したパターン構造に形成されている。
【００１９】
パッケージ体２の底表面に配置されたリード端子１の外部端子部１ａから選ばれた４箇所の位置に、微細な脚状突起部６が設けられている。脚状突起部６は、厚みが数μｍで、径０．数ｍｍ程度のものである。脚状突起部６の形成は、一例として、リード端子１と同様の加工方法により、印刷重ね刷りで形成することができる。
【００２０】
この構成によれば、リード端子１の所定位置に脚状突起部６が形成されているため、図２（ａ）に示すように物体７上に載置された際には、脚状突起部６が物体７に接触する。したがって、リード端子１の外部端子部１ａは物体７から離間し、脚状突起部６がガードとして作用し、リード端子１表面は接触による損傷から保護されて、正常な表面を保つことが出来る。
【００２１】
その結果図２（ｂ）に示すように、半導体装置のリード端子１とプリント基板８上の半田付け用端子８ａとを、半田８ｂにより接合する際には、リード端子１面における半田８ｂの濡れが正常であり、正常な電気的接続が確保された実装が可能である。しかも脚状突起部６が脚の作用で接地するため、小型で安定な実装が可能である。
【００２２】
脚状突起部６は、上述のように、厚みが数μｍで径が０．数ｍｍの形状を有し、メタライズ印刷加工により形成される以外の形態でも適用可能である。すなわち、リード端子１のトップ面より１μｍ以上突出する寸法であり、最大高さは接合可能な層厚み以下であれば良い。また加工方法についても、例えばスポットレーザー照射加工によるドロス（溶射による溶融痕の塊）生成など、他の突起形成工法を用いても、脚状突起部６を設けれて同様の効果を得ることは可能である。また脚状突起部６は４箇所に限らず、３個以上であれば、パッケージ体２底面の外周部を脚状突起部６の厚みで均一に保持することが可能である。
【００２３】
プリント基板８への接合方法に関しては、半田８ａ付けに限らず、例えば接着方法を用いる場合でも、汚れなどにより不都合を生じることがあるので、本実施の形態の構成を適用することが効果的である。
【００２４】
（実施の形態２）
図３は本発明の実施の形態２における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図である。図４（ａ）は、同半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図である。
【００２５】
本実施の形態における半導体装置は、脚状突起部６が形成される位置が実施の形態１の場合と相違する。他の構成は同様である。本実施の形態では、微細な脚状突起部６は、リード端子１の面上ではなく、パッケージ体２の底面外周近傍に選択形成される。この構成によれば、脚状突起部６の高さをリード端子１のトップ表面より高くすることで、図４（ａ）に示すように、物体７上に載置された際には、脚状突起部６が物体７に接触し、実施の形態１と同様の効果を得ることが出来る。したがって、図４（ｂ）に示すように、半導体装置をプリント基板８上に実装する際には、リード端子１面における半田８ｂの濡れが正常であり、正常な電気的接続が確保される。
【００２６】
さらにこの構成では、リード端子１面以外の位置に脚状突起部６を形成するため、接合の観点からは、リード端子１面を複雑にすることが回避される利点が得られる。
【００２７】
【発明の効果】
本発明の半導体装置によれば、パッケージ体の底面に配したリ−ド端子表面に複数の脚状突起部を選択的に配置することにより、他の物体に載置した際に脚状突起部が接触ガードとして作用し、リード端子表面に対する非接触状態を保つことができる。そのためリード端子表面は正常状態が保たれ、結果として接合不具合のない実装が可能となる。しかも脚状突起部は微細な構成にすることが可能でるため、コンパクトなパッケージ体を安定に接地した実装が可能となる。
【００２８】
また、微細な脚状突起部をパッケージ体の底面外周近傍に、複数個選択的に設けた場合は、上記の効果とともに、リード端子面の形状を複雑にすることが回避される利点が得られる。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図２】（ａ）は図１の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【図３】実施の形態２における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図４】（ａ）は図３の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【図５】従来例の半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図６】（ａ）は図５の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【符号の説明】
１ リード端子
１ａ 外部端子部
２ パッケージ体
３ 半導体素子
３ａ 接着剤
４ ワイヤー
５ リッド
５ａ シール剤
６ 脚状突起部
６１ 突起
７ 物体
８ プリント基板
８ａ 半田付け用端子
８ｂ 半田
【発明の属する技術分野】
本発明は、セット機器のプリント基板などに表面実装型として実装される半導体装置の構造、およびその製造方法に関するものである。
【０００２】
【従来の技術】
図５および図６を参照して、従来例の半導体装置について説明する。この半導体装置は、主としてセラミック系表面実装型で固体撮像素子を用いた例である。図５（ａ）は半導体装置の一部を断面で示した正面図、図５（ｂ）は下面図である。図６（ａ）は、図５の半導体装置の要部を拡大して示した図、図６（ｂ）は実装した状態を示す図である。
【０００３】
複数のリード端子１を配した容器状のパッケージ体２の凹部中央に、半導体素子３が接着剤３ａなどにより固着されている。半導体素子３とリード端子１の内部端子部は、ワイヤー４を介して配線接合されている。パッケージ体２の上面は、シール剤５ａを介してリッド５が固定され、凹部が気密封止されている。リード端子１の一部は、パッケージ体２の接合面である底面に配置されて、外部端子部１ａを形成し、プリント基板などに実装する際の接続端子として用いられる。
【０００４】
従来この種の半導体装置では、リード端子１の外部端子部１ａが、生産過程で種々の設備、治具、梱包用具などの物体と繰り返し接触することにより発生する外部摩擦などにより、表面が損傷して半田付け不具合を起こし易い欠点があり、外部端子部１ａの表面を、外部摩擦から保護する必要があった。例えば特許文献１に記載の半導体装置では、その目的のためと推定されるが、パッケージ体２の底面に、図５（ａ）あるいは図６（ａ）に示すように、突起６１が設けられている。突起６１は、半田接合には支障のない高さに設定される。突起６１の存在により、リード端子１の外部端子部１ａは、物体７から所定距離離間し、接触による損傷から保護される。
【０００５】
このようにリード端子１の外部端子部１ａの面を突起６１で保護するように組立完成された半導体装置は、図６（ｂ）に示すように、パッケージ体２の底表面に配した所定のリード端子１とプリント基板８上の半田付け用端子８ａとが、半田８ｂによる接合を介して電気的接続をするように実装される。
【０００６】
【特許文献１】
実開平１−１７９４４６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、パッケージ体２の底表面に配した突起６１が大き過ぎると、軽薄短小が不可欠なこの種半導体には致命的欠陥となる。反対に突起６１が小さ過ぎる場合は、突起６１が支点になり、パッケージ体２の接合が不安定になり傾く欠点があった。後者の場合は、半導体装置の組立精度不良や実装精度不良の原因となるもので、致命的欠陥になる。特に、固体撮像素子の場合は、パッケージ体底面形状は平坦ないしは凹モードに設計され、傾き規制は不可欠となっている。
【０００８】
本発明は上記従来の問題点を解決するもので、パッケージ体の底表面に形成されたリード端子表面の損傷を防止して、セット機器への実装の際の電気的接合不良を抑制することが可能であり、しかもパッケージ体が小型で、かつ安定的に支持実装可能な半導体装置の構造、およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、複数のリード端子が配置され凹部を有するパッケージ体と、前記パッケージ体の凹部に固定された半導体素子とを備え、前記凹部内に位置する前記リード端子の一部である内部端子部と前記半導体素子とが接続され、前記パッケージ体の底面に前記リード端子の一部が配置されて外部端子部を形成した構成において、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、脚状突起部が選択的に配置されたことを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、上記構成の半導体装置を製造する方法であって、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、印刷・焼成加工処理を用いたメタライズ層形成により、脚状突起部を選択的に形成することを特徴とする。
【００１１】
本発明の半導体装置の他の製造方法は、少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、スポットレーザー照射加工処理を用いた溶融塊形成により、脚状突起部を選択的に形成することを特徴とする。
【００１２】
【発明の実施の形態】
本発明の半導体装置は、上記構成を有することにより、脚状突起部が治具などの物体と接触をした際にガード作用をするため、パッケージ体底面に設けたリード端子の外部端子部表面は、物体と非接触を保つことが可能である。したがって、外部端子部表面は正常状態を保持し、表面損傷による接合不具合を防止することが可能である。しかも脚状突起部は、パッケージ体の底面外周部に微細な形状で形成可能であるため、小型でありながら安定な保持を確保する効果も得られる。
【００１３】
脚状突起部は、少なくとも３箇所配置されていることが好ましい。また、脚状突起部は、突起部高さが、外部端子部面の全高さより１μｍ以上大きい寸法を有することが好ましい。
【００１４】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。
【００１５】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図である。図２（ａ）は、同半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図である。
【００１６】
この半導体装置の構造は、ほぼ図５に示した従来例と同様であり、複数のリード端子１を配した容器状のパッケージ体２の凹部中央に、半導体素子３が接着剤３ａなどにより固着されている。半導体素子３とリード端子１の一部は、ワイヤー４を介して配線接合されている。パッケージ体２の上面には、シール剤５ａを介してリッド５が固定され、凹部が気密封止されている。リード端子１の一部は、パッケージ体２の接合面である底面に配置されて、外部端子部１ａを形成し、プリント基板などに実装する際の接続端子として用いられる。
【００１７】
パッケージ体２は、例えばセラミック材で形成される。一例としては、電気絶縁性を有する主成分がアルミナ（Ａｌ２Ｏ３）の焼結体材料である。本実施の形態では、アルミナ基板を３枚積層した構造が示されている。半導体素子３は、例えば、シリコン基板上に固体撮像型の薄膜回路が形成されたものを用いることができる。ワイヤー４としては、径が２０〜３０μｍの金細線、接着剤３ａおよびシール剤５ａとしては、主成分がエポキシ系の樹脂材料を用いることができる。リッド５としては、板厚み数百μｍの、透過性に優れたガラス材料を用いることができる。
【００１８】
リード端子１は、例えば主成分がタングステンなどのメタライズ層であり、所定の幾何学パターンで印刷され、焼成加工後に金メッキ処理などが施される。リード端子１の総厚みは、数μｍ程度である。メタライズ層は導電性で、内部と外部の端子を３次元的に連結したパターン構造に形成されている。
【００１９】
パッケージ体２の底表面に配置されたリード端子１の外部端子部１ａから選ばれた４箇所の位置に、微細な脚状突起部６が設けられている。脚状突起部６は、厚みが数μｍで、径０．数ｍｍ程度のものである。脚状突起部６の形成は、一例として、リード端子１と同様の加工方法により、印刷重ね刷りで形成することができる。
【００２０】
この構成によれば、リード端子１の所定位置に脚状突起部６が形成されているため、図２（ａ）に示すように物体７上に載置された際には、脚状突起部６が物体７に接触する。したがって、リード端子１の外部端子部１ａは物体７から離間し、脚状突起部６がガードとして作用し、リード端子１表面は接触による損傷から保護されて、正常な表面を保つことが出来る。
【００２１】
その結果図２（ｂ）に示すように、半導体装置のリード端子１とプリント基板８上の半田付け用端子８ａとを、半田８ｂにより接合する際には、リード端子１面における半田８ｂの濡れが正常であり、正常な電気的接続が確保された実装が可能である。しかも脚状突起部６が脚の作用で接地するため、小型で安定な実装が可能である。
【００２２】
脚状突起部６は、上述のように、厚みが数μｍで径が０．数ｍｍの形状を有し、メタライズ印刷加工により形成される以外の形態でも適用可能である。すなわち、リード端子１のトップ面より１μｍ以上突出する寸法であり、最大高さは接合可能な層厚み以下であれば良い。また加工方法についても、例えばスポットレーザー照射加工によるドロス（溶射による溶融痕の塊）生成など、他の突起形成工法を用いても、脚状突起部６を設けれて同様の効果を得ることは可能である。また脚状突起部６は４箇所に限らず、３個以上であれば、パッケージ体２底面の外周部を脚状突起部６の厚みで均一に保持することが可能である。
【００２３】
プリント基板８への接合方法に関しては、半田８ａ付けに限らず、例えば接着方法を用いる場合でも、汚れなどにより不都合を生じることがあるので、本実施の形態の構成を適用することが効果的である。
【００２４】
（実施の形態２）
図３は本発明の実施の形態２における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図である。図４（ａ）は、同半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図である。
【００２５】
本実施の形態における半導体装置は、脚状突起部６が形成される位置が実施の形態１の場合と相違する。他の構成は同様である。本実施の形態では、微細な脚状突起部６は、リード端子１の面上ではなく、パッケージ体２の底面外周近傍に選択形成される。この構成によれば、脚状突起部６の高さをリード端子１のトップ表面より高くすることで、図４（ａ）に示すように、物体７上に載置された際には、脚状突起部６が物体７に接触し、実施の形態１と同様の効果を得ることが出来る。したがって、図４（ｂ）に示すように、半導体装置をプリント基板８上に実装する際には、リード端子１面における半田８ｂの濡れが正常であり、正常な電気的接続が確保される。
【００２６】
さらにこの構成では、リード端子１面以外の位置に脚状突起部６を形成するため、接合の観点からは、リード端子１面を複雑にすることが回避される利点が得られる。
【００２７】
【発明の効果】
本発明の半導体装置によれば、パッケージ体の底面に配したリ−ド端子表面に複数の脚状突起部を選択的に配置することにより、他の物体に載置した際に脚状突起部が接触ガードとして作用し、リード端子表面に対する非接触状態を保つことができる。そのためリード端子表面は正常状態が保たれ、結果として接合不具合のない実装が可能となる。しかも脚状突起部は微細な構成にすることが可能でるため、コンパクトなパッケージ体を安定に接地した実装が可能となる。
【００２８】
また、微細な脚状突起部をパッケージ体の底面外周近傍に、複数個選択的に設けた場合は、上記の効果とともに、リード端子面の形状を複雑にすることが回避される利点が得られる。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図２】（ａ）は図１の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【図３】実施の形態２における半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図４】（ａ）は図３の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【図５】従来例の半導体装置を示し、（ａ）は一部を断面で示した正面図、（ｂ）は下面図
【図６】（ａ）は図５の半導体装置の要部を拡大して示した図、（ｂ）は実装した状態を示す図
【符号の説明】
１ リード端子
１ａ 外部端子部
２ パッケージ体
３ 半導体素子
３ａ 接着剤
４ ワイヤー
５ リッド
５ａ シール剤
６ 脚状突起部
６１ 突起
７ 物体
８ プリント基板
８ａ 半田付け用端子
８ｂ 半田
Claims (5)
- 複数のリード端子が配置され凹部を有するパッケージ体と、前記パッケージ体の凹部に固定された半導体素子とを備え、前記凹部内に位置する前記リード端子の一部である内部端子部と前記半導体素子とが接続され、前記パッケージ体の底面に前記リード端子の一部が配置されて外部端子部を形成した半導体装置において、
少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、脚状突起部が選択的に配置されたことを特徴とする半導体装置。 - 前記脚状突起部が少なくとも３箇所配置されている請求項１記載の半導体装置。
- 前記脚状突起部は、突起部高さが、前記外部端子部面の全高さより１μｍ以上大きい寸法を有する請求項１記載の半導体装置。
- 複数のリード端子が配置され凹部を有するパッケージ体と、前記パッケージ体の凹部に固定された半導体素子とを備え、前記凹部内に位置する前記リード端子の一部である内部端子部と前記半導体素子とが接続され、前記パッケージ体の底面に前記リード端子の一部が配置されて外部端子部を形成した半導体装置を製造する方法において、
少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、印刷・焼成加工処理を用いたメタライズ層形成により、脚状突起部を選択的に形成することを特徴とする半導体装置の製造方法。 - 複数のリード端子が配置され凹部を有するパッケージ体と、前記パッケージ体の凹部に固定された半導体素子とを備え、前記凹部内に位置する前記リード端子の一部である内部端子部と前記半導体素子とが接続され、前記パッケージ体の底面に前記リード端子の一部が配置されて外部端子部を形成した半導体装置を製造する方法において、
少なくとも一部の複数の前記外部端子部の表面、または前記パッケージ体の底面に、スポットレーザー照射加工処理を用いた溶融塊形成により、脚状突起部を選択的に形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171268A JP2005011854A (ja) | 2003-06-16 | 2003-06-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171268A JP2005011854A (ja) | 2003-06-16 | 2003-06-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005011854A true JP2005011854A (ja) | 2005-01-13 |
Family
ID=34095807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171268A Pending JP2005011854A (ja) | 2003-06-16 | 2003-06-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005011854A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015012452A (ja) * | 2013-06-28 | 2015-01-19 | 京セラクリスタルデバイス株式会社 | 水晶デバイス |
| US10615088B2 (en) | 2017-09-12 | 2020-04-07 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2003
- 2003-06-16 JP JP2003171268A patent/JP2005011854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015012452A (ja) * | 2013-06-28 | 2015-01-19 | 京セラクリスタルデバイス株式会社 | 水晶デバイス |
| US10615088B2 (en) | 2017-09-12 | 2020-04-07 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110272178A1 (en) | Substrate for an electrical device | |
| JPH10173324A (ja) | 表面実装型パッケージ及びその実装方法 | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| JPH0855930A (ja) | 半導体素子収納用パッケージ | |
| JPH1065042A (ja) | 半導体装置 | |
| JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2005011854A (ja) | 半導体装置およびその製造方法 | |
| JP4100685B2 (ja) | 半導体装置 | |
| JPH10256308A (ja) | 半導体チップ実装構造及びその実装方法 | |
| JP2682830B2 (ja) | 固体撮像装置 | |
| JP2008091970A (ja) | 圧電発振器とその製造方法 | |
| WO2022145094A1 (ja) | 電子制御装置 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH05211379A (ja) | 混成集積回路装置 | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JP2001177016A (ja) | 表面実装型パッケージ及びその作製方法 | |
| JPH06132472A (ja) | Ｉｃパッケージ | |
| JPH07321497A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Effective date: 20070907 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080214 |