JPH0936158A - パッケージ型半導体装置の構造 - Google Patents

パッケージ型半導体装置の構造

Info

Publication number
JPH0936158A
JPH0936158A JP7184178A JP18417895A JPH0936158A JP H0936158 A JPH0936158 A JP H0936158A JP 7184178 A JP7184178 A JP 7184178A JP 18417895 A JP18417895 A JP 18417895A JP H0936158 A JPH0936158 A JP H0936158A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead terminals
circuit elements
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7184178A
Other languages
English (en)
Inventor
Masayoshi Akiyama
政由 秋山
Hiroshi Oshita
博史 大下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7184178A priority Critical patent/JPH0936158A/ja
Publication of JPH0936158A publication Critical patent/JPH0936158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 上下両面回路素子を形成した半導体チップ１
と、この半導体チップに向かって延びる複数本のリード
端子４ａ，４ｂ，４ｃ，４ｄと、これらをパッケージす
るモールド部７とから成る半導体装置において、その小
型・軽量化と、低コスト化とを図る。 【構成】 前記各リード端子のうち一部のリード端子に
おける先端を、半導体チップ側に突出して、この一部の
リード端子の先端に、半導体チップを、その下面におけ
る各種の回路素子をバンプ電極３を介して電気的に接続
するように固着する一方、前記半導体チップの上面にお
ける各種の回路素子に対するパッド電極と、前記その他
残りのリード端子の先端との間を細い金属線５，６にて
電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の部分を、
合成樹脂製のモールド部にてパッケージして成る半導体
装置の構造に関するものである。
【０００２】
【従来の技術】従来、この種のパッケージ型半導体装置
は、上面に各種の回路素子を形成した半導体チップを、
リードフレームにおけるタブの上面にダイボンディング
し、この半導体チップの上面における各種の回路素子に
対する電極部と、リードフレームにおける各リード端子
との間を、細い金属線によるワイヤボンディングにて電
気的に接続したのち、これらの全体を合成樹脂製のモー
ルド部により、前記各リード端子が当該モールド部から
突出するようにパッケージすると言う構成にしているこ
とは周知の通りであるが、この従来の半導体装置は、半
導体チップの上面のみにしか回路素子を形成することが
できないので、回路素子の集積度を高めるには、前記半
導体チップを大きくしなければならず、半導体装置の大
型化を招来するのであった。
【０００３】そこで、先行技術としての特開平３−２２
５４４号公報は、半導体チップにおける上面及び下面の
両方に回路素子を形成する一方、リードフレームにおけ
る複数本のリード端子のうち一部のリード端子の間に、
プリント回路を形成した基板を、この基板における各プ
リント回路に一部のリード端子が電気的に接続するよう
に固着し、この基板の上面に、前記半導体チップを、当
該半導体チップの下面における各種の回路素子に対する
電極部をバンプを介して基板における各プリント回路に
電気的に接続するように搭載し、前記半導体チップの上
面における各回路素子に対する電極部と、残りのリード
端子との間を、細い金属線によるワイヤボンディングに
て電気的に接続したのち、これらの全体を合成樹脂製の
モールド部により、前記各リード端子が当該モールド部
から突出するようにパッケージするようにした半導体装
置を提案している。
【０００４】
【発明が解決しようとする課題】この先行技術による半
導体装置は、半導体チップの上面及び下面の両方に回路
素子を形成するので、半導体チップにおける回路素子の
集積度を、前記従来の半導体装置に比べて、当該半導体
チップの大型化を招来することなく高めることができる
利点を有する。
【０００５】しかし、その反面、先行技術の半導体装置
は、半導体チップをリードフレームに対して搭載するこ
とのために、リードフレームにおける複数本のリード端
子のうち一部のリード端子の間にプリント回路を形成し
た基板を予め固着することによって、バイブリット集積
回路に構成したものであって、プリント回路を形成した
基板を必要として、部品点数が多いから、製造コストが
大幅にアップするばかりか、前記基板を使用することで
半導体装置の小型化及び軽量化が妨げられ、しかも、モ
ールド部内に、半導体チップと一緒にプリント基板が埋
設されているので、放熱性が低く、その上、外部へのリ
ード端子との接続箇所が多いので、接続不良の発生率が
高いと言う問題があった。
【０００６】本発明は、これらの問題を解消したパッケ
ージ型の半導体装置を提供することを技術的課題とする
ものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「上面及び下面の両方に回路素子を形
成した半導体チップと、この半導体チップに向かって延
びる複数本のリード端子と、前記半導体チップの全体及
び前記各リード端子の一部とをパッケージする合成樹脂
製のモールド部とから成る半導体装置において、前記複
数本のリード端子のうち一部のリード端子における先端
を、その他残りのリード端子における先端よりも更に半
導体チップ側に突出して、この一部のリード端子の先端
に、前記半導体チップを、当該半導体チップの下面にお
ける各種の回路素子をバンプ電極を介して電気的に接続
するように固着する一方、前記半導体チップの上面にお
ける各種の回路素子に対するパッド電極と、前記その他
残りのリード端子の先端との間を細い金属線にて電気的
に接続する。」と言う構成にした。
【０００８】
【作 用】このように、複数本のリード端子のうち一
部のリード端子における先端を、その他残りのリード端
子における先端よりも更に半導体チップ側に突出して、
この一部のリード端子の先端に、前記半導体チップを、
当該半導体チップの下面における各種の回路素子をバン
プ電極を介して電気的に接続するように固着することに
より、各リード端子を備えたリードフレームに対して半
導体チップを搭載することのために、前記先行技術のよ
うにプリント回路を形成した基板を使用することを省略
でき、半導体チップを、リードフレームに対して搭載す
ることができると共に、当該半導体チップの下面におけ
る各種の回路素子に対する各バンプ電極を一部のリード
端子に対して電気的に接続した状態のもとで固着するこ
とができる。
【０００９】
【発明の効果】従って、本発明によると、半導体チップ
における上下両面に回路素子を形成した場合において、
この半導体チップを使用した半導体装置を、大幅に小型
・軽量化できると共に、その製造コストを大幅に低減で
きるのであり、モールド部にてパッケージした状態にお
いて、前記先行技術のように、半導体チップの一緒にプ
リント基板が埋設されていないので、放熱性が良く、そ
の上、外部へのリード端子の接続箇所も、先行技術のも
のよりも少ないので、接続不良が発生が低いと言う効果
を有する。
【００１０】
【実施例】以下、本発明の実施例を、クワッド型半導体
装置に適用した場合の図面について説明する。図１〜図
６は、第１の実施例を示し、この図において、符号１
は、四つの辺１ａ，１ｂ，１ｃ，１ｄを有するように矩
形状に形成した半導体チップを示し、この半導体チップ
１の上面には、各種の回路素子（図示せず）が形成され
ていると共に、この各種の回路素子に対する複数個のパ
ッド電極２が、当該上面のうち相対向する二つの辺１
ａ，１ｃに沿って適宜ピッチの間隔で形成されている。
更にまた、前記半導体チップ１の下面には、各種の回路
素子（図示せず）が形成されていると共に、この各種の
回路素子に対する複数個のバンプ電極３が、当該下面の
うち他の相対向する二つの辺１ｂ，１ｄに沿って適宜ピ
ッチの間隔で形成されている。
【００１１】また、符号４は、薄い金属板製のリードフ
レームを示し、このリードフレーム４は、前記半導体チ
ップ１における一つの辺１ａに向かって延びる複数本の
リード端子４ａと、一つの辺１ｂに向かって延びる複数
本のリード端子４ｂと、一つの辺１ｃに向かって延びる
複数本のリード端子４ｃと、一つの辺１ｄに向かって延
びる複数本のリード端子４ｄとを備えている。
【００１２】そして、前記各リード端子４ａ，４ｂ，４
ｃ，４ｄのうち各リード端子４ｂ及び各リード端子４ｄ
の先端を、他の各リード端子４ａ及び各リード端子４ｃ
の先端よりも半導体チップ１に向かって突出して、これ
ら各リード端子４ｂ及び各リード端子４ｄの先端間に、
前記半導体チップ１を、その下面における各バンプ電極
３が各リード端子４ｂ及び各リード端子４ｄの各々に接
当するように載置したのち、各バンプ電極３を各リード
端子４ｂ及び各リード端子４ｄの各々に対して半田付け
するか、或いは、導電性ペーストにて接着する等するこ
とにより固着する。
【００１３】次いで、前記半導体チップ１の上面におけ
る各パッド電極２と、前記各リード端子４ａ及び各リー
ド端子４ｃの先端との間を、細い金属線５，６によるワ
イヤボンディングにて電気的に接続したのち、これらの
全体を合成樹脂製のモールド部７により、前記各リード
端子４ａ，４ｂ，４ｃ，４ｄが当該モールド部７におけ
る四つの側面から突出するようにパッケージする。
【００１４】このように構成することにより、上面及び
下面の両面に回路素子を形成した半導体チップ１を、リ
ードフレーム４に対して、直接的に搭載することができ
ると共に、当該半導体チップ１の下面における各種の回
路素子に対するバンプ電極３を、複数本のリード端子４
ａ，４ｂ，４ｃ，４ｄのうち一部の各リード端子４ｂ，
４ｄに対して電気的に接続することができる。
【００１５】この場合、本実施例においては、半導体チ
ップ１を、当該半導体チップ１における四つの辺１ａ，
１ｂ，１ｃ，１ｄのうち相対向する二つの辺１ｂ，１ｄ
に向かって延びる各リード端子４ｂ及び各リード端子４
ｄの先端間に載置するので、この状態において半導体チ
ップを安定して搭載することができる。また、図７及び
図８は、第２の実施例を示す。
【００１６】この第２の実施例は、上面及び下面の各々
に各種の回路素子を形成した半導体チップ１′におい
て、その一つの辺１ａ′に対する各リード端子４ａ′、
一つの辺１ｂ′に対する各リード端子４ｂ′、一つの辺
１ｃ′に対する各リード端子４ｃ′、及び一つの辺１
ｄ′に対する各リード端子４ｄ′のうち一部のリード端
子を、他のリード端子よりも突出して、この一部のリー
ド端子の先端間に、前記半導体チップ１′を、その下面
に設けた各バンプ電極３′の各々が当該各一部のリード
端子に接当するように載置したのち、各バンプ電極３′
を各一部のリード端子に対して半田付けするか、或い
は、導電性ペーストにて接着する等することにより固着
する一方、前記半導体チップ１′の上面に設けた各パッ
ド電極２′と、残りの各他のリード端子との間を、細い
金属線５′，６′によるワイヤボンディングにて電気的
に接続したのち、これらの全体を合成樹脂製のモールド
部（図示せず）にてパッケージしたものである。
【００１７】この場合においても、上面及び下面の両面
に回路素子を形成した半導体チップ１′を、リードフレ
ームに対して、当該半導体チップ１′における四つの辺
１ａ′，１ｂ′，１ｃ′，１ｄ′にて安定して搭載する
ことができると共に、当該半導体チップ１′の下面にお
ける各種の回路素子に対するバンプ電極３′を、一部の
リード端子に対して電気的に接続することができるので
ある。
【図面の簡単な説明】
【図１】本発明における第１の実施例による分解斜視図
である。
【図２】図１のII−II視断面図である。
【図３】図３のIII −III 視断面図である。
【図４】第１の実施例による斜視図である。
【図５】図４のＶ−Ｖ視断面図である。
【図６】図４のVI−VI視断面図である。
【図７】本発明における第２の実施例による分解斜視図
である。
【図８】第２の実施例による斜視図である。
【符号の説明】 １ 半導体チップ ２ パッド電極 ３ バンプ電極 ４ リードフレーム ４ａ，４ｂ，４ｃ，４ｄ リード端子 ５，６ 金属線 ７ モールド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】上面及び下面の両方に回路素子を形成した
    半導体チップと、この半導体チップに向かって延びる複
    数本のリード端子と、前記半導体チップの全体及び前記
    各リード端子の一部とをパッケージする合成樹脂製のモ
    ールド部とから成る半導体装置において、前記複数本の
    リード端子のうち一部のリード端子における先端を、そ
    の他残りのリード端子における先端よりも更に半導体チ
    ップ側に突出して、この一部のリード端子の先端に、前
    記半導体チップを、当該半導体チップの下面における各
    種の回路素子をバンプ電極を介して電気的に接続するよ
    うに固着する一方、前記半導体チップの上面における各
    種の回路素子に対するパッド電極と、前記その他残りの
    リード端子の先端との間を細い金属線にて電気的に接続
    したことを特徴とするパッケージ型半導体装置の構造。
JP7184178A 1995-07-20 1995-07-20 パッケージ型半導体装置の構造 Pending JPH0936158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7184178A JPH0936158A (ja) 1995-07-20 1995-07-20 パッケージ型半導体装置の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7184178A JPH0936158A (ja) 1995-07-20 1995-07-20 パッケージ型半導体装置の構造

Publications (1)

Publication Number Publication Date
JPH0936158A true JPH0936158A (ja) 1997-02-07

Family

ID=16148737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7184178A Pending JPH0936158A (ja) 1995-07-20 1995-07-20 パッケージ型半導体装置の構造

Country Status (1)

Country Link
JP (1) JPH0936158A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
JP2016512655A (ja) * 2013-03-14 2016-04-28 レイセオン カンパニー 冷却剤チャネルを有する積層ウェハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
JP2016512655A (ja) * 2013-03-14 2016-04-28 レイセオン カンパニー 冷却剤チャネルを有する積層ウェハ

Similar Documents

Publication Publication Date Title
JP2000188366A (ja) 半導体装置
JP2568748B2 (ja) 半導体装置
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JP2001035961A (ja) 半導体装置及びその製造方法
JP5201088B2 (ja) 回路部材
JP3183063B2 (ja) 半導体装置
JPH10321791A (ja) オペアンプ装置
JPH0936158A (ja) パッケージ型半導体装置の構造
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP3942495B2 (ja) 半導体装置
JP2000286376A (ja) 半導体装置の製造方法
JP3286196B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP2602834B2 (ja) 半導体装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2000183275A (ja) 半導体装置
JPS6329413B2 (ja)
JP3670636B2 (ja) 電子部品を実装した電子装置
KR200172710Y1 (ko) 칩 크기의 패키지
JPH0442942Y2 (ja)
TWI234862B (en) Chip scale package structure
JP2587722Y2 (ja) 半導体装置
JPH0222886A (ja) 混成集積回路
JP3303846B2 (ja) 半導体モジュール及びその接続方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330